JPH08220195A - 検証用テストパタン設計方式 - Google Patents
検証用テストパタン設計方式Info
- Publication number
- JPH08220195A JPH08220195A JP7023558A JP2355895A JPH08220195A JP H08220195 A JPH08220195 A JP H08220195A JP 7023558 A JP7023558 A JP 7023558A JP 2355895 A JP2355895 A JP 2355895A JP H08220195 A JPH08220195 A JP H08220195A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- input
- signal
- verification
- flow chart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】テストパタンをフローチャートで設計すること
により、テストパタンの入力を効率的に行う検証用テス
トパタン設計方式を提供する。 【構成】演算処理装置３は入力装置２，データ記憶装置
４，テストパタン作成手段５からの各種情報によりテス
トパタン設計の演算処理を行いその結果を出力装置１に
出力する。テストパタン作成手段５の入力制御手段５１
は入力装置２からの入力指示を受け付け、図面表示手段
５２はテストパタン入力画面に図形等を表示し、フロー
チャート入力手段５３は表示する図形情報の作成とパタ
ンの順序の認識を行い、信号入力手段５４は入力制御手
段５１で受け付けた入力指示の信号から表示すべき信号
情報を作成し、テストパタン読込手段５５はデータ記憶
装置４から既に作成されたテストパタン・データ４１を
読み込み、テストパタン保存手段５６は入力したテスト
パタン・データを保存する。
により、テストパタンの入力を効率的に行う検証用テス
トパタン設計方式を提供する。 【構成】演算処理装置３は入力装置２，データ記憶装置
４，テストパタン作成手段５からの各種情報によりテス
トパタン設計の演算処理を行いその結果を出力装置１に
出力する。テストパタン作成手段５の入力制御手段５１
は入力装置２からの入力指示を受け付け、図面表示手段
５２はテストパタン入力画面に図形等を表示し、フロー
チャート入力手段５３は表示する図形情報の作成とパタ
ンの順序の認識を行い、信号入力手段５４は入力制御手
段５１で受け付けた入力指示の信号から表示すべき信号
情報を作成し、テストパタン読込手段５５はデータ記憶
装置４から既に作成されたテストパタン・データ４１を
読み込み、テストパタン保存手段５６は入力したテスト
パタン・データを保存する。
Description
【０００１】
【産業上の利用分野】本発明は検証用テストパタン設計
方式に関し、特に電子回路の回路動作を検証するための
テストパタンを設計する検証用テストパタン設計方式に
関する。
方式に関し、特に電子回路の回路動作を検証するための
テストパタンを設計する検証用テストパタン設計方式に
関する。
【０００２】
【従来の技術】従来、この種の検証用テストパタンは図
４に示すような手法で設計されていた。
４に示すような手法で設計されていた。
【０００３】図４は従来の手法で設計された検証用テス
トパタンの一例を示す図である。図４を参照すると、端
子ａｄｄｒｅｓｓ（０〜７），ｄａｔａ，ｃｅ，ｒｅａ
ｄ，ｗｒｉｔｅにそれぞれ入力する信号のハイ，ローを
連続した時刻で表す波形で表現したタイムチャートが示
されており、従来は、このタイムチャートを使用して検
証用テストパタンを作成していた。
トパタンの一例を示す図である。図４を参照すると、端
子ａｄｄｒｅｓｓ（０〜７），ｄａｔａ，ｃｅ，ｒｅａ
ｄ，ｗｒｉｔｅにそれぞれ入力する信号のハイ，ローを
連続した時刻で表す波形で表現したタイムチャートが示
されており、従来は、このタイムチャートを使用して検
証用テストパタンを作成していた。
【０００４】
【発明が解決しようとする課題】この従来の検証用テス
トパタン設計手法では、信号を入力する電子回路のすべ
ての端子について、端子ごとに最終パタンまで信号を波
形で入力する必要があるので、信号が同期入力される複
数の端子を関連付けてテストパタンを入力することがで
きず、また同期する端子に入力する繰返しのテストパタ
ンや規則的なテストパタンを効率的に入力することがで
きないという問題点があった。
トパタン設計手法では、信号を入力する電子回路のすべ
ての端子について、端子ごとに最終パタンまで信号を波
形で入力する必要があるので、信号が同期入力される複
数の端子を関連付けてテストパタンを入力することがで
きず、また同期する端子に入力する繰返しのテストパタ
ンや規則的なテストパタンを効率的に入力することがで
きないという問題点があった。
【０００５】さらに、被検証電子回路の設計者以外の者
は、たとい技術者であっても上記タイムチャートを見て
テストの内容を理解することは極めて困難であるという
問題点があった。
は、たとい技術者であっても上記タイムチャートを見て
テストの内容を理解することは極めて困難であるという
問題点があった。
【０００６】本発明の目的は、テストパタンをフローチ
ャートで設計することにより、テストパタンの入力を効
率的に行うことができる検証用テストパタン設計方式を
提供することにある。
ャートで設計することにより、テストパタンの入力を効
率的に行うことができる検証用テストパタン設計方式を
提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば、電子回
路の回路動作を検証するためのテストパタンを設計する
検証用テストパタン設計方式であって、前記電子回路の
各端子への信号の入力指示を与える入力手段と、この入
力手段から入力した前記入力指示に従ってテストパタン
作成制御を行うテストパタン作成手段と、このテストパ
タン作成手段からの各種命令によりテストパタン設計の
演算処理を行う演算処理手段と、この演算処理手段の処
理結果である前記テストパタンのフローチャートを表示
する出力手段とを備えることを特徴とする検証用テスト
パタン設計方式が得られる。
路の回路動作を検証するためのテストパタンを設計する
検証用テストパタン設計方式であって、前記電子回路の
各端子への信号の入力指示を与える入力手段と、この入
力手段から入力した前記入力指示に従ってテストパタン
作成制御を行うテストパタン作成手段と、このテストパ
タン作成手段からの各種命令によりテストパタン設計の
演算処理を行う演算処理手段と、この演算処理手段の処
理結果である前記テストパタンのフローチャートを表示
する出力手段とを備えることを特徴とする検証用テスト
パタン設計方式が得られる。
【０００８】また、前記テストパタン作成手段は前記入
力手段からの前記入力指示に対応する各種手段の制御を
行う入力制御手段と、テストパタン入力画面に信号およ
び図形を含む情報を表示する画面表示制御手段と、テス
トパタン設計図面のテンプレート・メニューから選択し
た図形情報を表示すべき前記テストパタンのフローチャ
ートに入力するフローチャート入力手段と、前記入力制
御手段で受け付けた前記入力指示の信号から表示すべき
信号情報を作成する信号入力手段と、既に作成されたテ
ストパタン・データを読み込むテストパタン読込手段
と、入力したテストパタン・データを保存するテストパ
タン保存手段とを備えることを特徴とする検証用テスト
パタン設計方式が得られる。
力手段からの前記入力指示に対応する各種手段の制御を
行う入力制御手段と、テストパタン入力画面に信号およ
び図形を含む情報を表示する画面表示制御手段と、テス
トパタン設計図面のテンプレート・メニューから選択し
た図形情報を表示すべき前記テストパタンのフローチャ
ートに入力するフローチャート入力手段と、前記入力制
御手段で受け付けた前記入力指示の信号から表示すべき
信号情報を作成する信号入力手段と、既に作成されたテ
ストパタン・データを読み込むテストパタン読込手段
と、入力したテストパタン・データを保存するテストパ
タン保存手段とを備えることを特徴とする検証用テスト
パタン設計方式が得られる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の検証用テストパタン設計方
式の一実施例を示すブロック図である。
式の一実施例を示すブロック図である。
【００１１】図１を参照すると、本実施例は設計者がキ
ーボードやマウス等を操作して入力指示を行う入力装置
２と、この入力結果および設計されたテストパタンのデ
ィスプレイへの表示を含む各種情報の表示を行う出力装
置１と、作成されたテストパタン・データ４１を記憶す
るデータ記憶装置４と、テストパタン作成手段５と、入
力装置２，データ記憶装置４からの各種情報およびテス
トパタン作成手段５からの各種命令によりテストパタン
設計の演算処理を行い演算処理結果を出力装置１に出力
する演算処理装置３とを備えている。
ーボードやマウス等を操作して入力指示を行う入力装置
２と、この入力結果および設計されたテストパタンのデ
ィスプレイへの表示を含む各種情報の表示を行う出力装
置１と、作成されたテストパタン・データ４１を記憶す
るデータ記憶装置４と、テストパタン作成手段５と、入
力装置２，データ記憶装置４からの各種情報およびテス
トパタン作成手段５からの各種命令によりテストパタン
設計の演算処理を行い演算処理結果を出力装置１に出力
する演算処理装置３とを備えている。
【００１２】そして、テストパタン作成手段５は入力装
置２からの入力指示を受け付けて対応する各種手段を制
御する入力制御手段５１と、テストパタン入力画面に図
形や信号等を表示する画面表示制御手段５２と、テスト
パタン設計図面のテンプレート・メニューから選択した
図形情報の作成とパタンの順序の認識とを行うフローチ
ャート入力手段５３と、入力制御手段５１で受け付けた
入力指示の信号から表示する信号情報を作成する信号入
力手段５４と、データ記憶装置４から既に作成されたテ
ストパタン・データ４１を読み込むテストパタン読込手
段５５と、入力したテストパタン・データを保存するテ
ストパタン保存手段５６とを備えている。
置２からの入力指示を受け付けて対応する各種手段を制
御する入力制御手段５１と、テストパタン入力画面に図
形や信号等を表示する画面表示制御手段５２と、テスト
パタン設計図面のテンプレート・メニューから選択した
図形情報の作成とパタンの順序の認識とを行うフローチ
ャート入力手段５３と、入力制御手段５１で受け付けた
入力指示の信号から表示する信号情報を作成する信号入
力手段５４と、データ記憶装置４から既に作成されたテ
ストパタン・データ４１を読み込むテストパタン読込手
段５５と、入力したテストパタン・データを保存するテ
ストパタン保存手段５６とを備えている。
【００１３】なお、このテストパタン作成手段５はすべ
てソフトウェア（プログラム）で構成され、このソフト
ウェアを演算処理装置３が実行処理してテストパタンが
設計され、フローチャートが表示される。
てソフトウェア（プログラム）で構成され、このソフト
ウェアを演算処理装置３が実行処理してテストパタンが
設計され、フローチャートが表示される。
【００１４】続いて、本実施例の動作について図２およ
び図３を併用して説明する。
び図３を併用して説明する。
【００１５】図２は図１に示した実施例の動作の流れを
示すフローチャート、図３は本実施例において入力され
たテストパタンの一例を示す図である。
示すフローチャート、図３は本実施例において入力され
たテストパタンの一例を示す図である。
【００１６】まず、画面表示制御手段５２はテストパタ
ン設計画面Ｇ１を出力装置１のディスプレイに表示させ
る（ステップＳ１０）。
ン設計画面Ｇ１を出力装置１のディスプレイに表示させ
る（ステップＳ１０）。
【００１７】次に、入力制御手段５１は入力装置２のキ
ーボードやマウス等からの入力指示を受け付ける（Ｓ２
０）。
ーボードやマウス等からの入力指示を受け付ける（Ｓ２
０）。
【００１８】ここで、データ記憶装置４内に既に作成さ
れたテストパタン・データ４１が存在するときには、テ
ストパタン読込手段５５はデータ記憶装置４からテスト
パタン・データ４１を読み込んで（Ｓ５０）、テストパ
タン入力画面Ｇ２にテストパタン・データのフローチャ
ートを表示する（Ｓ８２）。
れたテストパタン・データ４１が存在するときには、テ
ストパタン読込手段５５はデータ記憶装置４からテスト
パタン・データ４１を読み込んで（Ｓ５０）、テストパ
タン入力画面Ｇ２にテストパタン・データのフローチャ
ートを表示する（Ｓ８２）。
【００１９】また、新しくテストパタンを入力するに
は、フローチャート図形を識別してフローチャート入力
手段５３がテストパタン設計図面Ｇ１のテンプレート・
メニューＧ３から“信号代入”を選択すると（Ｓ３
０）、画面表示制御手段５２はテストパタン入力画面Ｇ
２のフローチャートに“信号代入”の図形を表示する
（Ｓ８０）。
は、フローチャート図形を識別してフローチャート入力
手段５３がテストパタン設計図面Ｇ１のテンプレート・
メニューＧ３から“信号代入”を選択すると（Ｓ３
０）、画面表示制御手段５２はテストパタン入力画面Ｇ
２のフローチャートに“信号代入”の図形を表示する
（Ｓ８０）。
【００２０】その図形の中で端子名と代入する信号また
は条件式とを入力装置２内のキーボードから入力すると
（Ｓ４０）、信号入力手段５４によってキーボード指定
の信号または条件式が入力されて画面表示制御手段５２
はフローチャート図形内に信号または条件式を表示する
（Ｓ８１）。
は条件式とを入力装置２内のキーボードから入力すると
（Ｓ４０）、信号入力手段５４によってキーボード指定
の信号または条件式が入力されて画面表示制御手段５２
はフローチャート図形内に信号または条件式を表示する
（Ｓ８１）。
【００２１】なお、図４に示すように、ａｄｒｅｓｓ端
子（０〜７）に信号の規則的な増分のパタンを入力する
ときは、フローチャートのフローをループさせて増分を
定義する。
子（０〜７）に信号の規則的な増分のパタンを入力する
ときは、フローチャートのフローをループさせて増分を
定義する。
【００２２】また、テストパタン保存手段５６は、入力
したフローチャートのテストパタン・データを保存する
ことができる（Ｓ６０）。
したフローチャートのテストパタン・データを保存する
ことができる（Ｓ６０）。
【００２３】さらに、テストパタン入力を終了したとき
は、テストパタン設計画面Ｇ１を消去する（Ｓ７０）。
は、テストパタン設計画面Ｇ１を消去する（Ｓ７０）。
【００２４】
【発明の効果】以上説明したように本発明は、電子回路
の各端子への信号の入力指示を与える入力手段と、この
入力手段から入力した入力指示に従ってテストパタン作
成制御を行うテストパタン作成手段と、このテストパタ
ン作成手段からの各種命令によりテストパタン設計の演
算処理を行う演算処理手段と、この演算処理手段の処理
結果であるテストパタンのフローチャートを表示する出
力手段とを備えることにより、フローチャートで表示さ
れたテストパタンについてパタン単位に同期する各端子
に信号を入力することができ、その信号入力を制御する
制御フローによりパタンの繰返しや規則的なテストパタ
ンを容易にしかも効率的に入力することができるという
効果を有する。
の各端子への信号の入力指示を与える入力手段と、この
入力手段から入力した入力指示に従ってテストパタン作
成制御を行うテストパタン作成手段と、このテストパタ
ン作成手段からの各種命令によりテストパタン設計の演
算処理を行う演算処理手段と、この演算処理手段の処理
結果であるテストパタンのフローチャートを表示する出
力手段とを備えることにより、フローチャートで表示さ
れたテストパタンについてパタン単位に同期する各端子
に信号を入力することができ、その信号入力を制御する
制御フローによりパタンの繰返しや規則的なテストパタ
ンを容易にしかも効率的に入力することができるという
効果を有する。
【００２５】また、テストパタンをフローチャートで表
現するので、テストの内容や処理の順序を視覚的に理解
することができ、一般の技術者にとって極めて分かり易
いというという効果を有する。
現するので、テストの内容や処理の順序を視覚的に理解
することができ、一般の技術者にとって極めて分かり易
いというという効果を有する。
【図１】本発明の検証用テストパタン設計方式の一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】図１に示した実施例の動作の流れを示すフロー
チャートである
チャートである
【図３】本実施例において入力されたテストパタンの一
例を示す図である。
例を示す図である。
【図４】従来の手法で設計された検証用テストパタンの
一例を示す図である。
一例を示す図である。
１ 出力装置 ２ 入力装置 ３ 演算処理装置 ４ データ記憶装置 ５ テストパタン作成手段 ４１ テストパタン・データ ５１ 入力制御手段 ５２ 画面表示制御手段 ５３ フローチャート入力手段 ５４ 信号入力手段 ５５ テストパタン読込手段 ５６ テストパタン保存手段 Ｇ１ テストパタン設計画面 Ｇ２ テストパタン入力画面 Ｇ３ テンプレート・メニュー
Claims (2)
- 【請求項１】 電子回路の回路動作を検証するためのテ
ストパタンを設計する検証用テストパタン設計方式であ
って、前記電子回路の各端子への信号の入力指示を与え
る入力手段と、この入力手段から入力した前記入力指示
に従ってテストパタン作成制御を行うテストパタン作成
手段と、このテストパタン作成手段からの各種命令によ
りテストパタン設計の演算処理を行う演算処理手段と、
この演算処理手段の処理結果である前記テストパタンの
フローチャートを表示する出力手段とを備えることを特
徴とする検証用テストパタン設計方式。 - 【請求項２】 前記テストパタン作成手段は前記入力手
段からの前記入力指示に対応する各種手段の制御を行う
入力制御手段と、テストパタン入力画面に信号および図
形を含む情報を表示する画面表示制御手段と、テストパ
タン設計図面のテンプレート・メニューから選択した図
形情報を表示すべき前記テストパタンのフローチャート
に入力するフローチャート入力手段と、前記入力制御手
段で受け付けた前記入力指示の信号から表示すべき信号
情報を作成する信号入力手段と、既に作成されたテスト
パタン・データを読み込むテストパタン読込手段と、入
力したテストパタン・データを保存するテストパタン保
存手段とを備えることを特徴とする請求項１記載の検証
用テストパタン設計方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7023558A JPH08220195A (ja) | 1995-02-13 | 1995-02-13 | 検証用テストパタン設計方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7023558A JPH08220195A (ja) | 1995-02-13 | 1995-02-13 | 検証用テストパタン設計方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08220195A true JPH08220195A (ja) | 1996-08-30 |
Family
ID=12113850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7023558A Pending JPH08220195A (ja) | 1995-02-13 | 1995-02-13 | 検証用テストパタン設計方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08220195A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03295480A (ja) * | 1990-04-13 | 1991-12-26 | Hitachi Ltd | Ｉｃの検査行列作成方法ならびにｉｃの検査行列作成装置 |
| JPH06266790A (ja) * | 1993-03-16 | 1994-09-22 | Ricoh Co Ltd | テストパターン作成装置 |
| JPH06301668A (ja) * | 1993-04-16 | 1994-10-28 | Hitachi Ltd | シミュレーションデータ構築方法 |
| JPH07282118A (ja) * | 1994-04-08 | 1995-10-27 | Oki Electric Ind Co Ltd | タイムチャート作成装置 |
-
1995
- 1995-02-13 JP JP7023558A patent/JPH08220195A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03295480A (ja) * | 1990-04-13 | 1991-12-26 | Hitachi Ltd | Ｉｃの検査行列作成方法ならびにｉｃの検査行列作成装置 |
| JPH06266790A (ja) * | 1993-03-16 | 1994-09-22 | Ricoh Co Ltd | テストパターン作成装置 |
| JPH06301668A (ja) * | 1993-04-16 | 1994-10-28 | Hitachi Ltd | シミュレーションデータ構築方法 |
| JPH07282118A (ja) * | 1994-04-08 | 1995-10-27 | Oki Electric Ind Co Ltd | タイムチャート作成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03257671A (ja) | 設計取り込みシステム | |
| US7188338B2 (en) | Apparatus and method for debugging software | |
| JPS60263256A (ja) | 習熟度機能付き計算機 | |
| JPH025102A (ja) | Ｐｃラダー図の入力方式 | |
| JPH08220195A (ja) | 検証用テストパタン設計方式 | |
| JPH11195053A (ja) | テストパタン発生装置 | |
| JP3110326B2 (ja) | 検証用テストパタン設計装置 | |
| JP3138430B2 (ja) | ユーザインタフェース画面作成支援装置 | |
| JP2990155B1 (ja) | 検証用テストパタン設計装置および検証用テストパタン設計方法 | |
| JPS59116785A (ja) | 文字・図形情報入力表示方式 | |
| JPS581207A (ja) | プログラマブル用プログラミング装置 | |
| JPH01251173A (ja) | テストデータ編集装置 | |
| JPS6258379A (ja) | グラフ化の逆シミユレ−シヨン装置 | |
| JPH01244502A (ja) | Ｐｃのプログラム表示方式 | |
| JPH05143544A (ja) | コマンド列選択編集方式 | |
| JPH02285414A (ja) | キー表示処理方式 | |
| JPH05143545A (ja) | 複数命令テキストの命令選択実行処理方式 | |
| JP2006331212A (ja) | 論理シミュレーション方法及びその装置 | |
| JPH01251171A (ja) | テストデータ編集装置 | |
| WO1990001734A1 (en) | Trace control method for pc | |
| JPH04284571A (ja) | 論理回路シミュレーション装置 | |
| JPH10269068A (ja) | グラフィカルなドキュメントを自動生成するソフトウェア開発の方法 | |
| JPH04127374A (ja) | 対話型パラメトリツク図形処理方法 | |
| JPH04273579A (ja) | 部品ライブラリ流用設計方式 | |
| JPH08115351A (ja) | プラント画面設計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990316 |