JPH04284571A - 論理回路シミュレーション装置 - Google Patents

論理回路シミュレーション装置

Info

Publication number
JPH04284571A
JPH04284571A JP3074537A JP7453791A JPH04284571A JP H04284571 A JPH04284571 A JP H04284571A JP 3074537 A JP3074537 A JP 3074537A JP 7453791 A JP7453791 A JP 7453791A JP H04284571 A JPH04284571 A JP H04284571A
Authority
JP
Japan
Prior art keywords
waveform display
display
logic circuit
simulation
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3074537A
Other languages
English (en)
Inventor
Kazunobu Maezuru
和伸 前鶴
Kazuaki Suzue
鈴江 和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP3074537A priority Critical patent/JPH04284571A/ja
Publication of JPH04284571A publication Critical patent/JPH04284571A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、CADシステムを利
用して作成したASIC,PCB等の論理回路のシミュ
レーションを行なう論理回路シミュレーション装置に関
する。
【0002】
【従来の技術】論理回路シミュレーション装置は、論理
回路の各入力信号にテストパターンを入力してその論理
回路をシミュレーション演算し、その演算結果の出力信
号の経時変化を確認することによって作成した論理回路
の論理検証を行なうための装置である。
【0003】その論理回路のシミュレーションの際、入
力するテストパターンとシミュレーション結果の波形表
示信号がグラフィックでディスプレイに表示されるので
、操作者は各波形表示信号の変化点等の確認作業を視覚
的に行なうことができる。
【0004】従来、このような論理回路シミュレーショ
ン装置には、一般にディスプレイ上の波形表示信号の表
示領域を適当な大きさに広げたり狭めたりして、その表
示領域の大きさに応じた本数の波形表示信号を一度に表
示させる機能や、各波形表示信号を表示画面の上下及び
左右方向へ順送りして表示させるスクロール機能を備え
ている。
【0005】
【発明が解決しようとする課題】しかしながら、上述の
ような論理回路シミュレーション装置は、表示画面上の
表示領域内に表示できる波形表示信号の数が限られてお
り、たとえ表示領域をディスプレイ画面一杯に広げても
20〜30本程度の波形表示信号しか表示できない。
【0006】そのため、一度に表示できなかった残りの
波形表示信号を表示させるには、スクロール機能を用い
て波形表示信号を何度も上方又は下方へ順送りしなけれ
ばならないので、その作業が煩雑になるという問題があ
った。
【0007】また、テストパターンやシミュレーション
結果の波形表示信号の変化点(変化サイクル)等を調べ
たい場合、その波形表示信号が長いものであると全体を
一度に表示できないため、波形表示信号全体の変化点等
を調べる際にスクロール機能を用いて波形表示信号を何
度も右方又は左方へ順送りしなければならないので、そ
の作業が煩雑になってしまう。
【0008】この発明は上記の点に鑑みてなされたもの
であり、表示領域内に同時に表示可能な波形表示信号の
本数を任意に増減できるようにして、テストパターンや
シミュレーション結果の検証時に上下方向のスクロール
の回数を少なくすることと、波形表示信号の変化点等を
調べる際に左右方向のスクロールの回数を少なくするこ
とを目的とする。
【0009】
【課題を解決するための手段】この発明は上記の目的を
達成するため、論理回路をシミュレーションするための
テストパターンを作成するテストパターン作成手段と、
その手段によって作成されたテストパターンを保持する
テストパターン保持手段と、その手段によって保持する
テストパターンを論理回路に入力してシミュレーション
を行なうシミュレーション演算手段と、その手段のシミ
ュレーション演算によって得たシミュレーション結果を
保持するシミュレーション結果保持手段と、テストパタ
ーン及びシミュレーション結果の波形表示信号を表示す
る波形表示手段とを備えた論理回路シミュレーション装
置において、波形表示手段の表示領域内に表示させる波
形表示信号の本数を指定する手段と、その手段によって
指定された本数の波形表示信号を表示領域内に納まるよ
うに各信号の変化幅及び配列間隔を自動調整して表示す
る表示制御手段を設けたものである。
【0010】また、表示領域内に表示可能な波形表示信
号の本数の上限値及び下限値を設定する手段と、その上
限値及び下限値によって表示領域内に表示可能な波形表
示信号の本数を制限する手段を設けるとよい。
【0011】あるいは、上記テストパターン作成手段,
テストパターン保持手段,シミュレーション演算手段,
シミュレーション結果保持手段,及び波形表示手段を備
えた論理回路シミュレーション装置において、テストパ
ターン又はシミュレーション結果の波形表示信号の変化
しない部分を検出する無変化部分検出手段と、その手段
によって検出した無変化部分を省略して波形表示信号を
表示する省略表示手段を設けたものである。
【0012】また、無変化部分検出手段による検出の対
象外とする波形表示信号を設定する手段を設けるとよい
【0013】さらに、無変化部分の表示を省略する最小
幅を設定する手段を設け、その手段によって設定された
最小幅より短い無変化部分は省略しないで表示するよう
にしてもよい。
【0014】
【作用】この発明による論理回路シミュレーション装置
は、表示させたいテストパターン又はシミュレーション
結果の波形表示信号の本数を指定すれば、その指定され
た本数の各信号の変化幅及び配列間隔を自動調整して波
形表示手段の表示領域内に納まるように表示するので、
表示領域内に表示させる信号数を任意に増やしたり減ら
したりして、全部の波形表示信号をチェックする際の上
下方向のスクロール回数を少なくすることができる。
【0015】また、設定した上限値及び下限値によって
表示領域内に表示可能な本数を制限するようにすれば、
その表示領域内に表示される信号数が多すぎたり少なす
ぎたりして見難くなるようなことがなくなる。
【0016】あるいは、無変化部分検出手段によってテ
ストパターン又はシミュレーション結果の波形表示信号
の無変化部分を検出し、省略表示手段によってその検出
した部分を省略して波形表示信号を短縮して表示するの
で、波形表示信号の変化点を調べる際に左右方向へのス
クロール回数を少なくすることができる。
【0017】また、その無変化部分検出の対象外とする
波形表示信号を設定することにより、クロック信号のよ
うに常に変化する信号を無視して、所要の波形表示信号
を省略表示することができる。
【0018】さらに、無変化部分の表示を省略する最小
幅を設定して、その最小幅より短い無変化部分を省略表
示しないようにすれば、省略表示のし過ぎによって波形
表示信号の各変化点が見難くなることがない。
【0019】
【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図1はこの発明の一実施例である論理
回路シミュレーション装置の機能ブロック図、図2はそ
のハード構成を示すブロック図である。この論理回路シ
ミュレーション装置は、図2に示すようにキーボード1
,マウス2,表示装置3,記憶装置4,及びデータ処理
装置5とからなる。
【0020】キーボード1は、各種入力キーを備えてキ
ー入力を行なうための入力装置であり、マウス2は位置
データを入力するための装置である。このキーボード1
及びマウス2は、図1に示すテストパターン作成手段6
と波形表示信号本数指定手段11等の入力部に相当し、
論理回路シミュレーション用のテストパターン作成のた
めの各種の入力、シミュレーション実行の指示入力、テ
ストパターンおよびシミュレーション結果の波形表示信
号を表示させる際の各種の指示入力、表示させる信号本
数の指定入力、及びその他の各種の入力を行なう。
【0021】表示装置3はCRTやLCD等のディスプ
レイ装置であり、波形表示手段10等の表示部に相当し
、その表示画面上にテストパターン及びシミュレーショ
ン結果の波形表示信号、波形表示信号の確認作業時等の
各種作業画面、及び操作者へのメッセージ等を表示する
【0022】記憶装置4はハードディスク装置やフロッ
ピディスク装置等であり、図1に示すテストパターン保
持手段7,シミュレーション結果保持手段9等の記憶部
に相当し、テストパターン及びシミュレーション結果の
波形表示信号のデータ、指定された表示信号本数のデー
タ、その表示信号本数の上限値及び下限値を設定する外
部環境ファイル等をそれぞれ記憶する。
【0023】データ処理装置5は、CPU,ROM,及
びRAM等によって構成されるマイクロコンピュータを
備えており、この装置全体の制御を司ると共に、テスト
パターン作成に係る処理、シミュレーションの演算処理
、テストパターン及びシミュレーション結果の波形表示
信号を表示するための処理、指定本数の波形表示信号を
表示領域内に納まるように各信号の変化幅及び配列間隔
を調整する処理、波形表示信号のデータを記憶装置4に
記憶させるための処理、及びその他の各種の処理を行な
う。
【0024】すなわち、図1に示すシミュレーション演
算手段8,波形表示信号本数制御手段12,及び表示制
御手段13等に相当する。
【0025】次に、図3のフローチャートによって波形
表示信号の表示処理について説明する。マウス2でその
カーソルを表示装置3の表示画面上の波形表示信号の表
示本数指定領域を指示させて、キーボード1から表示さ
せたい波形表示信号の本数を入力すると、その入力値と
外部環境ファイルに設定されている上限値及び下限値と
を比較する。
【0026】この上限値及び下限値は、予めキーボード
1から自由に入力して設定し、それを記憶装置4の外部
環境ファイルに記憶させておくことができる。上記の比
較処理で入力値が上限値及び下限値を超えていない場合
、波形表示領域の縦方向の長さLを入力された本数Nで
等分割して、各波形表示信号の縦方向の表示幅Wを算出
する。 W=L/N
【0027】そして、その等分割された各領域に各波形
表示信号がそれぞれ納まるように、各波形表示信号の変
化幅を調整して表示した後処理を終了する。このように
すれば、各信号の変化幅と共に配列間隔も自動的に調整
することができる。
【0028】また、入力値が上限値を超えていた場合に
は、波形表示領域の縦方向の長さLをその上限値Nma
x 又は下限値Nmin で等分割して、各波形表示信
号の縦方向の表示幅Wを算出する。 W=L/Nmax   又は  W=L/Nmin
【0
029】そして、その等分割された各領域に各波形表示
信号がそれぞれ納まるように各波形表示信号の変化幅を
調整して表示した後処理を終了する。すなわち、入力値
が上限値を超えている場合は、表示領域内に上限値に相
当する本数の波形表示信号を表示し、入力値が下限値を
超えている場合は、表示領域内に下限値に相当する本数
の波形表示信号を表示する。
【0030】次に、図4及び図5によって波形表示信号
の表示例について説明する。図4は波形表示信号の表示
本数を20本と指定した場合の表示例であり、表示画面
中の波形表示領域3a全体に20本の波形表示信号CL
K,RST,D0,D1,……(以下図示を省略してい
る)が表示されている。
【0031】ここで、この波形表示領域3aに例えば5
0本の波形表示信号を表示させたい場合には、マウスカ
ーソルを画面中の表示本数指定領域である「20本」と
表示されているエリア23に合せて、キーボード1から
指定本数の50を入力するとその表示が図5に示すよう
に「50本」に変わり、波形表示領域3a内に50本の
波形表示信号CLK,RST,D0,D1,D2,……
…(以下図示を省略している)がそれぞれの変化幅と配
列間隔を狭めた状態で表示される。
【0032】また、予め表示領域に表示可能な信号数の
上限値及び下限値をキーボード1から例えば40及び1
0と入力して設定しておくことができ、そうすると、例
えば表示本数としてその上限値40本を超えた本数を指
定しても波形表示領域には40本の波形表示信号が表示
されることになる。
【0033】なお、波形表示信号を表示する際には、波
形表示領域3aに表示されている波形表示信号の本数を
アナログ的に示す帯状の表示21を表示画面の右側に、
表示されている波形表示信号が画面に表示されていない
部分も含めた信号全体中のどの位置を占めているかをア
ナログ的に示す帯状の表示22を表示画面の下側にそれ
ぞれ表示する。
【0034】次に、この発明の第2実施例について説明
する。この第2実施例の論理回路シミュレーション装置
は、第2図に示したハード構成と同様であるが、図6に
示すように機能構成が異なる。
【0035】この論理回路シミュレーション装置では、
図2のキーボード1及びマウス2が無変化部分検出の対
象外とする波形表示信号を設定する検出対象外信号設定
手段14と、波形表示信号の無変化部分の表示を省略す
る最小幅を設定する省略最小幅設定手段15の入力部の
機能も有する。
【0036】また、データ処理装置5は内部にバッファ
を備えており、テストパターン又はシミュレーション結
果の波形表示信号の無変化部分を検出する無変化部分検
出手段16と、その省略最小幅設定手段15によって設
定された最小幅以上の無変化部分を省略して波形表示信
号を表示する省略表示手段17の機能を有し、表示装置
3はその表示部に相当する。
【0037】次に、図7乃至図9に示すフローチャート
によって波形省略表示の処理について説明する。図7の
ステップ1で無変化部分検出の対象外とする信号(波形
表示信号)が指定され、ステップ2で信号中の無変化部
分の表示を省略する最小幅が設定されると、ステップ3
へ進んで波形表示信号のデータを読み込む。
【0038】次に、ステップ4で各波形表示信号の最初
のステップ(1サイクルの半分)のデータをバッファに
セットし、図8のステップ5で次のステップのデータを
読み取り、ステップ6でそのデータが波形表示信号の最
終ステップであるか否かを判断する。
【0039】ここで、最終ステップでなければステップ
7へ進んで検出の対象外として指定されている信号をマ
スクして見なくてよいようにする。そして、ステップ8
へ進んでバッファにセットされているデータと次に読み
取ったデータとを各波形表示信号毎に比較して、変化し
ているか否かを判断する。
【0040】全く変化がなければ、ステップ9へ進んで
フラグを立て、ステップ5へ戻ってその次のステップの
データを読み取ってバッファにセットされているデータ
と比較して変化しているか否かを判断し、変化があるま
でステップ5〜9の処理を繰り返す。
【0041】ステップ8でいずれかの波形表示信号のデ
ータに変化があったと判断すれば、図9のステップ10
へ進んでフラグが立っているか否かを判断する。ここで
、フラグが立っていなければステップ14へ進んでバッ
ファにセットされているデータによって波形をそのまま
表示し、ステップ15でその変化のあったステップのデ
ータをバッファにセットすると共にフラグをリセットし
て図8のステップ5の処理へ戻る。
【0042】図9のステップ10でフラグが立っていれ
ばステップ11へ進み、バッファにセットされているス
テップと変化のあったステップとの差をとり、ステップ
12でそのステップ差が設定された最小幅より小さいか
否かを判断する。
【0043】それが最小幅より小さければ、ステップ1
4へ進んでバッファ内のデータで波形をそのまま表示す
るが、最小幅以上ならステップ13へ進んでバッファに
セットされているステップと変化のあったステップとの
間の無変化部分のステップのデータを消去し、変化のあ
ったステップの波形のみを表示してステップ15へ進む
。その後、図8のステップ5で最終ステップのデータを
読み取ったら、ステップ6からステップ16へ進んでそ
の最終ステップの波形をそのまま表示して処理を終了す
る。
【0044】次に、図10及び図11によって波形表示
信号の省略表示を更に具体的に説明する。例えば、図1
0に示すようなCLK,A,B,D<7:0>の4種類
の波形表示信号が表示されている場合、その信号CLK
を無変化部分検出の対象外の信号に指定し、省略表示の
最小幅を2ステップに設定して省略表示を実行すると、
この論理回路シミュレーション装置は、第1ステップは
そのまま波形表示する。
【0045】第2ステップは信号Aが変化しており、第
3ステップは無変化部分であるが第4ステップが信号D
の変化部分になっているため無変化部分が最小幅の2ス
テップより小さく、第5ステップも変化部分であるから
、第3〜5サイクルもそのまま波形表示する。
【0046】次に、第6〜8ステップが無変化部分であ
り、そのステップ差が3以上なのでこの部分は表示を省
略し、次に変化のある第9ステップの波形を表示する。 その後、第10ステップが無変化部分になるが第11,
12ステップが変化部分になるためこれらをそのまま表
示し、第13,14サイクルで再び2ステップ以上無変
化部分になるためこれを省略し、次に変化する第15ス
テップの波形を表示する。
【0047】そして、第16,17ステップも省略表示
の条件に相当するが、第7ステップが表示領域の終端に
なるため省略表示をしない。
【0048】このようにして図10に示した各信号CL
K,A,B,Dを省略表示すると、図11に示すように
第6〜8ステップと第13,14ステップの波形が省略
されて表示される。この際、無変化部分検出の対象外に
指定した信号CLKの第6〜8ステップ及び第13,1
4ステップの波形表示信号も省略して表示し、この例で
は省略した区間の両端に各信号に共通の縦線を表示する
【0049】このようにすれば横方向に長い波形表示信
号群を短縮して表示することができるので、変化点を調
べる際の左右方向のスクロール回数を少なくして能率よ
く調べることができる。
【0050】なお、無変化部分検出の対象外の信号を指
定できるようにすることによって、クロック信号等の常
に変化のある信号を無視して省略表示をすることができ
る。また、省略表示の最小幅を設定することによって短
い無変化部分は省略せずに表示することにより、省略表
示によって見にくくなることを防止できる。
【0051】
【発明の効果】以上説明してきたように、この発明によ
る論理回路シミュレーション装置は、表示領域内に任意
に指定した本数の波形表示信号を表示できるので、多数
の波形表示信号を確認する際の上下方向のスクロール回
数を少なくすることができ、又各波形表示信号の無変化
部分を省略して表示することによって横方向の長さを短
縮し、各波形表示信号の変化点を調べる際の左右方向の
スクロール回数も少なくすることができるので、操作者
が作成したテストパターンやシミュレーション結果の波
形表示信号を検証し易くなる。
【図面の簡単な説明】
【図1】この発明の一実施例である論理回路シミュレー
ション装置の機能ブロック図である。
【図2】そのハード構成を示すブロック図である。
【図3】図1に示す論理回路シミュレーション装置によ
る波形表示信号の表示処理を示すフローチャートである
【図4】その処理による波形表示信号の表示例を示す説
明図である。
【図5】同じくその処理による波形表示信号の表示本数
を増やした場合の表示例を示す説明図である。
【図6】この発明の第2実施例の論理回路シミュレーシ
ョン装置の機能構成を示すブロック図である。
【図7】その論理回路シミュレーション装置による波形
省略表示の処理の開始部分を示すフローチャートである
【図8】その処理の続きを示すフローチャートである。
【図9】同じくその処理のさらに続きを示すフローチャ
ートである。
【図10】この波形省略表示を行なう前の波形表示信号
の表示例を示す説明図である。
【図11】図6乃至図9によって説明した実施例によっ
て波形省略表示の処理を行なった後の表示例を示す説明
図である。
【符号の説明】
1  キーボード          2  マウス 
         3  表示装置 4  記憶装置                  
      5  データ処理装置 6  テストパターン作成手段          7
  テストパターン保持手段 8  シミュレーション演算手段        9 
 シミュレーション結果保持手段 10  波形表示手段               
   11  波形表示信号本数指定手段 12  波形表示信号本数制御手段      13 
 表示制御手段 14  検出対象外信号設定手段        15
  省略最小幅設定手段 16  無変化部分検出手段            
17  省略表示手段

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】  論理回路をシミュレーションするため
    のテストパターンを作成するテストパターン作成手段と
    、該手段によって作成されたテストパターンを保持する
    テストパターン保持手段と、該手段によって保持するテ
    ストパターンを前記論理回路に入力してシミュレーショ
    ンを行なうシミュレーション演算手段と、該手段のシミ
    ュレーション演算によって得たシミュレーション結果を
    保持するシミュレーション結果保持手段と、前記テスト
    パターン及び前記シミュレーション結果の波形表示信号
    を表示する波形表示手段とを備えた論理回路シミュレー
    ション装置において、前記波形表示手段の表示領域内に
    表示させる波形表示信号の本数を指定する手段と、該手
    段によって指定された本数の波形表示信号を前記表示領
    域内に納まるように各信号の変化幅及び配列間隔を自動
    調整して表示する表示制御手段とを設けたことを特徴と
    する論理回路シミュレーション装置。
  2. 【請求項2】  請求項1記載の論理回路シミュレーシ
    ョン装置において、前記表示領域内に表示可能な波形表
    示信号の本数の上限値及び下限値を設定する手段と、そ
    の上限値及び下限値によって表示領域内に表示可能な波
    形表示信号の本数を制限する手段とを設けたことを特徴
    とする論理回路シミュレーション装置。
  3. 【請求項3】  論理回路をシミュレーションするため
    のテストパターンを作成するテストパターン作成手段と
    、該手段によって作成されたテストパターンを保持する
    テストパターン保持手段と、該手段によって保持するテ
    ストパターンを前記論理回路に入力してシミュレーショ
    ンを行なうシミュレーション演算手段と、該手段のシミ
    ュレーション演算によって得たシミュレーション結果を
    保持するシミュレーション結果保持手段と、前記テスト
    パターン及び前記シミュレーション結果の波形表示信号
    を表示する波形表示手段とを備えた論理回路シミュレー
    ション装置において、前記テストパターン又はシミュレ
    ーション結果の波形表示信号の変化しない部分を検出す
    る無変化部分検出手段と、該手段によって検出した無変
    化部分を省略して該波形表示信号を表示する省略表示手
    段とを設けたことを特徴とする論理回路シミュレーショ
    ン装置。
  4. 【請求項4】  請求項3記載の論理回路シミュレーシ
    ョン装置において、前記無変化部分検出手段による検出
    の対象外とする波形表示信号を設定する手段を設けたこ
    とを特徴とする論理回路シミュレーション装置。
  5. 【請求項5】  請求項3記載の論理回路シミュレーシ
    ョン装置において、前記無変化部分の表示を省略する最
    小幅を設定する手段を設け、該手段によって設定された
    最小幅より短い無変化部分は省略しないで表示するよう
    にしたことを特徴とする論理回路シミュレーション装置
JP3074537A 1991-03-14 1991-03-14 論理回路シミュレーション装置 Pending JPH04284571A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3074537A JPH04284571A (ja) 1991-03-14 1991-03-14 論理回路シミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3074537A JPH04284571A (ja) 1991-03-14 1991-03-14 論理回路シミュレーション装置

Publications (1)

Publication Number Publication Date
JPH04284571A true JPH04284571A (ja) 1992-10-09

Family

ID=13550129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3074537A Pending JPH04284571A (ja) 1991-03-14 1991-03-14 論理回路シミュレーション装置

Country Status (1)

Country Link
JP (1) JPH04284571A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129645A (ja) * 1993-10-29 1995-05-19 Nec Corp タイムチャートの波形表示方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129645A (ja) * 1993-10-29 1995-05-19 Nec Corp タイムチャートの波形表示方法

Similar Documents

Publication Publication Date Title
JP2001188639A (ja) 拡大および縮小領域を表示する方法および装置
US7188338B2 (en) Apparatus and method for debugging software
JPH04284571A (ja) 論理回路シミュレーション装置
JPS6098489A (ja) 画像デ−タ処理装置
JP3028589B2 (ja) 論理回路検証装置のエラー検出制御方法
JP2821188B2 (ja) レイアウトパターン情報抽出装置
JP2990155B1 (ja) 検証用テストパタン設計装置および検証用テストパタン設計方法
JP2002214253A (ja) 波形表示装置
JPH08220195A (ja) 検証用テストパタン設計方式
JP3578922B2 (ja) 信号パターン作成システム
JP2894732B2 (ja) 論理回路シミュレーシヨン装置
JPH07287622A (ja) 任意波形発生装置のための波形表示方法
JPH09269245A (ja) 記録計の表示手段への波形表示方法
JPH07287721A (ja) 論理シミュレーション支援システム
JP2797955B2 (ja) 期待値照合装置および方法
JP2924176B2 (ja) 論理シミュレーション・システム
JPH087240B2 (ja) 波形表示方法
JPH0696153A (ja) 論理回路検証装置
JPH06187392A (ja) テストパターン作成装置
JPH10223761A (ja) 配置修正表示装置
JPH052619A (ja) 回路シミユレーシヨン装置
JPH0554093A (ja) テストパターン作成装置
JP2003242194A (ja) 論理シミュレーション装置
JPH10334131A (ja) 論理検証装置
JPH05233745A (ja) Asic用シミュレーション結果表示装置