JPH10223761A - 配置修正表示装置 - Google Patents

Abstract

(57)【要約】 【課題】半導体集積回路のレイアウト処理で、配置対象
ブロックのタイミング違反を起こさない配置可能領域ま
たはより消費電力を削減できる配置領域を表示する。 【解決手段】オペレータにより選択されたブロックを、
ブロック接続表示手段１０２を用いて抽出，選択する
と、ブロック接続表示手段１０２によって選択されたブ
ロックを配置する際に、ディレイ違反が発生しない領域
もしくは消費電力が最小となる領域を配置位置計算手段
１０１によって自動的に求め、求められた領域の範囲を
ブロック移動可能表示手段１０５により表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はチップ上のブロック
レイアウトの配置修正装置に関する。

【０００２】

【従来の技術】ＬＳＩの動作速度の高速化に伴い、チッ
プ内の各ブロック間の信号のディレイ，タイミングを考
慮する必要がでてきた。現在、このタイミングを考慮し
たセルの各種の配置手法が提案されている。代表的なも
のでは、タイミングが問題となるパスを抽出して、その
パス上に配置されるブロックの位置を入れ替えることに
よりディレイの制約を満たす方法がある。

【０００３】また、配置修正を対話的に行う方法として
は、配置修正する対象のブロックを実際にオペレータが
入力手段によって選択し、そのブロックに接続している
ネットの仮想配線長を最も短くすることができる位置を
出力手段に表示させ、表示された位置に対象物を移動さ
せる方法がある。

【０００４】さらに配置修正を対話的に行い、タイミン
グ違反をなくす方法としては、タイミング違反を起こし
ているパスに接続しているブロックを出力手段によって
表示させ、オペレータが入力手段によってブロックの配
置修正位置を入力し、入力位置に対象物を移動させる方
法がある。

【０００５】

【発明が解決しようとする課題】しかしこの方法では、
タイミングが問題となっているパスのタイミング違反を
解消しても、それによって別のパスで新たにタイミング
違反を発生させる可能性があった。

【０００６】そこでタイミング違反をなくすために、ブ
ロックを移動する際にブロックに接続するすべてのネッ
トについてそのタイミングを測定し、新たな配置位置に
ブロックを移動することによってタイミング違反を起こ
さないようにする必要がある。

【０００７】さらに、対話的なブロックの配置において
消費電力を削減できる配置を行う試みは、今までみられ
なかった。

【０００８】

【課題を解決するための手段】本発明は以上の目的を満
たすため、配置対象ブロックと他のブロックとの接続関
係を定量的に表示し、同時にブロックのタイミング違反
を起こさないブロックの配置可能領域、または現在位置
より消費電力を一層削減できるブロックの配置領域を表
示装置に表示する。

【０００９】オペレータは入力装置により、配置する対
象のブロックを、修正ブロック選択手段を用いて抽出，
選択する。前記修正ブロック選択手段によって選択され
たブロックを配置する際に、ディレイ違反が発生しない
配置領域もしくは消費電力が少なくなる配置領域を配置
位置計算手段によって求める。求められた配置領域の範
囲をブロック移動可能領域表示手段により出力装置にグ
ラフィカルに表示する。同時に前記修正ブロック選択手
段によって選択されたブロックと接続するブロックとの
接続関係を定量的に表示する。オペレータは表示された
領域内で、前記ブロック接続表示手段によって表示され
た接続関係を参照して、ブロック配置修正手段によって
ブロックに接続するネットの配線長が短くなるようにブ
ロックの配置修正を行う。

【００１０】

【発明の実施の形態】本発明の実施例としてＬＳＩのブ
ロックの配置において、ディレイ違反を起こさず、配線
長を短くすることを目的としたレイアウトを例にとって
説明する。

【００１１】図１に本発明の実施例のブロック図を示
す。

【００１２】配置位置計算手段１０１と、ブロック接続
表示手段１０２と、修正ブロック選択手段１０３と、ブ
ロック配置修正手段１０４と、ブロック移動可能領域表
示手段１０５と、ＣＲＴ，キーボード，マウス１０６
と、タイミング，ディレイ違反情報１０７と、論理接続
情報１０８と、配置情報１０９から、システムは構成さ
れる。

【００１３】修正ブロック選択手段１０３は、キーボー
ド，マウス等入力手段１０６により、配置する対象とな
るブロックをオペレータに選択させる機能を有する。

【００１４】ブロック接続表示手段１０２は、論理接続
情報１０８をもとに、修正ブロック選択手段１０３によ
ってオペレータが選択したブロックに接続するブロッ
ク，外部端子またはＩＯバッファ等との接続情報を、定
量的また視覚的にCRT106上に表示する。

【００１５】配置位置計算手段１０１は、タイミング，
ディレイ違反情報１０７，論理接続情報１０８，配置情
報１０９をもとに、修正ブロック選択手段１０３によっ
て選択された対象物を配置することができる領域を算出
する。

【００１６】ブロック移動可能領域表示手段１０５は、
配置位置計算手段１０１によって算出された領域を、CR
T106上に画面表示することによって、オペレータに対象
ブロックを配置することができる範囲をCRT106上に視覚
的に示す。

【００１７】ブロック配置修正手段１０４は、ブロック
移動可能領域表示手段１０５によって表示された配置領
域内で、オペレータがキーボード，マウス等の入力装置
106によって、修正ブロック選択手段１０３によって選
択されたブロックの配置をサポートする。

【００１８】次に本実施例の動作を説明する。

【００１９】まずタイミング，ディレイ違反を起こして
いるパスを示すタイミング，ディレイ違反情報１０７，
ブロック間の接続情報を示す論理接続情報１０８，全て
のブロックのチップ上の配置座標を示す配置情報１０９
を得る。

【００２０】配置情報１０９をもとに、システムはCRT1
06上に、チップ外形２０２，ブロック２０１，ＩＯバッ
ファ２０３を表示する。

【００２１】オペレータは、キーボード，マウス等入力
手段１０６を介して、CRT106上に表示されたブロックを
指示することにより、修正ブロック選択手段１０３を用
いてブロックを選択する。ここで前記修正ブロック選択
手段１０３によって選択された対象ブロックと他のブロ
ックを識別するため、対象ブロックを表示する色をかえ
る。

【００２２】修正ブロック選択手段１０３によって選択
されたブロックが他のブロックとどれ位の強度の接続関
係を持つか、論理接続情報１０９をもとにブロック接続
表示手段１０２によって計算し、配置情報１０９を参照
してCRT106上に画面表示する。

【００２３】今、たとえば図２が配置情報１０９をもと
にした全ブロックの配置座標を示し、オペレータが入力
手段によってブロック２０１を選択した場合、論理接続
情報１０９をもとにしてブロック接続表示手段１０２が
ブロック２０１と他のブロックとの接続関係３０１を定
量的に表示する。その結果、図３の状態を得る。図３は
ブロック２０１が６個のブロックと１個のＩＯバッファ
に接続している場合の画面の状態を表わしたものであ
る。ブロック２０１とブロック２０４が５本のネットに
よって接続されており、またブロック２０１とＩＯバッ
ファ２０５とが３本のネットによって接続していると
き、ブロック２０１とブロック２０４との接続関係を示
す線をブロック２０１とＩＯバッファ２０５との接続関
係を示す線より太く表示する。さらにブロック２０４と
ＩＯバッファ２０５の付近に、ブロック２０１との接続
強度を示す値５と３を各々表示する。このような表示
を、ブロック２０１に接続するすべてのブロック，ＩＯ
バッファについて行う。

【００２４】次にタイミング，ディレイ違反情報１０
７，論理接続情報１０８，配置情報１０９をもとに配置
位置計算手段１０１によって、修正ブロック選択手段１
０３で選択されたブロックがタイミング，ディレイ違反
を起こさない配置座標の集合を計算し、ブロック移動可
能領域表示手段１０５によってCRT106上に表示する。

【００２５】たとえば図３においてブロック２０１の配
置可能な座標を配置位置計算手段１０１によって計算す
る場合を考える。図４のようにＩＯバッファ４０１を入
力端子とし、ブロック４０２，ブロック２０１を経由
し、ＩＯバッファ２０５へ至るパス４０４が存在するも
のとする。このときブロック２０１を座標４０３に配置
するとタイミング違反を起こし、図５の座標５０１に配
置してパス５０２を形成するとタイミング違反を起こさ
ない。このように該当座標がタイミング違反を起こすか
否かを配置位置計算手段１０１によって判断し、タイミ
ング違反を起こさない配置座標をタイミング違反を起こ
す配置座標と区別して、図６の領域601のように画面上
に表示する。

【００２６】オペレータはブロック移動可能領域表示手
段１０５によって表示された領域内で、キーボード，マ
ウス等の入力装置１０６を用いてブロック配置修正手段
104による配置修正を行う。ブロック２０１を領域４０
１の中で動かすのであれば、ブロック２０１に関するタ
イミング，ディレイの違反を起こすことはないので、ブ
ロック間の接続関係のみを考慮して配線長が短くなるよ
うなブロック２０１の配置位置を選択することができ
る。

【００２７】

【発明の効果】本発明によれば、オペレータにより選択
されたブロックを、ブロック接続表示手段を用いて抽
出，選択すると、ブロック接続表示手段によって選択さ
れたブロックを配置する際に、ディレイ違反が発生しな
い領域もしくは消費電力が最小となる領域を配置位置計
算手段によって自動的に求め、求められた領域の範囲を
ブロック移動可能表示手段により出力装置に表示するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図。

【図２】本発明の適用前のＬＳＩのブロック配置の説明
図。

【図３】本発明の適用中のＬＳＩのブロック配置の説明
図。

【図４】本発明の適用後のＬＳＩのブロック配置の説明
図。

【図５】本発明の適用後のＬＳＩのブロック配置の説明
図。

【図６】本発明の適用後のＬＳＩのブロック配置の説明
図。

【符号の説明】

１０１…配置位置計算手段、１０２…ブロック接続表示
手段、１０３…修正ブロック選択手段、１０４…ブロッ
ク配置修正手段、１０５…ブロック移動可能領域表示手
段、１０６…ＣＲＴ，キーボード，マウス等入出力手
段、１０７…タイミング，ディレイ違反情報、１０８…
論理接続情報、１０９…配置情報。

Claims (3)

【特許請求の範囲】
1. 【請求項１】ＬＳＩチップレイアウトでブロックをチッ
   プ上に配置する際に、入力装置によって選択されたブロ
   ックが、ディレイ，タイミング違反を犯しているパスを
   もたないような配置可能な位置の範囲を表示装置、また
   は記憶媒体に出力し、前記入力装置から入力された配置
   修正位置にブロックを配置修正することを特徴とする配
   置修正装置。
2. 【請求項２】ＬＳＩチップレイアウトでブロックをチッ
   プ上に配置する際に、入力装置によって選択されたブロ
   ックを配置する位置で、消費する電力が最小となる範囲
   を表示装置、または記憶媒体に出力し、前記入力装置か
   ら入力された配置修正位置にブロックを配置修正するこ
   とを特徴とする配置修正装置。
3. 【請求項３】配置位置を修正する対象となるブロックを
   入力装置によって選択する修正ブロック選択手段と、ネ
   ットによって前記修正ブロック選択手段によって選択さ
   れたブロックと接続するブロックの接続関係を定量的に
   表示するブロック接続表示手段と、ディレイ，タイミン
   グ、または消費電力を考慮した場合の、前記修正ブロッ
   ク選択手段によって選択されたブロックの配置可能な領
   域を計算する配置位置計算手段と、前記配置位置計算手
   段によって計算された領域を出力手段に表示するブロッ
   ク移動可能領域表示手段と、前記ブロック移動可能領域
   表示手段によって表示された領域内にブロック位置を配
   置修正するブロック配置修正手段を備えたことを特徴と
   する配置修正装置。