JP2646830B2 - インタラクティブな配置修正方式 - Google Patents
インタラクティブな配置修正方式Info
- Publication number
- JP2646830B2 JP2646830B2 JP2283925A JP28392590A JP2646830B2 JP 2646830 B2 JP2646830 B2 JP 2646830B2 JP 2283925 A JP2283925 A JP 2283925A JP 28392590 A JP28392590 A JP 28392590A JP 2646830 B2 JP2646830 B2 JP 2646830B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- information
- wiring length
- block
- router
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSI,プリント基板等のインタラクティな配
置修正方式に関する。
置修正方式に関する。
〔従来の技術〕 従来、この種のインタラクティブな配置修正方式で
は、配置終了直後に遅延解析を行う手法が用いられてい
なかったため、実際に配線処理を試みた後遅延解析を行
い、解析の結果、遅延制約に違反したパスがあった場合
は、再度配置処理に戻り、違反パスのブロックの配置修
正をする必要があった。
は、配置終了直後に遅延解析を行う手法が用いられてい
なかったため、実際に配線処理を試みた後遅延解析を行
い、解析の結果、遅延制約に違反したパスがあった場合
は、再度配置処理に戻り、違反パスのブロックの配置修
正をする必要があった。
参考文献として『論理装置のCAD』（情処理学会）を
挙げることができる。
挙げることができる。
上述した従来のインタラクティブな配置修正方式で
は、配置情報だけで遅延解析が行えないので配線処理を
行う必要があり、また、遅延解析の結果、違反パスがあ
った場合には、その結果をリスト等でみながら再度配置
修正を行うため初期配置案から修正までのフィードバッ
クループが大きく遅延解析と修正のために多大なTAT
（工数）がかかるという欠点がある。
は、配置情報だけで遅延解析が行えないので配線処理を
行う必要があり、また、遅延解析の結果、違反パスがあ
った場合には、その結果をリスト等でみながら再度配置
修正を行うため初期配置案から修正までのフィードバッ
クループが大きく遅延解析と修正のために多大なTAT
（工数）がかかるという欠点がある。
本発明のインタラクティブな配置修正方式は、過去の
実績より集計し得られた、ルータ毎の仮想配線長と実配
線長との比率を格納するルータ定率記憶手段と、ブロッ
クの配置情報を格納する配置情報記憶手段と、各ブロッ
ク間の接続パス情報を格納する接続パス情報記憶手段
と、パスの遅延制約情報を格納する遅延制約情報記憶手
段と、ルータ定率，配置情報，接続パス情報、遅延制約
情報を読み込む情報入力手段と、各パスを構成するネッ
トのマンハッタン長に、選択されたルータの定率を乗
じ、パスの仮想配線長を算出するパス配線長算出手段
と、算出された配線長を基に遅延解析を行う遅延解析手
段と、解析した結果、遅延制約に違反しているパスを検
出する違反パス検出手段と、上記違反パスとそれを構成
するブロックを強調表示する違反パスブロック表示手段
と、強調表示されたブロックをインタラクティブに配置
修正するための配置修正手段とを有している。
実績より集計し得られた、ルータ毎の仮想配線長と実配
線長との比率を格納するルータ定率記憶手段と、ブロッ
クの配置情報を格納する配置情報記憶手段と、各ブロッ
ク間の接続パス情報を格納する接続パス情報記憶手段
と、パスの遅延制約情報を格納する遅延制約情報記憶手
段と、ルータ定率，配置情報，接続パス情報、遅延制約
情報を読み込む情報入力手段と、各パスを構成するネッ
トのマンハッタン長に、選択されたルータの定率を乗
じ、パスの仮想配線長を算出するパス配線長算出手段
と、算出された配線長を基に遅延解析を行う遅延解析手
段と、解析した結果、遅延制約に違反しているパスを検
出する違反パス検出手段と、上記違反パスとそれを構成
するブロックを強調表示する違反パスブロック表示手段
と、強調表示されたブロックをインタラクティブに配置
修正するための配置修正手段とを有している。
第１図に本発明の一実施例であるインタラクティブな
配置修正方式のブロック図を示す。本処理は幾つかの処
理手順から構成され、それらは制御手段１によってコン
トロールされる。
配置修正方式のブロック図を示す。本処理は幾つかの処
理手順から構成され、それらは制御手段１によってコン
トロールされる。
まず、情報入力手段２により過去の実績から得られた
ルータ毎の定率，配置情報，接続パス情報，遅延制約情
報を読み込み、各々ルータ定率記憶手段8,配置情報記憶
手段9,接続情報記憶手段10,遅延制約情報記憶手段11に
格納する。
ルータ毎の定率，配置情報，接続パス情報，遅延制約情
報を読み込み、各々ルータ定率記憶手段8,配置情報記憶
手段9,接続情報記憶手段10,遅延制約情報記憶手段11に
格納する。
次に、パス配線長算出手段３により、各パスを構成す
るネットのマンハッタン長を求めインタラクティブに選
択されたルータの定率を乗じパス配線長を求める。
るネットのマンハッタン長を求めインタラクティブに選
択されたルータの定率を乗じパス配線長を求める。
求められたパス配線長を基に遅延解析手段４で遅延解
析を行い、違反パス検出手段５において遅延制約に違反
するパスを検出する。検出された違反パスとそれに接続
するブロックを違反パスブロック表示手段６により強調
表示させる。
析を行い、違反パス検出手段５において遅延制約に違反
するパスを検出する。検出された違反パスとそれに接続
するブロックを違反パスブロック表示手段６により強調
表示させる。
強調表示されたブロックをインタラクティブに選択し
配置修正手段７によりブロックの配置修正を行う。配置
修正により移動したブロックのパスについて再度遅延解
析を行い、遅延制約を満足した場合に違反パスの表示を
消去する。
配置修正手段７によりブロックの配置修正を行う。配置
修正により移動したブロックのパスについて再度遅延解
析を行い、遅延制約を満足した場合に違反パスの表示を
消去する。
第２図はブロックとその接続パス情報を表示した一例
である。
である。
第２図（ａ）に示す様に、ブロック101,102,109,107
は、パス301により接続されている。同様に、ブロック1
05,106,103,104は、パス302により接続され、ブロック1
05,108,110,111は、パス303により接続されている。
は、パス301により接続されている。同様に、ブロック1
05,106,103,104は、パス302により接続され、ブロック1
05,108,110,111は、パス303により接続されている。
まず、情報入力手段２により、これらの情報と、過去
の実績から得られたルータ毎の定率，遅延制約情報を読
み込み、各々ルータ定率記憶手段8,配置情報記憶手段9,
接続パス情報記憶手段10,遅延制約情報記憶手段11に格
納する。
の実績から得られたルータ毎の定率，遅延制約情報を読
み込み、各々ルータ定率記憶手段8,配置情報記憶手段9,
接続パス情報記憶手段10,遅延制約情報記憶手段11に格
納する。
次に、パス配線長算出手段３により、各パルスを構成
するネットのマンハッタン長を求めインタラクティブに
選択されたルータの定率を乗じパス配線長を求める。
するネットのマンハッタン長を求めインタラクティブに
選択されたルータの定率を乗じパス配線長を求める。
求められたパス配線長を基に遅延解析手段４で遅延解
析を行った結果、違反パス検出手段５において遅延制約
に違反するパス301,303が検出され、違反パスブロック
表示手段６によりパス301,303と、ブロック101,102,10
9,107,105,108,110,111が、強調表示される（第２図
（ｂ））。
析を行った結果、違反パス検出手段５において遅延制約
に違反するパス301,303が検出され、違反パスブロック
表示手段６によりパス301,303と、ブロック101,102,10
9,107,105,108,110,111が、強調表示される（第２図
（ｂ））。
配置修正手段７において、これらのブロックのうちか
らブロック111を選択しブロック114と配置の交換を行
い、同様にブロック107を選択し112と配置の交換を行っ
た結果、パス301,303が各々遅延制約を満たす様になり
違反パス，ブロック表示が消え、第２図（ｃ）の配置結
果が得れらる。
らブロック111を選択しブロック114と配置の交換を行
い、同様にブロック107を選択し112と配置の交換を行っ
た結果、パス301,303が各々遅延制約を満たす様になり
違反パス，ブロック表示が消え、第２図（ｃ）の配置結
果が得れらる。
以上説明したように、本発明は、過去の経験より得ら
れたルータ毎の仮想配線長と実配線長との比率値（定
率）を用いることによって、配置終了直後に実配線長に
近い値で遅延解析を行うことができるため即座に違反パ
スとそのブロックがわかり配置修正が行えるという利点
がある。即ち、配線処理，遅延解析折を行い再度配置処
理へ戻るTAT（工数）の消減を図ることができる。
れたルータ毎の仮想配線長と実配線長との比率値（定
率）を用いることによって、配置終了直後に実配線長に
近い値で遅延解析を行うことができるため即座に違反パ
スとそのブロックがわかり配置修正が行えるという利点
がある。即ち、配線処理，遅延解析折を行い再度配置処
理へ戻るTAT（工数）の消減を図ることができる。
第１図は本発明の一実施例であるインタラクティブな配
置修正方式のブロック図、第２図（ａ），第２図（ｂ）
および第２図（ｃ）は本発明の配置修正を示す図であ
る。 １……制御手段、２……ルータ定率，配置情報，接続パ
ス情報，遅延制約情報入力手段、３……パス配線長算出
手段、４……遅延解析手段、５……違反パス検出手段、
６……違反パスブロック表示手段、７……配置修正手
段、８……ルータ定率記憶手段、９……配置情報記憶手
段、10……接続パス情報記憶手段、11……遅延制約情報
記憶手段。
置修正方式のブロック図、第２図（ａ），第２図（ｂ）
および第２図（ｃ）は本発明の配置修正を示す図であ
る。 １……制御手段、２……ルータ定率，配置情報，接続パ
ス情報，遅延制約情報入力手段、３……パス配線長算出
手段、４……遅延解析手段、５……違反パス検出手段、
６……違反パスブロック表示手段、７……配置修正手
段、８……ルータ定率記憶手段、９……配置情報記憶手
段、10……接続パス情報記憶手段、11……遅延制約情報
記憶手段。
Claims (1)
- 【請求項１】LSI,プリント基板等の配置単位となるブロ
ックのインタラクティブな配置修正方式において、 過去の実績より集計し得られた、ルータ毎の仮想配線長
と実配線長との比率を格納するルータ定率記憶手段と、 ブロックの配置情報を格納する配置情報記憶手段と、 各ブロック間の接続パス情報を格納する接続パス情報記
憶手段と、 パスの遅延制約情報を格納する遅延制約情報記憶手段
と、 ルータ定率，配置情報，接続パス情報、遅延制約情報を
読み込む情報入力手段と、 各パスを構成するネットのマンハッタン長に、選択され
たルータの定率を乗じ、パスの仮想配線長を算出するパ
ス配線長算出手段と、 算出された配線長を基に遅延解析を行う遅延解析手段
と、 解析した結果、遅延制約に違反しているパスを検出する
違反パス検出手段と、 上記違反パスとそれを構成するブロックを強調表示する
違反パスブロック表示手段と、 強調表示されたブロックをインタラクティブに配置修正
するための配置修正手段と を有することを特徴とするインタラクティブな配置修正
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283925A JP2646830B2 (ja) | 1990-10-22 | 1990-10-22 | インタラクティブな配置修正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283925A JP2646830B2 (ja) | 1990-10-22 | 1990-10-22 | インタラクティブな配置修正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04157572A JPH04157572A (ja) | 1992-05-29 |
| JP2646830B2 true JP2646830B2 (ja) | 1997-08-27 |
Family
ID=17671987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2283925A Expired - Lifetime JP2646830B2 (ja) | 1990-10-22 | 1990-10-22 | インタラクティブな配置修正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646830B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812677B2 (ja) * | 1993-01-26 | 1996-02-07 | 日本電気株式会社 | 配置修正方法及びその装置 |
-
1990
- 1990-10-22 JP JP2283925A patent/JP2646830B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04157572A (ja) | 1992-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61194507A (ja) | 挿入機用ｎｃデータ作成方法 | |
| KR100952882B1 (ko) | 결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한컴퓨터로 판독가능한 기록 매체 | |
| JP2002026129A (ja) | Ｌｓｉチップのレイアウト設計方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| KR20080052368A (ko) | Ｃａｄ 장치 및 ｃａｄ 프로그램을 기록한 컴퓨터로판독가능한 기록 매체 | |
| JP2646830B2 (ja) | インタラクティブな配置修正方式 | |
| JP2735083B2 (ja) | インタラクティブな配置修正方式 | |
| JPH04111073A (ja) | ブロック配置装置 | |
| JPH06266801A (ja) | フロアプランを考慮した論理合成方法 | |
| JPH05108757A (ja) | インタラクテイブｃａｄシステム | |
| JPH10293778A (ja) | プリント基板配線装置 | |
| JPH10223761A (ja) | 配置修正表示装置 | |
| JP3000715B2 (ja) | 対話形部品配置設計方式 | |
| JPH05151305A (ja) | 論理検証装置 | |
| JPH11175580A (ja) | 集積回路設計装置 | |
| JPH067401Y2 (ja) | チップマウンタ用データ作成装置 | |
| JP2721364B2 (ja) | 図編集装置 | |
| JPH07296027A (ja) | プリント基板の自動束配線ルート決定方法 | |
| JP3240170B2 (ja) | Ｉｃパターン設計システム | |
| JPH05128209A (ja) | 配置修正方式 | |
| JPH1098104A (ja) | ノイズシミュレーション装置およびノイズシミュレーション方法 | |
| JP2847972B2 (ja) | 配線状態表示装置 | |
| JPH0765053A (ja) | 対話型レイアウト検証装置 | |
| JPH06309414A (ja) | 配線支援方法 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| JPH06251106A (ja) | 電気部品概略位置決定装置 |