KR100952882B1 - 결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한컴퓨터로 판독가능한 기록 매체 - Google Patents

결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한컴퓨터로 판독가능한 기록 매체 Download PDF

Info

Publication number
KR100952882B1
KR100952882B1 KR1020070104506A KR20070104506A KR100952882B1 KR 100952882 B1 KR100952882 B1 KR 100952882B1 KR 1020070104506 A KR1020070104506 A KR 1020070104506A KR 20070104506 A KR20070104506 A KR 20070104506A KR 100952882 B1 KR100952882 B1 KR 100952882B1
Authority
KR
South Korea
Prior art keywords
pin
connector
drawing data
pins
information
Prior art date
Application number
KR1020070104506A
Other languages
English (en)
Other versions
KR20080052359A (ko
Inventor
요시토모 구마가이
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080052359A publication Critical patent/KR20080052359A/ko
Application granted granted Critical
Publication of KR100952882B1 publication Critical patent/KR100952882B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은, 대응하는 커넥터 핀에 동일한 핀명이 설정되어 있지 않은 경우라도 커넥터의 핀에의 신호 할당이 올바르다는 것을 효율적으로 검증하는 것을 과제로 한다.
결합 체크 지원 장치(301)는 커넥터의 각 핀의 핀명과 네트명의 대응을 나타내는 핀 정보를 포함하는 도면 데이터를 취득하는 도면 데이터 취득부(341)와, 도면 데이터 취득부(341)에 의해 취득된 도면 데이터에 포함되는 제1 커넥터의 핀과 제2 커넥터의 핀의 대응을 정의하는 결합 정의부(344)와, 결합 정의부(344)에 의해 대응된 핀의 핀 정보를 비교하여, 다른 네트명이 설정되어 있는 경우는 에러 표시를 행하는 결합 체크부(345)를 포함한다.
소트 키, 신호 결합자, 배치 조건 취득부, 핀 정보 소트부

Description

결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체{CHECK SUPPORT APPARATUS AND COMPUTER READABLE RECORDING MEDIUM HAVING CHECK SUPPORT PROGRAM}
본 발명은, 제1 커넥터의 핀에 할당되어 있는 신호와 제1 커넥터와 접속되는 제2 커넥터의 핀에 할당되어 있는 신호의 대응이 올바르다는 것을 확인하는 작업을 지원하는 결합 체크 지원 장치 및 결합 체크 지원 프로그램에 관한 것으로, 특히, 대응하는 커넥터 핀에 동일한 핀명이 설정되어 있지 않은 경우라도, 커넥터의 핀에의 신호 할당이 올바르다는 것을 효율적으로 검증할 수 있는 결합 체크 지원 장치 및 결합 체크 지원 프로그램에 관한 것이다.
일반적으로, 정보 처리 장치나 통신 장치를 제어하는 전자 회로는 커넥터를 통해 복수의 프린트 기판을 접속하여 구성되어 있다. 이와 같이, 복수의 프린트 기판을 접속하여 구성된 전자 회로를 설계하는 경우, 프린트 기판 사이에서 정상적으로 신호가 교환되는 것을 확인하기 위해서, 각 프린트 기판의 설계 정보를 대조하여, 커넥터의 핀에의 신호 할당이 올바르다는 것을 검증하는 작업이 필요하게 된다.
이 검증 작업을 용이하고 또 확실하게 행하기 위해서, 특허문헌 1에는 접속되는 프린트 기판의 회로도 파일로부터 커넥터 핀과 신호의 속성 정보를 읽어내어 비교하는 커넥터 정보 확인 장치의 발명이 개시되어 있다. 또한, 같은 목적을 달성하기 위해서, 특허문헌 2에는, 백보드를 통해 접속되는 프린트 기판 사이의 신호 경로를 논리적으로 트레이스하여, 커넥터 핀에의 신호 할당이 올바르다는 것을 검증하는 멀티 PCB간 접속 설계 지원 장치의 발명이 개시되어 있다.
<특허문헌 1>
일본 특허 공개 평성 제8-69486호 공보
<특허문헌 2>
일본 특허 공개 제2001-325315호 공보
그런데, 상기한 특허문헌 1 및 특허문헌 2에서 개시되어 있는 발명은, 접속되는 커넥터의 핀의 대응을 자동적으로 파악하기 위해서, 대응하는 핀에 동일한 핀명을 할당해 놓을 필요가 있었다. 예컨대, 드라이버측의 어느 커넥터 핀에 A1이라는 핀명이 할당되어 있는 경우, 대응하는 리시버측의 커넥터 핀에도 A1이라는 핀명이 할당되고 있을 필요가 있었다.
그러나, 실제의 설계 작업에 있어서는 이미 등록이 끝난 커넥터의 정보를 사용하여 설계를 해야만 하여, 커넥터의 핀명을 자유롭게 설정할 수 없는 경우가 있으며, 그와 같은 경우에는 대응하는 커넥터 핀에 동일한 핀명을 설정할 수 없으므 로, 상기한 종래 기술을 활용할 수 없었다.
본 발명은 전술한 종래 기술에 의한 문제점을 해소하기 위해서 이루어진 것으로, 대응하는 커넥터 핀에 동일한 핀명이 설정되어 있지 않은 경우라도, 커넥터의 핀에의 신호 할당이 올바르다는 것을 효율적으로 검증할 수 있는 결합 체크 지원 장치 및 결합 체크 지원 프로그램을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하여 목적을 달성하기 위해서, 본 발명의 한 형태에서는, 제1 커넥터의 핀에 할당되어 있는 신호와, 상기 제1 커넥터와 접속되는 제2 커넥터의 핀에 할당되어 있는 신호의 대응이 올바르다는 것을 확인하는 작업을 지원하는 결합 체크 지원 장치로서, 커넥터의 각 핀의 핀명과 네트명의 대응을 나타내는 핀 정보를 포함하는 도면 데이터를 취득하는 도면 데이터 취득 수단과, 상기 도면 데이터 취득 수단에 의해 취득된 도면 데이터에 포함되는 상기 제1 커넥터의 핀과 상기 제2 커넥터의 핀의 대응을 정의하는 결합 정의 수단과, 상기 결합 정의 수단에 의해 대응된 핀의 핀 정보를 비교하여, 다른 네트명이 설정되어 있는 경우는 에러 표시를 행하는 결합 체크 수단을 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 형태에서는, 제1 커넥터의 핀에 할당되어 있는 신호와, 상기 제1 커넥터와 접속되는 제2 커넥터의 핀에 할당되어 있는 신호의 대응이 올바르다는 것을 확인하는 작업을 지원하는 결합 체크 지원 프로그램으로서, 커넥터의 각 핀의 핀명과 네트명의 대응을 나타내는 핀 정보를 포함하는 도면 데이터를 취득하는 도면 데이터 취득 단계와, 상기 도면 데이터 취득 단계에 의해 취득된 도 면 데이터에 포함되는 상기 제1 커넥터의 핀과 상기 제2 커넥터의 핀의 대응을 정의하는 결합 정의 단계와, 상기 결합 정의 단계에 의해 대응된 핀의 핀 정보를 비교하여, 다른 네트명이 설정되어 있는 경우는 에러 표시를 행하는 결합 체크 단계를 컴퓨터에 실행시키는 것을 특징으로 한다.
이들 발명의 형태에 따르면, 접속되는 커넥터의 핀의 대응을 정의하면, 결합 체크 수단(단계)은 핀명을 비교하여 신호의 대응이 부적절한 지점을 자동적으로 검출하도록 구성하였기 때문에, 대응하는 커넥터 핀에 동일한 핀명이 설정되어 있지 않은 경우라도 커넥터 핀에의 신호 할당이 올바르다는 것을 효율적으로 검증할 수 있다.
또한, 본 발명의 다른 형태에서는, 상기한 발명의 형태에 있어서, 상기 결합 체크 수단에 의한 핀 정보의 비교에 앞서 상기 도면 데이터를 재취득하고, 핀 정보를 갱신하는 도면 데이터 갱신 수단을 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 형태에서는, 상기한 발명의 형태에 있어서, 상기 결합 체크 단계에 의한 핀 정보의 비교에 앞서 상기 도면 데이터를 재취득하고, 핀 정보를 갱신하는 도면 데이터 갱신 단계를 더 컴퓨터에 실행시키는 것을 특징으로 한다.
이들 발명의 형태에 따르면, 검증에 앞서 핀 정보를 최신 상태로 갱신하도록 구성하였기 때문에, 최신의 수정 내용을 반영시킨 적절한 검증 결과를 얻을 수 있다.
또한, 본 발명의 다른 형태에서는, 상기한 발명의 형태에 있어서, 결합 체크 수단은 네트명이 아니라 논리 투과한 네트명이 다른 경우에 에러 표시를 행하는 것을 특징으로 한다.
또한, 본 발명의 다른 형태에서는, 상기한 발명의 형태에 있어서, 결합 체크 단계는 네트명이 아니라 논리 투과한 네트명이 다른 경우에 에러 표시를 행하는 것을 특징으로 한다.
이들 발명의 형태에 따르면, 네트명 대신에 논리 투과처의 네트명을 비교하도록 구성하였기 때문에, 논리 투과처의 네트명의 설정 미스도 검출할 수 있다.
또한, 본 발명의 다른 형태에서는, 상기한 발명의 형태에 있어서, 결합 체크 수단은 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 표시하는 것을 특징으로 한다.
또한, 본 발명의 다른 형태에서는, 상기한 발명의 형태에 있어서, 결합 체크 단계는 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 표시하는 것을 특징으로 한다.
이들 발명의 형태에 따르면, 신호의 할당이 잘못되어 있는 지점의 회로도를 표시하도록 구성하였기 때문에, 할당 오류를 상세하고도 용이하게 확인할 수 있다.
또한, 본 발명의 다른 형태에서는, 상기한 발명의 형태에 있어서, 결합 체크 수단은 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 편집하는 편집 화면을 표시하는 것을 특징으로 한다.
또한, 본 발명의 다른 형태에서는, 상기한 발명의 형태에 있어서, 결합 체크 단계는 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 편집하는 편집 화면을 표시하는 것을 특징으로 한다.
이들 발명의 형태에 따르면, 신호의 할당이 잘못되어 있는 지점의 회로도의 편집 화면을 표시하도록 구성하였기 때문에, 할당 오류를 용이하게 수정할 수 있다.
본 발명에 따르면, 접속되는 커넥터의 핀의 대응을 정의하면, 결합 체크 수단(단계)은 핀명을 비교하여 신호의 대응이 부적절한 저점을 자동적으로 검출하도록 구성하였기 때문에, 대응하는 커넥터 핀에 동일한 핀명이 설정되어 있지 않은 경우라도 커넥터 핀에의 신호 할당이 올바르다는 것을 효율적으로 검증할 수 있다고 하는 효과를 발휘한다.
이하에 첨부 도면을 참조하여 본 발명에 따른 결합 체크 지원 장치 및 결합 체크 지원 프로그램의 적합한 실시 형태를 상세히 설명한다.
<실시예>
우선, 본 실시예에 있어서 각종 설명에 이용하는 프린트 기판을 도 1에 도시한다. 도 1에 도시하는 프린트 기판(11)은 프린트 기판(12 및 13)을 접속하기 위한 백보드(Back Wired Board)이며, 커넥터 CN1과 커넥터 CN2를 구비하고 있다. 이들 커넥터는 모두 A1～A10이라는 10개의 핀을 가지며, D1～D10이라는 네트명이 주어진 신호선에 의해 동명의 핀 사이가 접속되어 있다.
프린트 기판(12)은 소정의 기능을 갖는 프린트 기판이며, 프린트 기판(11)의 커넥터 CN1과 접속하기 위한 커넥터 CN1을 구비한다. 이 커넥터는 A1～A5 및 B1～B5라는 10개의 핀을 갖고 있다.
핀 A1～A5는 저항 등의 부품을 통해 IC(12a)와 접속되어 있다. 그 신호 경로 중, 핀 A1～A5와 저항 등을 접속하는 부분에는 D1～D5라는 네트명이 주어지고, 저항 등과 IC(12a)를 접속하는 부분에는 A-DT1～A-DT5라는 네트명이 주어진다.
마찬가지로, 핀 B1～B5는 저항 등의 부품을 통해 IC(12b)와 접속되어 있다. 그 신호 경로 중, 핀 B1～B5와 저항 등을 접속하는 부분에는 D6～D10이라는 네트명이 주어지고, 저항 등과 IC(12b)를 접속하는 부분에는 B-DT1～B-DT5라는 네트명이 주어지고 있다.
프린트 기판(13)은 소정의 기능을 갖는 프린트 기판이며, 프린트 기판(11)의 커넥터 CN2와 접속하기 위한 커넥터 CN2를 구비한다. 이 커넥터는 A1～A5 및 B1～B5라는 10개의 핀을 갖고 있다.
핀 A1～A5는 저항 등의 부품을 통해 IC(13a)와 접속되어 있다. 그 신호 경로 중, 핀 A1～A5와 저항 등을 접속하는 부분에는 D1～D5라는 네트명이 주어지고, 저항 등과 IC(13a)를 접속하는 부분에는 A-DT1～A-DT5라는 네트명이 주어지고 있다.
마찬가지로, 핀 B1～B5는 저항 등의 부품을 통해 IC(13b)와 접속되어 있다. 그 신호 경로 중, 핀 B1～B5와 저항 등을 접속하는 부분에는 D6～D10이라는 네트명이 주어지고, 저항 등과 IC(13b)를 접속하는 부분에는 B-DT1～B-DT5라는 네트명이 주어지고 있다.
이어서, 본 실시예에 따른 설계 지원 시스템에 관해서 설명한다. 도 2는 본 실시예에 따른 설계 지원 시스템의 구성을 도시하는 도면이다. 도 2에 도시하는 설계 지원 시스템은 다른 프린트 기판과 접속되는 프린트 기판을 효율적으로 설계하기 위한 시스템이며, 도면 데이터 관리 서버(100)와, 부품 정보 관리 서버(200)와, 결합 체크 지원 장치(301～303)와, CAD 장치(401～403)를 LAN(Local Area Network) 등의 네트워크(20)로 접속하여 구성되어 있다.
도면 데이터 관리 서버(100)는 설계된 회로도 등의 도면 데이터를 일괄적으로 관리하는 서버 장치이며, 결합 체크 지원 장치(301～303)에 의해서 생성되는 결합 정의 데이터도 도면 데이터의 일부로서 기억한다. 부품 정보 관리 서버(200)는 회로도를 편집하기 위해서 필요한 각종 부품의 심볼이나 사양 정보 등을 일괄적으로 관리하는 서버 장치이다.
결합 체크 지원 장치(301～303)는 접속되는 프린트 기판 사이에서 커넥터 핀에 올바르게 신호가 할당되고 있음을 효율적으로 확실하게 검증하는 것을 지원하는 장치이며, CAD 장치(401～403)는 프린트 기판 등을 전자적으로 편집하기 위한 편집 장치이다.
한편, 도 2에 도시한 설계 지원 시스템은 일례이며, 본 발명의 요지를 일탈하지 않는 범위에서 적절하게 구성을 변경할 수 있다. 예컨대, 도면 데이터 관리 서버(100)와 부품 정보 관리 서버(200)를 일체의 장치로 하여 구성하더라도 좋고, 결합 체크 지원 장치(301)와 CAD 장치(401)를 일체의 장치로 하여 구성하더라도 좋다.
이어서, 도 2에 도시한 결합 체크 지원 장치(301～303)에 대해서 설명한다. 결합 체크 지원 장치(301～303)는 모두 같은 구성과 기능을 갖기 때문에, 결합 체크 지원 장치(301)를 예로 들어 설명을 진행시키기로 한다.
도 3은 결합 체크 지원 장치(301)의 구성을 도시하는 기능 블록도이다. 도 3에 도시한 바와 같이, 결합 체크 지원 장치(301)는 표시부(310)와, 입력부(320)와, 네트워크 인터페이스부(330)와, 제어부(340)와, 기억부(350)를 구비한다.
표시부(310)는 각종 정보를 표시하는 표시부이며, 액정 표시 장치 등으로 이루어진다. 입력부(320)는 이용자가 각종 지시 등을 입력하는 입력부이며, 키보드나 마우스 등으로 이루어진다. 네트워크 인터페이스부(330)는 네트워크(20)를 통해 다른 장치와 정보를 교환하기 위한 인터페이스부이다.
제어부(340)는 결합 체크 지원 장치(301)를 전체적으로 제어하는 제어부이며, 도면 데이터 취득부(341)와, 커넥터 정보 표시부(342)와, 핀 정보 소트부(343)와, 결합 정의부(344)와, 결합 체크부(345)와, 도면 데이터 갱신부(346)와, 결합 데이터 입출력부(347)를 갖는다.
도면 데이터 취득부(341)는 도면 데이터 관리 서버(100)나 CAD 장치(401～403)로부터 지정된 도면 데이터를 취득하는 처리부이다. 커넥터 정보 표시부(342)는 도면 데이터 취득부(341)에 의해서 취득된 도면 데이터에 포함되는 커넥터의 정보를 표시부(310)에 표시하는 처리부이며, 핀 정보 소트부(343)는 커넥터 정보 표시부(342)에 의해서 표시된 핀의 정보를 소정의 순서로 소트하는 처리부이고, 결합 정의부(344)는 접속되는 핀의 대응을 정의하는 처리부이다.
커넥터 정보 표시부(342), 핀 정보 소트부(343) 및 결합 정의부(344)가 행하 는 처리에 관해서 구체적인 예를 나타내면서 상세하게 설명한다. 도 4는 커넥터 정보 표시부(342)가 표시부(310)에 표시하는 결합 체크 화면의 일례이다. 이 예는 결합 체크 지원 장치(301)의 이용자가 도 1에 도시한 프린트 기판(11)에 상당하는 도면 데이터를 레벨 1의 프린트 기판으로서 읽어 들이게 한 후의 결합 체크 화면의 상태를 나타내고 있다.
도면 데이터 취득부(341)는 이용자의 지시에 따라서 도면 데이터 관리 서버(100)로부터 도면 데이터를 취득하여, 커넥터에 관한 정보만을 추출하여 기억부(350)의 도면 데이터 기억부(351)에 기억시킨다. 그리고, 커넥터 정보 표시부(342)는 도면 데이터 취득부(341)에 의해서 취득된 커넥터에 관한 정보를 결합 체크 화면에 표시한다. 도 4의 예는 BWB라는 고유명의 레벨 1의 프린트 기판이 커넥터 CN1과, 커넥터 CN2를 구비하는 것을 나타내고 있다.
한편, 도 4에 있어서, 핀명은 단순히 「+」라고 표시되어 있는데, 이것은 핀의 정보를 전부 표시함으로써 화면이 번잡하게 되는 것을 피하기 위해서이다. 이용자가 마우스 등을 조작하여 이 「+」 부분을 선택하는 경우, 커넥터 정보 표시부(342)는 「+」란의 아래에 행을 추가하여, 커넥터에 포함되는 핀의 정보를 일람 표시하게 한다.
이용자가 입력부(320)를 조작하여, 도 1에 도시한 프린트 기판(12 및 13)에 상당하는 도면 데이터를 레벨 2의 프린트 기판으로서 읽어 들이도록 지시하면, 도면 데이터 취득부(341)는 이들 프린트 기판의 도면 데이터를 취득하여 커넥터에 관한 정보만을 추출하고, 커넥터 정보 표시부(342)는 추출된 커넥터에 관한 정보를 취득하여, 결합 체크 화면을 도 5와 같이 갱신한다.
도 5의 예는 BWB라는 고유명의 레벨 1의 프린트 기판이 2개의 커넥터를 구비하고 있는 데에 더하여, PCB1이라는 고유명의 레벨 2의 프린트 기판이 커넥터 CN1을 구비하고, PCB2라는 고유명의 레벨 2의 프린트 기판이 커넥터 CN2를 구비하고 있음을 나타내고 있다.
이 예와 같이, 이용자가 접속되는 프린트 기판의 정보를 다른 레벨을 지정하여 읽어 들이게 하면, 커넥터 정보 표시부(342)는 프린트 기판에 포함되는 각 커넥터의 정보를 지정된 레벨의 열의 다른 행에 표시하게 한다.
여기서, 프린트 기판 BWB의 커넥터 CN1과, 프린트 기판 PCB1의 커넥터 CN1의 신호의 할당을 검증하는 경우, 이용자는 결합 체크 화면상에서 이들 커넥터의 란을 선택하여 결합 정의 버튼을 누른다. 그렇게 하면, 커넥터 정보 표시부(342)는 선택된 커넥터의 핀 정보의 일람을 결합 정의 화면에 표시하게 한다.
결합 정의 화면의 일례를 도 6에 도시한다. 도 6에 도시한 바와 같이, 결합 정의 화면에는 선택된 커넥터에 포함되는 핀의 핀명과 네트명이 일람 표시된다. 그리고, 이 결합 정의 화면에 있어서, 이용자는 일람 표시된 2개의 커넥터의 핀 정보의 리스트를 비교하여, 각 핀에 할당되어 있는 신호가 올바르다는 것을 확인해 나간다.
구체적으로는, 이용자는 핀명에 기초하여 2개의 커넥터에 포함되는 핀의 대응을 파악하고, 대응하는 핀의 네트명에 기초하여 핀에 할당되어 있는 신호가 올바르다는 것을 확인한다. 그리고, 신호의 할당이 올바르다는 것을 확인하면, 이용자 는 결합 정의 화면에 있어서 대응하는 핀의 조합을 선택하여, 대응시키기 버튼을 누른다.
대응시키기 버튼이 눌리면, 결합 정의부(344)가 선택된 핀의 대응을 기억부(350)의 결합 데이터 기억부(352)에 기억시킨다. 그리고, 커넥터 정보 표시부(342)가 선택된 핀의 핀명의 선두에 「*」를 부가하여, 이들 핀의 정보를 동일한 행에 나란히 표시하게 한다.
이렇게 해서, 대응이 정의된 핀은 핀명의 선두에 「*」가 부가되어, 대응하는 핀과 동일한 행에 표시되어 나간다. 도 6의 예에서는, 프린트 기판 BWB의 핀 A1과, 프린트 기판 PCB1의 핀 A1이 대응하여 정확하게 신호가 할당되고 있으며, 프린트 기판 BWB의 핀 A2와, 프린트 기판 PCB1의 핀 A2가 대응하여 정확하게 신호가 할당되어 있다는 취지가 정의되어 있다.
이와 같이, 결합 정의 화면은 커넥터의 핀 정보를 나란히 하여 표시하여, 이용자가 핀의 대응을 확인하여 신호의 할당이 올바르다는 것을 검증하도록 구성되어 있기 때문에, 대응하는 핀의 핀명이 다른 경우라도, 효율적으로 신호의 할당이 올바르다는 것을 검증할 수 있다. 한편, 대응이 정의된 핀의 선두에 「*」를 부가하는 대신에, 외관선이나 문자의 색을 변경하여 미정의의 핀과 구별할 수 있도록 하더라도 좋다.
그런데, 커넥터 정보 표시부(342)는 디폴트라면 도면 데이터에 저장되어 있었던 순서로 핀 정보를 결합 정의 화면에 표시한다. 도 6의 예에서는, 프린트 기판 BWB의 핀 정보와 프린트 기판 PCB1의 핀 정보가 적절한 순서로 저장되어 있기 때문 에, 대응하는 핀의 정보가 동일한 행에 표시되어, 이용자는 용이하게 핀 정보를 비교할 수 있다.
그러나, 도면 데이터에 따라서는 반드시 핀 정보가 바람직한 순서로 저장되어 있는 것은 아니다. 그 때문에, 핀 정보 소트부(343)는 핀명의 표제 부분이 선택되면, 미리 이용자가 설정한 소트 방식으로 핀 정보를 소트한다.
핀 정보 소트부(343)가 핀 정보를 소트하는 방식에는, 도면 데이터에 저장되어 있던 순서로 소트하는 방식과, 핀명 전체를 문자열로서 소트하는 방식과, 핀명을 문자부와 숫자부로 분할하여 문자부 우선으로 소트하는 방식과, 핀명을 문자부와 숫자부로 분할하여 숫자부 우선으로 소트하는 방식이 있다. 도면 데이터에 저장되어 있었던 순서로 소트하는 방식 이외의 각 방식에 관해서 구체적인 예를 들어 설명한다.
예컨대, 프린트 기판 BWB의 커넥터 CN1의 핀명이 도 7의 커넥터(31)와 같이 숫자부가 0으로 메워져 설정되고, 프린트 기판 PCB1의 커넥터 CN1의 핀명이 도 7의 커넥터(41)와 같이 숫자부가 1 자릿수가 되도록 설정되어 있었다고 하자. 이 경우, 도 8에 도시한 바와 같이, 핀명 전체를 문자열로서 소트하는 방식으로 핀 정보를 소트함으로써, 대응하는 핀이 동일한 열에 표시된다.
핀명 전체를 문자열로 하여 소트하는 방식에서는, 핀명은 단순히 ASCII 코드순으로 소트된다. 이 방식은 핀명의 숫자부가 동일한 자릿수로 통일되어 있는 경우에 유효하다.
또한, 프린트 기판 BWB의 커넥터 CN1의 핀명이 도 9의 커넥터(32)와 같이 숫 자부가 0으로 메워지지 않고서 설정되고, 프린트 기판 PCB1의 커넥터 CN1의 핀명이 도 7의 커넥터(41)와 같이 설정되어 있었다고 하자. 이 경우, 도 10에 도시한 바와 같이, 핀명 전체를 문자열로서 소트하는 방식으로 핀 정보를 소트하면, 대응하는 핀이 틀어져 표시되어 버린다.
이 경우, 도 11에 도시한 바와 같이, 핀명을 문자부와 숫자부로 분할하여 문자부 우선으로 소트하는 방식으로 핀명을 소트함으로써, 대응하는 핀이 동일한 열에 표시된다. 문자부 우선으로 소트하는 방식에서는, 핀명의 숫자부가 숫자순으로 소트된 후에, 핀명의 문자부가 ASCII 코드순으로 소트된다.
또한, 프린트 기판 BWB의 커넥터 CN1의 핀명이 도 12의 커넥터(33)와 같이 커넥터(41)와 다른 순서로 핀명이 설정되어 있었다고 하자. 이 경우, 도 13에 도시한 바와 같이, 핀명을 문자부와 숫자부로 분할하여 문자부 우선으로 소트하는 방식으로 핀 정보를 소트하면, 대응하는 핀이 틀어져 표시되어 버린다.
이 경우, 도 14에 도시한 바와 같이, 핀명을 문자부와 숫자부로 분할하여 숫자부 우선으로 소트하는 방식으로 핀명을 소트함으로써, 대응하는 핀이 동일한 열에 표시된다. 숫자부 우선으로 소트하는 방식에서는, 핀명의 문자부가 ASCII 코드순으로 소트된 후에, 핀명의 숫자부가 숫자순으로 소트된다.
또한, 결합 정의 화면은 도 15에 도시한 바와 같이, 네트명의 표제 부분이 선택되면, 핀 정보 소트부(343)가 네트명으로 핀 정보를 소트하도록 구성되어 있다. 또한, 결합 정의 화면은 도 16에 도시한 바와 같이, 네트명의 부분에 논리 투과 네트명을 표시하여, 네트명의 표제 부분이 선택되면, 핀 정보 소트부(343)가 논 리 투과 네트명으로 핀 정보를 소트할 수 있도록 구성되어 있다.
이와 같이, 결합 정의 화면은 커넥터의 핀 정보를 소정의 방식으로 소트하여, 대응하는 핀이 동일한 행에 표시될 수 있도록 구성되어 있기 때문에, 이용자가 효율적으로 신호의 할당이 올바르다는 것을 검증할 수 있다.
한편, 소트 방식을 이용자가 선택하는 대신에, 최적의 결과를 얻을 수 있는 소트 방식을 핀 정보 소트부(343)가 자동적으로 선택하도록 구성하더라도 좋다. 이 경우, 핀 정보 소트부(343)가 모든 방식으로 소트를 시도하여, 네트명이 가장 많이 대응하는 방식을 선택하면 된다.
결합 정의 화면에 있어서, 핀에 할당되어 있는 신호가 올바르다는 것을 확인하여, 모든 핀의 대응을 정의한 후에 OK 버튼을 누르면, 도 17에 도시한 바와 같이, 결합 체크 화면에 있어서, 대응시키기를 행한 커넥터가 동일한 행에 표시되게 된다.
도 3의 설명으로 되돌아가서 설명하면, 결합 체크부(345)는 결합 정의부(344)에 의해서 대응이 정의된 핀의 네트명이 올바른지의 여부를 체크하는 처리부이다. 도면 데이터 갱신부(346)는 결합 체크부(345)에 의한 체크에 앞서서, 도면 데이터를 최신의 데이터로 갱신하여, 핀에 설정되어 있는 네트명을 최신의 값으로 갱신하는 처리부이다.
구체적으로는, 도 18에 도시한 바와 같이, 결합 체크 화면에 있어서 결합 체크 버튼이 눌리면, 결합 체크부(345)가 대응시키기가 되어 있는 핀 정보를 순차 체크해 나가, 네트명이 일치하지 않는 조합이 있으면, 그 조합을 포함하는 커넥터의 핀 정보를 전개 표시하여, 네트명이 다른 조합을 굵은 테두리로 둘러싸거나 색을 바꾸거나 하여 명시한다.
결합 체크부(345)는 이용자가 미리 해 놓은 설정에 따라서, 네트명 대신에 혹은 네트명에 더하여, 대응시키기가 이루어져 있는 핀의 논리 투과 네트명이 일치하는지 여부를 확인하여, 논리 투과 네트명이 다른 핀의 조합을 굵은 테두리로 둘러싸거나 색을 바꾸거나 하여 명시할 수도 있다.
또한, 결합 체크부(345)에 의한 체크에 앞서서 도면 데이터를 최신화해야 한다는 취지의 설정이 이용자에 의해서 되어 있었던 경우에는, 도면 데이터 갱신부(346)가 도면 데이터 관리 서버(100) 혹은 CAD 장치(401～403)로부터 최신의 도면 데이터를 취득하여, 핀명과 쌍으로 유지되어 있는 네트명을 갱신한다.
도 19는 결합 체크 처리의 처리 순서를 도시하는 흐름도이다. 한편, 도 19에 도시한 처리 순서는 체크에 앞서서 도면 데이터를 최신화해야 한다는 취지의 설정이 이루어져 있는 경우의 것이다.
도 19에 도시한 바와 같이, 결합 체크 버튼이 눌리면, 도면 데이터 갱신부(346)가 최신의 도면 데이터를 취득하여(단계 S101), 핀의 대응을 나타내는 결합 데이터의 네트명과 논리 투과 네트명을 갱신한다(단계 S102).
이어서, 결합 체크부(345)가 결합 데이터로부터 대응이 정의되어 있는 핀의 조합을 하나 취득한다(단계 S103). 여기서, 결합 데이터로부터 모든 핀의 조합을 다 취득하면(단계 S104 긍정), 처리를 종료한다.
한편, 결합 데이터로부터 핀의 조합을 취득한 경우는(단계 S104 부정), 핀의 네트명을 비교하여, 동일하면(단계 S105 긍정), 그대로 단계 S103으로 되돌아가 다음 핀의 조합의 취득을 시도한다. 핀의 네트명이 동일하지 않으면(단계 S105 부정), 네트명이 다름을 나타내는 에러 표시를 한 후, 단계 S103으로 되돌아가 다음 핀의 조합의 취득을 시도한다.
이와 같이, 네트명의 일치/불일치를 일괄적으로 체크함으로써, 접속되는 프린트 기판에 정확하게 네트명이 설정되어 있음을 확인하여, 도면 데이터의 품질을 높일 수 있다. 또한, 체크에 앞서서, 네트명을 최신화함으로써, 잘못하여 변경된 네트명을 발견하거나, 잘못하여 변경된 네트명이 올바르게 수정되었음을 확인하거나 할 수 있다.
한편, 상기한 설명에서는, 체크의 결과, 네트명이나 논리 투과처 네트명이 일치하지 않는 핀의 조합을 결합 체크 화면상에서 강조 표시하는 것으로서 설명했지만, 네트명이나 논리 투과처 네트명이 일치하지 않는 핀의 조합의 일람을 전자 파일이나 장표에 출력하는 것으로 하더라도 좋다.
또한, 결합 체크 지원 장치(301)와 CAD 장치(401)가 일체의 장치로서 구성되어 있는 경우는, 네트명이나 논리 투과처 네트명이 일치하지 않는 핀 부분의 회로도를 표시하여 이용자에게 상이한 내용을 확인하게 함으로써, 네트명이나 논리 투과처 네트명이 일치하지 않는 핀 부분의 회로도를 편집하기 위한 화면을 자동적으로 표시하여, 이용자에게 네트명이나 논리 투과처 네트명을 정확히 수정하게 하도록 하더라도 좋다.
결합 데이터 입출력부(347)는 결합 데이터, 즉, 핀의 대응시키기를 나타내는 데이터를 네트워크(20)를 통해 다른 장치와 주고받는 처리부이다. 또한, 결합 데이터 입출력부(347)는 핀의 대응시키기를 나타내는 데이터를 결합 정의 파일로서 전자 파일에 출력한다.
도 20은 결합 정의 파일의 일례를 나타내는 도면이다. 도 20에 있어서, 「#」로 시작되는 행은 코멘트행이다. 그리고, 「@UNIT」를 선두로 하는 블록은 도면과 거기에 기재된 프린트 기판에 관한 정보가 저장되는 블록이다.
또한, 「@CONNECT」을 선두로 하는 블록은 대응시키기가 완료되어 있는 핀의 정보가 저장되는 블록이며, 「@UNCONNECT」를 선두로 하는 블록은 대응시키기가 완료되어 있지 않은 핀의 정보가 저장되는 블록이다. 「@CONNECT」를 선두로 하는 블록에는, 도면 데이터를 읽어낼 때에 지정된 레벨의 값이 작은 쪽의 핀의 정보가 부모(親)으로서, 레벨의 값이 큰 쪽의 핀의 정보가 자식(子)으로서 저장된다.
한편, 도 20의 예에서는, 프린트 기판 BWB의 커넥터 CN1과 프린트 기판 PCB1의 커넥터 CN1의 핀의 대응밖에 결합 정의 파일에 저장되어 있지 않지만, 결합 정의 화면에 있어서, 프린트 기판 BWB의 커넥터 CN2와 프린트 기판 PCB2의 커넥터 CN2의 핀의 대응이 정의된 후에 이들 커넥터의 핀의 대응도 저장된다. 그리고, 그 결합 정의 파일을 참조함으로써, 프린트 기판 BWB를 통해 프린트 기판 PCB1의 커넥터 CN1의 핀과, 프린트 기판 PCB2의 커넥터 CN2의 핀이 어떠한 대응으로 접속되어 있는지를 알 수 있게 된다.
도 3으로 되돌아가서 설명하면, 기억부(350)는 각종 정보를 기억하는 기억부이며, 도면 데이터 기억부(351)와 결합 데이터 기억부(352)를 갖는다. 도면 데이터 기억부(351)는 도면 데이터 취득부(341)에 의해서 취득된 데이터 중, 커넥터에 관한 정보가 기억되는 기억부이다. 결합 데이터 기억부(352)는 결합 정의부(344)에 의해서 정의된 핀의 대응에 관한 정보가 기억되는 기억부이다.
도 21은 도면 데이터의 데이터 구성의 일례를 도시하는 도면이다. 도 21에 도시한 바와 같이, 도면 데이터 기억부(351)에 기억되는 도면 데이터는 커넥터가 포함되는 도면과 프린트 기판을 나타내는 도면 정보(351a)와, 커넥터의 부품명이나 커넥터의 정보를 부품 정보 관리 서버(200)로부터 취득하기 위한 라이브러리 액세스 키 등을 유지하는 커넥터 정보(351b)와, 커넥터에 포함되는 핀의 정보를 유지하는 핀 정보(351c)로 구성된다.
도 22는 결합 데이터의 데이터 구성의 일례를 도시하는 도면이다. 도 22에 도시한 바와 같이, 결합 데이터 기억부(352)에 기억되는 결합 데이터는 커넥터의 대응을 나타내는 커넥터 대응 정보(352a)와, 핀의 대응을 나타내는 핀 대응 정보(352b)로 구성된다.
이어서, 도 2에 도시한 CAD 장치(401～403)에 관해서 설명한다. CAD 장치(401～403)는 모두 같은 구성과 기능을 갖기 때문에, CAD 장치(401)를 예로 들어 설명을 진행시키기로 한다.
도 23은 CAD 장치(401)의 구성을 도시하는 기능 블록도이다. 도 23에 도시한 바와 같이, CAD 장치(401)는 표시부(410)와, 입력부(420)와, 네트워크 인터페이스부(430)와, 제어부(440)와, 기억부(450)를 구비한다.
표시부(410)는 각종 정보를 표시하는 표시부이며, 액정 표시 장치 등으로 이 루어진다. 입력부(420)는 이용자가 각종 지시 등을 입력하는 입력부이며, 키보드나 마우스 등으로 이루어진다. 네트워크 인터페이스부(430)는 네트워크(20)를 통해 다른 장치와 정보를 교환하기 위한 인터페이스부이다.
제어부(440)는 CAD 장치(401)를 전체적으로 제어는 제어부이며 도면 편집부(441)와, 결합 데이터 취득부(442)와, 부품 정보 취득부(443)와, 배치 조건 취득부(444)와, 회로도 생성/갱신부(445)와, 결합처 속성 표시부(446)와, 결합처 회로 표시부(447)를 갖는다.
도면 편집부(441)는 도면의 편집을 행하기 위한 처리부이며, 일반적인 CAD 장치가 구비하는 것과 같은 식의 것이다. 결합 데이터 취득부(442)는 결합 체크 지원 장치(301～303)에 의해서 생성된 결합 데이터를 취득하는 처리부이며, 부품 정보 취득부(443)는 부품 정보 관리 서버(200)로부터 부품의 심볼 등을 취득하는 처리부이다.
배치 조건 취득부(444)는 결합 데이터에 기초하여 프린트 기판의 회로도를 생성하기 위한 배치 조건 등을 취득하는 처리부이며, 회로도 생성/갱신부(445)는 결합 데이터에 기초하여 프린트 기판의 회로도를 생성하거나 혹은 갱신하는 처리부이다. 결합처 속성 표시부(446)는 도면의 편집 화면에 있어서, 대응처의 핀의 속성 정보를 표시하는 처리부이며, 결합처 회로 표시부(447)는 대응처의 핀의 편집 화면을 표시하는 처리부이다.
결합 데이터 취득부(442), 부품 정보 취득부(443), 배치 조건 취득부(444) 및 회로도 생성/갱신부(445)는 결합 데이터에 기초한 프린트 기판의 회로도의 생성 /갱신을 실현한다.
결합 데이터에 기초하여 생성되는 회로도의 일례를 도 24에 도시한다. 도 24에 도시한 바와 같이, 생성되는 회로도에는 핀의 대응이 정의된 커넥터에 대응하는 심볼(51)이 배치되고, 부품명이 부가된다. 또한, 각 핀으로부터 네트명이 부가된 신호선이 인출되며, 그 앞에 신호 결합자(52)가 마련된다.
결합 데이터에 기초한 프린트 기판의 회로도의 생성/갱신의 실행을 요구하면, 우선, 배치 조건 취득부(444)가 회로도 생성/갱신 화면을 표시부(410)에 표시하여, 이용자에게 필요한 정보의 입력을 요구한다.
도 25는 회로도 생성/갱신 화면의 화면 예를 도시하는 도면이다. 도 25에 도시한 바와 같이, 회로도 생성/갱신 화면에는 결합 정의 파일을 지정하는 영역과, 생성되는 부품의 형상과 위치를 지정하는 영역과, 부품의 출력 순서를 지정하는 영역과, 부품의 배치 조건을 지정하는 영역이 존재한다.
부품의 배치 조건으로서 「순차 배치」가 지정되면, 도 26에 도시한 바와 같이, 간극이 생기지 않도록 커넥터의 심볼이 배치된다. 또한, 부품의 배치 조건으로서 「동일 부품만 1열로 배치」가 지정되면, 도 27에 도시한 바와 같이, 동일한 커넥터를 구성하는 심볼만이 동일한 열에 배치된다.
다수의 핀을 갖는 커넥터는 복수의 심볼로 분할되어 부품 정보 관리 서버(200)에 등록되는 경우가 있다. 예컨대, 도 26 및 27에 도시한 심볼 CN1-1～CN1-3은 하나의 커넥터가 3개로 분할된 것이다. 회로도 상에 복수의 커넥터의 심볼이 있는 경우, 어떤 심볼이 동일한 커넥터를 표시하고 있는지를 판별하는 것이 어려운 경우가 있지만, 도 27와 같이, 동일한 커넥터를 구성하는 심볼만을 동일한 열에 배치함으로써, 이 판별이 용이하게 된다.
회로도 생성/갱신 화면에 있어서 필요한 정보가 입력된 후의 처리 순서를 도 28에 도시한다. 우선, 회로도 생성/갱신 화면에 있어서 지정된 결합 정의 파일을 결합 데이터 취득부(442)가 취득하여 판독한다(단계 S201). 그리고, 회로도 생성/갱신부(445)가 판독된 결합 정의 파일로부터 부모 측의 커넥터를 하나 선택한다(단계 S202).
여기서, 부모 측의 커넥터를 전부 선택 종료했다면(단계 S203 긍정), 회로도 생성/갱신부(445)는 처리를 종료한다. 미선택의 부모 측의 커넥터를 선택할 수 있었던 경우는(단계 S203 부정), 그 커넥터가 회로도에 배치되어 있지 않으면(단계 S204 부정), 회로도 생성/갱신부(445)는 부품 정보 취득부(443)에 지시하여, 라이브러리 액세스 키를 키로 하여 부품 정보 관리 서버(200)로부터 심볼을 취득하게 한다(단계 S205).
그리고, 지정된 조건에 따라서, 취득된 심볼을 회로도의 소정 위치에 배치하여(단계 S206), 그 심볼에 신호선을 추가한 후(단계 S207), 부품명과 네트명도 추가한다(단계 S208). 한편, 선택한 커넥터가 이미 회로도에 배치되어 있는 경우는(단계 S204 긍정), 결합 정의 파일의 내용과 일치하도록 회로도 상의 네트명을 갱신한다(단계 S209).
이렇게 해서, 선택한 커넥터를 처리한 후, 회로도 생성/갱신부(445)는 단계 S202로 되돌아가, 다음의 미선택 커넥터의 선택을 시도한다. 한편, 이 설명에서는, 결합 정의 파일의 부모 측의 커넥터의 회로도를 생성하는 예를 나타냈지만, 자식 측의 커넥터의 회로도를 생성하는 것도 가능하다.
도 23으로 되돌아가 설명하면, 결합처 속성 표시부(446)는 도면 데이터의 편집 중에 커넥터의 핀이 선택되어 소정의 조작이 이루어진 경우에, 그 핀과 접속되는 상대방의 프린트 기판의 핀의 정보를 표시부(410)에 표시하게 하는 처리부이다. 그리고, 결합처 회로 표시부(447)는 도면 데이터의 편집 중에 커넥터의 핀이 선택되어 소정의 조작이 이루어진 경우에, 그 핀과 접속되는 상대방의 프린트 기판의 핀 부분의 도면 데이터를 표시부(410)에 표시하게 하는 처리부이다.
예컨대, 프린트 기판(12)의 도면 데이터의 편집 중에, 핀 A3이 선택된 상태에서, 마우스의 우측 버튼이 눌리는 등의 조작이 이루어진 경우, CAD 장치(401)는 도 29에 도시한 바와 같은 처리 선택 메뉴(61)를 표시하게 한다.
그리고, 이 처리 선택 메뉴(61)에서 「결합처 속성 표시」가 선택된 경우, 결합처 속성 표시부(446)는 도 30에 도시한 바와 같이, 프린트 기판(11)의 커넥터 CN1의 핀 A3의 정보를 나타내는 팝업 원도우(62)를 표시한다. 팝업 윈도우(62)에 표시되는 정보에는 적어도 핀 A3의 핀명과 네트명이 포함된다. 이 핀명이나 네트명은 프린트 기판(11)을 포함하는 도면 데이터로부터 취득하는 것이 바람직하다.
이와 같이, 접속 상대의 프린트 기판의 대응하는 핀의 정보를 표시함으로써, 이용자는 핀에의 신호 할당이 올바르다는 것을 용이하게 확인하면서 편집 작업을 진행시킬 수 있다.
또한, 처리 선택 메뉴(61)에 있어서 「결합처 회로 표시」가 선택된 경우, 결합처 회로 표시부(447)는 접속 상대의 프린트 기판(11)의 회로도의 편집 화면을 열어, 커넥터 CN1의 핀 A3의 부분을 줌 표시하게 한다.
또한, 처리 선택 메뉴(61)에 있어서, 「결합처 회로 표시(BWB 투과)」가 선택된 경우, 결합처 회로 표시부(447)는 BWB인 프린트 기판(11)을 경유하여 접속되는 프린트 기판(13)의 회로도의 편집 화면을 열어, 커넥터 CN2의 핀 A3의 부분을 줌 표시하게 한다.
이와 같이, 접속 상대의 프린트 기판이나 BWB를 경유하여 접속되는 프린트 기판의 대응하는 핀의 부분의 편집 화면을 표시함으로써, 이용자는 핀에의 신호 할당 등을 용이하게 변경할 수 있다.
도 31은 처리 선택 메뉴(61) 표시 후의 처리 순서를 도시하는 흐름도이다. 도 31에 도시한 바와 같이, 처리 선택 메뉴(61)가 표시된 후(단계 S301), 「결합처 속성 표시」가 선택된 경우(단계 S302 긍정), 결합처 속성 표시부(446)는 접속 상대의 프린트 기판의 대응하는 핀의 정보를 취득하여(단계 S303), 이것을 표시한다(단계 S304).
또한, 처리 선택 메뉴(61)에 있어서 「결합처 회로 표시」가 선택된 경우(단계 S302 부정, 단계 S305 긍정), 결합처 회로 표시부(447)는 접속 상대의 프린트 기판의 정보를 취득하고(단계 S306), 「결합처 회로 표시(BWB 투과)」가 선택된 경우는(단계 S302 부정, 단계 S305 부정), BWB를 경유하여 접속되는 프린트 기판의 정보를 취득한다(단계 S307).
이렇게 해서, 프린트 기판의 정보를 취득한 후, 결합처 회로 표시부(447)는 정보를 취득한 프린트 기판의 회로도의 편집 화면이 표시되어 있지 않으면(단계 S308 부정), 회로도의 편집 화면을 표시하게 한다(단계 S309). 그리고, 표시되어 있는 편집 화면에 있어서, 선택된 핀과 대응하는 핀의 부분을 줌 표시하게 한다(단계 S310).
한편, 결합처 속성 표시부(446)나 결합처 회로 표시부(447)가 상기한 기능을 실현하도록, 편집중에 프린트 기판과 접속되는 기판의 속성 정보를 결합 데이터 취득부(442)가 미리 읽어 들여, 기억부(450)의 결합 데이터 기억부(452)에 저장해 둘 필요가 있다. 이 속성 정보를 읽어 들이는 것은 프린트 기판의 편집을 시작할 때에 결합 데이터 취득부(442)가 자동적으로 행하는 것으로 하여도 좋고, 이용자가 결합 데이터 취득부(442)에 지시하여 행하게 하는 것으로 하여도 좋다.
도 23으로 되돌아가 설명하면, 기억부(450)는 각종 정보를 기억하는 기억부이며, 도면 데이터 기억부(451)와 결합 데이터 기억부(452)를 갖는다. 도면 데이터 기억부(451)는 편집 대상의 프린트 기판 등의 도면 데이터를 기억하는 기억부이며, 결합 데이터 기억부(452)는 결합 체크 지원 장치(301～303)에 있어서 정의된, 핀의 대응을 나타내는 정보를 기억하는 기억부이다.
이상 설명한 것과 같이, 본 실시예에 따른 결합 체크 지원 장치(301～303) 및 CAD 장치(401～403)는 다른 프린트 기판과 접속되는 프린트 기판을 효율적으로 설계하기 위한 각종 기능을 갖춘다.
한편, 도 3에 도시한 결합 체크 지원 장치(301) 및 도 23에 도시한 CAD 장치(401)의 구성은 본 발명의 요지를 일탈하지 않는 범위에서 여러 가지로 변경할 수 있다. 예컨대, 결합 체크 지원 장치(301)의 제어부(340)의 기능을 소프트웨어로서 실장하여 이것을 컴퓨터로 실행함으로써, 결합 체크 지원 장치(301)와 동등한 기능을 실현할 수도 있다. 마찬가지로, CAD 장치(401)의 제어부(440)의 기능을 소프트웨어로서 실장하여 이것을 컴퓨터로 실행함으로써 CAD 장치(401)와 동등한 기능을 실현할 수도 있다.
또한, 결합 체크 지원 장치(301)의 제어부(340)의 기능과 CAD 장치(401)의 제어부(440)의 기능을 아울러 지닌 소프트웨어를 실현하여 이것을 컴퓨터로 실행함으로써, 결합 체크 지원 장치(301)와 CAD 장치(401)의 쌍방의 기능을 실현할 수 있다.
이하에, 제어부(340)의 기능을 소프트웨어로서 실장한 결합 체크 지원 프로그램(1071)을 실행하는 컴퓨터의 일례를 도시한다. 제어부(440)의 기능을 실장한 CAD 프로그램도 같은 구성의 컴퓨터에 의해서 실행된다.
도 32는 결합 체크 지원 프로그램(1071)을 실행하는 컴퓨터(1000)를 도시하는 기능 블록도이다. 이 컴퓨터(1000)는 각종 연산 처리를 실행하는 CPU(Central Processing Unit)(1010)와, 사용자로부터의 데이터 입력을 접수하는 입력 장치(1020)와, 각종 정보를 표시하는 표시 장치(1030)와, 기록 매체로부터 프로그램 등을 판독하는 매체 판독 장치(1040)와, 네트워크를 통해 다른 컴퓨터와의 사이에서 데이터를 주고받는 네트워크 인터페이스 장치(1050)와, 각종 정보를 일시 기억하는 RAM(Random Access Memory)(1060)과, 하드디스크 장치(1070)를 버스(1080)로 접속하여 구성된다.
그리고, 하드디스크 장치(1070)에는 도 3에 도시한 제어부(340)와 같은 기능을 갖는 결합 체크 지원 프로그램(1071)과 도 3에 도시한 기억부(350)에 기억되는 각종 데이터에 대응하는 결합 체크 지원용 데이터(1072)가 기억된다. 한편, 결합 체크 지원용 데이터(1072)를 적절하게 분산시켜, 네트워크를 통해 접속된 다른 컴퓨터에 기억시켜 둘 수도 있다.
그리고, CPU(1010)가 결합 체크 지원 프로그램(1071)을 하드디스크 장치(1070)로부터 읽어내어 RAM(1060)에 전개함으로써, 결합 체크 지원 프로그램(1071)은 결합 체크 지원 프로세스(1061)로서 기능하게 된다. 그리고, 결합 체크 지원 프로세스(1061)는 결합 체크 지원용 데이터(1072)로부터 읽어낸 정보 등을 적절하게 RAM(1060) 상의 자신에게 할당된 영역에 전개하여, 이 전개한 데이터 등에 기초하여 각종 데이터 처리를 실행한다.
한편, 상기한 결합 체크 지원 프로그램(1071)은 반드시 하드디스크 장치(1070)에 저장되어 있을 필요는 없으며, CD-ROM 등의 기억 매체에 기억된 이 프로그램을 컴퓨터(1000)가 읽어내어 실행하도록 하더라도 좋다. 또한, 공중회선, 인터넷, LAN(Local Area Network), WAN(Wide Area Network) 등을 통해 컴퓨터(1000)에 접속되는 다른 컴퓨터(또는 서버) 등에 이 프로그램을 기억시켜 두고서, 컴퓨터(1000)가 이들로부터 프로그램을 읽어내어 실행하도록 하더라도 좋다.
(부기 1) 제1 커넥터의 핀에 할당되어 있는 신호와, 상기 제1 커넥터와 접속되는 제2 커넥터의 핀에 할당되어 있는 신호의 대응이 올바르다는 것을 확인하는 작업을 지원하는 결합 체크 지원 장치로서,
커넥터의 각 핀의 핀명과 네트명의 대응을 나타내는 핀 정보를 포함하는 도면 데이터를 취득하는 도면 데이터 취득 수단과,
상기 도면 데이터 취득 수단에 의해 취득된 도면 데이터에 포함되는 상기 제1 커넥터의 핀과 상기 제2 커넥터의 핀의 대응을 정의하는 결합 정의 수단과,
상기 결합 정의 수단에 의해 대응된 핀의 핀 정보를 비교하여, 다른 네트명이 설정되어 있는 경우는 에러 표시를 행하는 결합 체크 수단을 포함하는 것을 특징으로 하는 결합 체크 지원 장치.
(부기 2) 상기 결합 체크 수단에 의한 핀 정보의 비교에 앞서 상기 도면 데이터를 재취득하고, 핀 정보를 갱신하는 도면 데이터 갱신 수단을 더 포함하는 것을 특징으로 하는 결합 체크 지원 장치.
(부기 3) 결합 체크 수단은 네트명이 아니라 논리 투과한 네트명이 다른 경우에 에러 표시를 행하는 것을 특징으로 하는 부기 1에 기재한 결합 체크 지원 장치.
(부기 4) 결합 체크 수단은 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 표시하는 것을 특징으로 하는 부기 1 또는 부기 2에 기재한 결합 체크 지원 장치.
(부기 5) 결합 체크 수단은 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 편집하는 편집 화면을 표시하는 것을 특징으로 하는 부기 1 또는 부기 2에 기재한 결합 체크 지원 장치.
(부기 6) 제1 커넥터의 핀에 할당되어 있는 신호와, 상기 제1 커넥터와 접속 되는 제2 커넥터의 핀에 할당되어 있는 신호의 대응이 올바르다는 것을 확인하는 작업을 지원하는 결합 체크 지원 프로그램으로서,
커넥터의 각 핀의 핀명과 네트명의 대응을 나타내는 핀 정보를 포함하는 도면 데이터를 취득하는 도면 데이터 취득 단계와,
상기 도면 데이터 취득 단계에 의해 취득된 도면 데이터에 포함되는 상기 제1 커넥터의 핀과 상기 제2 커넥터의 핀의 대응을 정의하는 결합 정의 단계와,
상기 결합 정의 단계에 의해 대응된 핀의 핀 정보를 비교하여, 다른 네트명이 설정되어 있는 경우는 에러 표시를 행하는 결합 체크 단계를 컴퓨터에 실행시키는 것을 특징으로 하는 결합 체크 지원 프로그램.
(부기 7) 상기 결합 체크 단계에 의한 핀 정보의 비교에 앞서 상기 도면 데이터를 재취득하고, 핀 정보를 갱신하는 도면 데이터 갱신 단계를 더 컴퓨터에 실행시키는 것을 특징으로 하는 부기 6에 기재한 결합 체크 지원 프로그램.
(부기 8) 결합 체크 단계는 네트명이 아니라 논리 투과한 네트명이 다른 경우에 에러 표시를 행하는 것을 특징으로 하는 부기 7에 기재한 결합 체크 지원 프로그램.
(부기 9) 결합 체크 단계는 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 표시하는 것을 특징으로 하는 부기 6 또는 부기 7에 기재한 결합 체크 지원 프로그램.
(부기 10) 결합 체크 단계는 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 편집하는 편집 화면을 표시하는 것 을 특징으로 하는 결합 체크 지원 프로그램.
이상과 같이, 본 발명에 따른 결합 체크 지원 장치 및 결합 체크 지원 프로그램은, 커넥터의 핀에 할당되어 있는 신호의 대응이 올바르다는 것을 확인하기 위해서 유용하며, 특히, 대응하는 커넥터 핀에 동일한 핀명이 설정되어 있지 않은 경우라도, 커넥터 핀에 대한 신호의 할당이 올바르다는 것을 효율적으로 검증할 필요가 있는 경우에 적합하다.
도 1은 커넥터에 의해서 접속되는 프린트 기판의 일례를 도시하는 도면이다.
도 2는 본 실시예에 따른 설계 지원 시스템의 구성을 도시하는 도면이다.
도 3은 본 실시예에 따른 결합 체크 지원 장치의 구성을 도시하는 기능 블록도이다.
도 4는 레벨 1의 프린트 기판의 정보를 취득한 후의 결합 체크 화면의 예를 도시하는 도면이다.
도 5는 레벨 2의 프린트 기판의 정보를 취득한 후의 결합 체크 화면의 예를 도시하는 도면이다.
도 6은 2개의 핀을 대응시킨 후의 계절 정의 화면의 예를 도시하는 도면이다.
도 7은 핀의 물리적인 배열의 일례를 도시하는 도면이다.
도 8은 핀명 전체를 문자열로 하여 소트한 후의 결합 정의 화면의 예를 도시하는 도면이다.
도 9는 핀의 물리적인 배열의 일례를 도시하는 도면이다.
도 10은 핀명 전체를 문자열로 하여 소트한 후의 결합 정의 화면의 예를 도시하는 도면이다.
도 11은 핀명을 문자부와 숫자부로 분할하여 문자부 우선으로 소트한 후의 결합 정의 화면의 예를 도시하는 도면이다.
도 12는 핀의 물리적인 배열의 일례를 도시하는 도면이다.
도 13은 핀명을 문자부와 숫자부로 분할하여 문자부 우선으로 소트한 후의 결합 정의 화면의 예를 도시하는 도면이다.
도 14는 핀명을 문자부와 숫자부로 분할하여 숫자부 우선으로 소트한 후의 결합 정의 화면의 예를 도시하는 도면이다.
도 15는 네트명으로 소트한 후의 결합 정의 화면의 예를 도시하는 도면이다.
도 16은 논리투과한 네트명으로 소트한 후의 결합 정의 화면의 예를 도시하는 도면이다.
도 17은 결합 정의 후의 결합 체크 화면의 예를 도시하는 도면이다.
도 18은 결합 체크를 실행한 후의 결합 체크 화면의 예를 도시하는 도면이다.
도 19는 결합 체크 처리의 처리 순서를 도시하는 흐름도이다.
도 20은 결합 정의 파일의 일례를 도시하는 도면이다.
도 21은 도면 데이터의 데이터 구성의 일례를 도시하는 도면이다.
도 22는 결합 데이터의 데이터 구성의 일례를 도시하는 도면이다.
도 23은 본 실시예에 따른 CAD 장치의 구성을 도시하는 기능 블록도이다.
도 24는 생성되는 회로도의 일례를 도시하는 도면이다.
도 25는 회로도 생성/갱신 화면의 화면예를 도시하는 도면이다.
도 26은 순차 배치를 지정한 경우의 부품의 레이아웃을 도시하는 도면이다.
도 27은 동일 부품만을 일렬로 배치하도록 지정한 경우의 부품의 레이아웃을 도시하는 도면이다.
도 28은 회로도 생성/갱신 처리의 처리 순서를 도시하는 흐름도이다.
도 29는 처리 선택 메뉴의 일례를 도시하는 도면이다.
도 30은 결합처 속성 정보의 표시의 일례를 도시하는 도면이다.
도 31은 처리 선택 메뉴 표시 후의 처리 순서를 도시하는 흐름도이다.
도 32는 결합 체크 지원 프로그램을 실행하는 컴퓨터를 도시하는 기능 블록도이다.
<부호의 설명>
11, 12, 13 : 프린트 기판 12a, 12b, 13a, 13b : IC
20 : 네트워크 31～33, 41 : 커넥터
51 : 심볼 52 : 신호 결합자
61 : 처리 선택 메뉴 62 : 팝업 윈도우
100 : 도면 데이터 관리 서버 200 : 부품 정보 관리 서버
301～303 : 결합 체크 지원 장치 310 : 표시부
320 : 입력부 330 : 네트워크 인터페이스부
340 : 제어부 341 : 도면 데이터 취득부
342 : 커넥터 정보 표시부 343 : 핀 정보 소트부
344 : 결합 정의부 345 : 결합 체크부
346 : 도면 데이터 갱신부 347 : 결합 데이터 입출력부
350 : 기억부 351 : 도면 데이터 기억부
351a : 도면 정보 351b : 커넥터 정보
351c : 핀 정보 352 : 결합 데이터 기억부
352a : 커넥터 대응 정보 352b : 핀 대 응정보
401～403 : CAD 장치 410 : 표시부
420 : 입력부 430 : 네트워크 인터페이스부
440 : 제어부 441 : 도면 편집부
442 : 결합 데이터 취득부 443 : 부품 정보 취득부
444 : 배치 조건 취득부 445 : 회로도 생성/갱신부
446 : 결합처 속성 표시부 447 : 결합처 회로 표시부
450 : 기억부 451 : 도면 데이터 기억부
452 : 결합 데이터 기억부 1000 : 컴퓨터
1010 : CPU 1020 : 입력 장치
1030 : 표시 장치 1040 : 매체 판독 장치
1050 : 네트워크 인터페이스 장치 1060 : RAM
1061 : 결합 체크 지원 프로세스 1070 : 하드디스크 장치
1071 : 결합 체크 지원 프로그램 1072 : 결합 체크 지원용 데이터
1080 : 버스

Claims (10)

  1. 제1 커넥터의 핀에 할당되어 있는 신호와, 상기 제1 커넥터와 접속되는 제2 커넥터의 핀에 할당되어 있는 신호의 대응이 올바르다는 것을 확인하는 작업을 지원하는 결합 체크 지원 장치로서,
    커넥터의 각 핀의 핀명과 네트명의 대응을 나타내는 핀 정보를 포함하는 도면 데이터를 취득하는 도면 데이터 취득 수단과,
    상기 도면 데이터 취득 수단에 의해 취득된 도면 데이터에 포함되는 핀명 및 네트명의 일람(一覽)을 표시하는 표시 수단과,
    상기 표시 수단에 의해 표시되는 일람에 있어서 상기 제1 커넥터의 핀과 상기 제2 커넥터의 핀의 대응을 정의하고, 상기 제1 커넥터 및 상기 제2 커넥터의 핀명 및 네트명을 대응지어 상기 표시 수단에 표시시키는 결합 정의 수단과,
    상기 결합 정의 수단에 의해 대응된 상기 제1 커넥터 및 상기 제2 커넥터의 네트명을 비교하여, 다른 네트명이 설정되어 있는 경우는 상기 표시 수단에 에러 표시를 하게 하는 결합 체크 수단
    을 포함하는 것을 특징으로 하는 결합 체크 지원 장치.
  2. 제1항에 있어서, 상기 결합 체크 수단에 의한 핀 정보의 비교에 앞서 상기 도면 데이터를 재취득하고, 핀 정보를 갱신하는 도면 데이터 갱신 수단을 더 포함하는 것을 특징으로 하는 결합 체크 지원 장치.
  3. 삭제
  4. 제1항 또는 제2항에 있어서, 상기 결합 체크 수단은 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 상기 표시 수단에 표시시키는 것을 특징으로 하는 결합 체크 지원 장치.
  5. 제1항 또는 제2항에 있어서, 상기 결합 체크 수단은 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 편집하는 편집 화면을 상기 표시 수단에 표시시키는 것을 특징으로 하는 결합 체크 지원 장치.
  6. 제1 커넥터의 핀에 할당되어 있는 신호와, 상기 제1 커넥터와 접속되는 제2 커넥터의 핀에 할당되어 있는 신호의 대응이 올바르다는 것을 확인하는 작업을 지원하는 결합 체크 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체로서,
    커넥터의 각 핀의 핀명과 네트명의 대응을 나타내는 핀 정보를 포함하는 도면 데이터를 취득하는 도면 데이터 취득 단계와,
    상기 도면 데이터 취득 단계에 의해 취득된 도면 데이터에 포함되는 핀명 및 네트명의 일람(一覽)을 표시하는 표시 단계와,
    상기 표시 단계에서 표시된 일람에 있어서, 상기 제1 커넥터의 핀과 상기 제2 커넥터의 핀의 대응을 정의하고, 상기 제1 커넥터 및 상기 제2 커넥터의 핀명 및 네트명을 대응지어 표시하는 결합 정의 단계와,
    상기 결합 정의 단계에 의해 대응된 상기 제1 커넥터 및 상기 제2 커넥터의 네트명을 비교하여, 다른 네트명이 설정되어 있는 경우는 상기 표시 단계에서 표시된 일람에 있어서 에러 표시를 행하는 결합 체크 단계
    를 컴퓨터에 실행시키는 것을 특징으로 하는 결합 체크 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체.
  7. 제6항에 있어서, 상기 결합 체크 단계에 의한 핀 정보의 비교에 앞서 상기 도면 데이터를 재취득하고, 핀 정보를 갱신하는 도면 데이터 갱신 단계를 컴퓨터에 추가로 실행시키는 것을 특징으로 하는 결합 체크 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체.
  8. 삭제
  9. 제6항 또는 제7항에 있어서, 상기 결합 체크 단계는 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 표시하는 것을 특징으로 하는 결합 체크 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체.
  10. 제6항 또는 제7항에 있어서, 상기 결합 체크 단계는 다른 네트명이 설정되어 있는 경우에, 다른 네트명이 설정되어 있는 핀을 포함하는 회로도를 편집하는 편집 화면을 표시하는 것을 특징으로 하는 결합 체크 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체.
KR1020070104506A 2006-12-07 2007-10-17 결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한컴퓨터로 판독가능한 기록 매체 KR100952882B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006330503 2006-12-07
JPJP-P-2006-00330503 2006-12-07

Publications (2)

Publication Number Publication Date
KR20080052359A KR20080052359A (ko) 2008-06-11
KR100952882B1 true KR100952882B1 (ko) 2010-04-13

Family

ID=38871880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070104506A KR100952882B1 (ko) 2006-12-07 2007-10-17 결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한컴퓨터로 판독가능한 기록 매체

Country Status (5)

Country Link
US (1) US20080141194A1 (ko)
EP (1) EP1942427A1 (ko)
JP (1) JP5050811B2 (ko)
KR (1) KR100952882B1 (ko)
CN (1) CN101196957A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8255865B2 (en) * 2010-02-02 2012-08-28 Synopsys, Inc. Signal tracing through boards and chips
JP5454216B2 (ja) * 2010-02-23 2014-03-26 富士通株式会社 電子装置の設計装置、電子装置の設計プログラム、及び電子装置の設計方法
JP5989655B2 (ja) * 2011-10-20 2016-09-07 株式会社図研 マルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体
JP5874339B2 (ja) * 2011-11-18 2016-03-02 富士通株式会社 回路設計プログラム、回路設計方法、および回路設計装置
TW201346760A (zh) * 2012-05-07 2013-11-16 Realtek Semiconductor Corp 檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體
FR3002805B1 (fr) * 2013-03-04 2015-02-20 Renault Sa Procede de traitement d'un ensemble de donnees destinees a etre utilisees ulterieurement en vue de la generation graphique d'un schema electrique d'un systeme electrique
TWI510944B (zh) * 2013-09-24 2015-12-01 Wistron Corp 線路圖產生方法以及使用該方法的裝置
CN112581561B (zh) * 2020-12-25 2024-07-12 深圳市元征科技股份有限公司 一种创建引脚视图的方法、装置、电子设备和存储介质
CN113064771B (zh) * 2021-03-04 2023-02-28 山东英信计算机技术有限公司 一种i2c链路检查方法、系统、终端及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050080502A1 (en) * 2003-10-14 2005-04-14 Chernyak Alex H. PLM-supportive CAD-CAM tool for interoperative electrical & mechanical design for hardware electrical systems
JP2005149445A (ja) * 2003-11-20 2005-06-09 Hitachi Communication Technologies Ltd 電子装置の端子群割付設計方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939668A (en) * 1987-08-24 1990-07-03 International Business Machines Corp. System for designing intercommunications networks
JPH0797378B2 (ja) * 1989-02-21 1995-10-18 日本電気株式会社 回路図発生方式
JP2856640B2 (ja) * 1993-07-08 1999-02-10 株式会社日立製作所 論理回路図エディタシステム
JPH0869486A (ja) * 1994-08-30 1996-03-12 Fuji Xerox Co Ltd コネクタ情報確認装置
JPH09259174A (ja) * 1996-03-26 1997-10-03 Fuji Xerox Co Ltd 回路図ｄｂと基板ｄｂとの照合装置
US5987458A (en) * 1996-09-26 1999-11-16 Lockheed Martin Corporation Automated cable schematic generation
US6708144B1 (en) * 1997-01-27 2004-03-16 Unisys Corporation Spreadsheet driven I/O buffer synthesis process
JP3031311B2 (ja) * 1997-08-26 2000-04-10 日本電気株式会社 プリント基板ｃａｄシステム
JPH11282895A (ja) * 1998-03-31 1999-10-15 Aiphone Co Ltd 電気系ｃａｄネットデータ検証方法および電気系ｃａｄネットデータ検証プログラムを記録した媒体
JP2000123060A (ja) * 1998-10-16 2000-04-28 Hitachi Ltd 回路情報と線路情報との表示方法
JP2001325315A (ja) * 2000-05-16 2001-11-22 Fujitsu Ltd マルチｐｃｂ間接続設計支援装置
CA2315548C (en) * 2000-08-09 2009-05-19 Semiconductor Insights Inc. Advanced schematic editor
JP2002230061A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 半導体回路接続データベース及びこれを用いた半導体回路設計方法
US7039892B2 (en) * 2001-07-24 2006-05-02 Hewlett-Packard Development Company, L.P. Systems and methods for ensuring correct connectivity between circuit designs
US7168041B1 (en) * 2002-06-10 2007-01-23 Cadence Design Systems, Inc. Method and apparatus for table and HDL based design entry
JP2004213605A (ja) * 2002-11-15 2004-07-29 Fujitsu Ltd 論理等価検証装置
US6868531B1 (en) * 2002-12-27 2005-03-15 Unisys Corporation Generation of ordered interconnect output from an HDL representation of a circuit
JP3991224B2 (ja) * 2003-03-19 2007-10-17 日本電気株式会社 カード設計検証方法及びカード設計検証システム
US7275230B2 (en) * 2004-06-11 2007-09-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods to gather and display pin congestion statistics using graphical user interface
US7546571B2 (en) * 2004-09-08 2009-06-09 Mentor Graphics Corporation Distributed electronic design automation environment
JP2006079447A (ja) * 2004-09-10 2006-03-23 Fujitsu Ltd 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム
JP4448466B2 (ja) * 2005-03-17 2010-04-07 富士通株式会社 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置
JP2006350451A (ja) * 2005-06-13 2006-12-28 Sharp Corp 回路設計支援装置、および回路設計支援方法
US7398500B1 (en) * 2005-09-30 2008-07-08 Taray Technologies Netlist synthesis and automatic generation of PC board schematics
US20080140323A1 (en) * 2006-12-07 2008-06-12 Fujitsu Limited Check support apparatus and computer product

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050080502A1 (en) * 2003-10-14 2005-04-14 Chernyak Alex H. PLM-supportive CAD-CAM tool for interoperative electrical & mechanical design for hardware electrical systems
JP2005149445A (ja) * 2003-11-20 2005-06-09 Hitachi Communication Technologies Ltd 電子装置の端子群割付設計方法

Also Published As

Publication number Publication date
EP1942427A1 (en) 2008-07-09
JP2008165755A (ja) 2008-07-17
KR20080052359A (ko) 2008-06-11
US20080141194A1 (en) 2008-06-12
JP5050811B2 (ja) 2012-10-17
CN101196957A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
KR100941365B1 (ko) 설계 지원 시스템, 설계 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체 및 설계 지원 장치
KR100952882B1 (ko) 결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한컴퓨터로 판독가능한 기록 매체
KR20080052368A (ko) Ｃａｄ 장치 및 ｃａｄ 프로그램을 기록한 컴퓨터로판독가능한 기록 매체
US7315990B2 (en) Method and system for creating, viewing, editing, and sharing output from a design checking system
US20060259891A1 (en) System and method of generating an auto-wiring script
KR20080052356A (ko) 결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한컴퓨터로 판독가능한 기록 매체
US7243314B2 (en) Window operation interface for graphically revising electrical constraint set and method of using the same
US8347256B2 (en) System and method of assisting circuit design
JP6015018B2 (ja) 製品全体エレキ仕様の編集・検証システム
JP4648865B2 (ja) プリント基板パターン設計装置およびプログラム
JP4008643B2 (ja) プリント配線板設計装置の動作方法
JPH07182401A (ja) 印刷回路基板設計支援装置
CN115905018A (zh) 一种寄存器设计方法及装置、电子设备和存储介质
JP2012094087A (ja) ラダープログラム比較方法
JPH0778195A (ja) 回路設計ｃａｄにおけるデータ更新方式
JP2008242588A (ja) 接続図検索装置
JP2009146129A (ja) 回路設計装置、回路設計プログラム、および回路設計方法
JP2007193830A (ja) プリント配線板設計装置
JPH04130966A (ja) Ｃａｄシステム
JPH0352074A (ja) プリント基板設計システム
JPH06251106A (ja) 電気部品概略位置決定装置
EP0968636A1 (en) Method and apparatus for correcting automatic insertion path

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee