TW201346760A - 檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體 - Google Patents

檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體 Download PDF

Info

Publication number
TW201346760A
TW201346760A TW101116169A TW101116169A TW201346760A TW 201346760 A TW201346760 A TW 201346760A TW 101116169 A TW101116169 A TW 101116169A TW 101116169 A TW101116169 A TW 101116169A TW 201346760 A TW201346760 A TW 201346760A
Authority
TW
Taiwan
Prior art keywords
contact
input
block
check
output
Prior art date
Application number
TW101116169A
Other languages
English (en)
Inventor
Mei-Li Yu
Yu-Lan Lo
Shu-Yi Kao
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW101116169A priority Critical patent/TW201346760A/zh
Priority to US13/875,263 priority patent/US20130298095A1/en
Publication of TW201346760A publication Critical patent/TW201346760A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一電腦可讀媒體儲存用來檢查一晶片設計中輸入輸出元件是否有連線錯誤的一程式碼，其中該晶片設計包含有複數個輸入輸出元件及複數個電路區塊，當該程式碼被一處理器執行時會執行下列步驟：依據一輸入輸出元件之一屬性所對應之一檢查項目來檢查該輸入輸出元件與一區塊元件之連線，以產生一檢查結果；並依據該檢查結果以判斷該複數個輸入輸出元件是否有連線錯誤的情形。

Description

檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體
本發明係有關於晶片設計，尤指一種檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體。
在晶片設計中，為了確定晶片設計之輸入輸出元件(I/O cell,I/O pad)是否有連接錯誤的情形，通常會使用靜態時序分析(Static Timing Analysis，STA)或是利用模擬軟體來動態模擬分析晶片整體設計之性能，而若是產生不合理的時序報告時，設計者會逐一分析相關的時序路徑(timing path)以找出問題發生的原因，但如此一來會耗費許多的時間進行模擬或查找時序路徑以及分析時序分析報告，而且可能會有遺漏。
因此，本發明的目的之一在於提供一種檢查晶片設計中輸入輸出元件是否有連線錯誤的方法，其可以迅速地回報晶片設計中哪些輸入輸出元件的哪些接點有連接錯誤的情形，以解決上述的問題。
依據本發明一實施例，一電腦可讀媒體儲存用來檢查一晶片設計中輸入輸出元件是否有連線錯誤的一程式碼，其中該晶片設計包含有複數個輸入輸出元件及複數個電路區塊，當該程式碼被一處理器執行時會執行下列步驟：依據一輸入輸出元件之一屬性所對應之一檢查項目來檢查該輸入輸出元件與一區塊元件之連線，以產生一檢查結果；並依據該檢查結果以判斷該複數個輸入輸出元件是否有連線錯誤的情形。
依據本發明另一實施例，係揭露一種檢查一晶片設計中輸入輸出元件是否有連線錯誤的方法，其中該晶片設計包含有複數個輸入輸出元件及複數個電路區塊，該方法包含：執行一程式碼以進行一輸入輸出元件之屬性所對應之一檢查項目來檢查該輸入輸出元件與一區塊元件之連線，以產生一檢查結果；以及依據該檢查結果來判斷該複數個輸入輸出元件是否有連線錯誤的情形。
請參考第1A圖，第1A圖為依據本發明一實施例之電腦可讀媒體120的示意圖。如第1A圖所示，一電腦主機110包含有一處理器110以及電腦可讀媒體120，其中電腦可讀媒體120包含有一程式碼122以及一預設輸入輸出元件資料庫(I/O cell library model)124。此外，電腦可讀媒體120可以為一硬碟或是其他的儲存裝置，程式碼122係用來根據一晶片設計中所使用的複數個輸入輸出元件(I/O cell,I/O pad)於預設輸入輸出元件資料庫124中個別輸入輸出元件所對應之屬性來檢查該晶片設計中的複數個輸入輸出元件及其接點與其所直接連接的一區塊(block)元件及其接點是否有連線錯誤，亦可用來檢查輸入輸出元件的接點之間的連接是否有連線錯誤。個別輸入輸出元件的接點之屬性有其對應之相關檢查項目，其中相關的屬性至少包含名稱(元件名稱、接點名稱)、輸出或輸入方向、電壓、電流、類比與數位不相接等其中之一。此外，預設資料庫124所包含的檢查項目可以根據設計者正確使用的經驗以及歸納過去發生輸入輸出元件連接錯誤之原因而加以製作。
舉例來說，請參考第1B圖，第1B圖為晶片設計150的示意圖，如第1B圖所示，晶片設計150包含有一數位電路區塊160、一類比電路區塊170、以及多個包含P1~P4等之輸入輸出元件，其中數位電路區塊160包含有兩個區塊D1與D2，而類比電路區塊170亦包含兩個區塊A1與A2。另外，區塊D1、D2、A1、A2與輸入輸出元件P1~P4之間具有多個連接線180~190，其中連接線180用來連接區塊D1的接點與輸入輸出元件P1，連接線182用來連接區塊D1的接點與區塊D2的接點，連接線184用來連接區塊D2的的接點與區塊A2的接點，連接線186用來連接區塊A2的接點與區塊A1的接點，連接線188用來連接區塊A1的接點與輸入輸出元件P2，而連接線190用來連接輸入輸出元件P3與P4。程式碼122可以根據預設輸入輸出元件資料庫124中輸入輸出元件P1~P4之屬性所分別對應之檢查項目，來檢查輸入輸出元件與區塊元件之連線(即180、188)以及輸入輸出元件之間的連線(即190)是否有連線錯誤。本實施例雖僅例示輸入輸出元件P1~P4及其連線，但程式碼122配合資料庫124可以用來一次性的整體檢查晶片設計150所使用的所有輸入輸出元件及其連線，並階層(hierarchy)式地回報那一輸入輸出元件之那一接點有連線錯誤。
於第1A圖所示之實施例中，預設資料庫124係儲存於電腦可讀媒體120，然而，此並非本發明的限制。於本發明之其他實施例中，預設資料庫124可以儲存於遠端的儲存裝置，而電腦主機110則可以藉由網路連線來讀取；或是預設資料庫124可以內建於程式碼122中，這些設計上的變化均應隸屬於本發明的範疇。
請同時參考第1A圖及第2圖，第2圖為依據本發明一實施例之檢查一晶片設計中輸入輸出元件是否有連線錯誤的方法的流程圖。其中該晶片設計包含有複數個輸入輸出元件及複數個電路區塊。當程式碼122被處理器110執行後，程式碼122會進行以下流程以使用預設資料庫124中個別輸入輸出元件的屬性所對應的檢查項目來檢查晶片設計中之複數個輸入輸出元件是否有連線錯誤的情形。
首先，於步驟200，流程開始。接著，於步驟202中，依據一輸入輸出元件之一屬性所對應之一檢查項目來檢查該輸入輸出元件與一區塊元件之連線，以產生一檢查結果。再者，於步驟204，依據該檢查結果來判斷該輸入輸出元件是否有連線錯誤。最後，檢查完設計中所有的輸入輸出元件之後，於步驟206，階層(hierarchy)式地回報那一輸入輸出元件之那一接點有連線錯誤。
詳細來說，在晶片設計中，每一輸入輸出元件均具有一元件名稱(cell name)，該每一輸入輸出元件至少包含有一接點，且每一接點均具有一接點名稱(pin name)；每一區塊元件均具有一區塊元件名稱，其亦至少包含有一區塊接點，且每一區塊接點均具有一區塊接點名稱(pin name)；而預設資料庫124中的名稱檢查可以設定晶片設計之複數個輸入輸出元件中具有某一特定接點名稱的接點不能夠連接到具有某一特定區塊元件名稱的區塊元件。舉例來說，請參考第3圖所示之具有元件名稱“IO_CellA”、“IO_CellB”之輸入輸出元件310、320、以及具有區塊元件名稱“STD_Cell”之區塊元件330，假設元件名稱檢查中設定一特定輸入輸出元件的接點名稱“AIO”的接點不能夠連接到區塊元件名稱為“STD_Cell”的區塊元件，則由於輸入輸出元件310中的接點有連接到元件名稱為“STD_Cell”的區塊元件330，因此程式碼122所產生的檢查結果會指出此一錯誤連接，並階層式地回報輸入輸出元件310之IO_CellA的接點AIO連接錯誤。從屬性的觀點則表示類比的輸入輸出元件(Analog IO)之接點(AIO)不應與標準設計元件(Standard Cell)相連接。相同的，數位的輸入輸出元件之接點亦不應與設計區塊中的類比訊號接點相接。
此外，亦包含輸入輸出方向性的屬性之檢查，例如，數位的輸入輸出元件之輸出接點應與設計區塊中的數位輸入接點相接，而不是與設計區塊中的數位輸出接點相接。相同的，數位的輸入輸出元件之輸入接點應與設計區塊中的數位輸出接點相接，而不是與設計區塊中的數位輸入接點相接。
此外，預設資料庫124中的元件名稱檢查可以設定複數個輸入輸出元件中具有某一特定接點名稱的接點必須連接到具有某一特定區塊元件名稱之特定區塊接點，若非如此，則程式碼122所產生的檢查結果會指出此一錯誤連接，並回報輸入輸出元件310的接點連接錯誤。
另外，預設資料庫124中的接點名稱檢查可以設定具有一第一接點名稱的一第一接點必須直接連接至該複數個輸入輸出元件中之一第二輸入輸出元件中具有一第二接點名稱的一第二接點。舉例來說，請參考第4圖所示之具有元件名稱“IO_CellX”、“IO_CellY”之輸入輸出元件410、420，假設接點名稱檢查中設定具有接點名稱“E_DQS”、“IPAD_DQS”以及“REF”的接點必須連接到具有相同名稱的接點，則由於輸入輸出元件410中具有接點名稱“E_DQS”、“IPAD_DQS”以及“REF”的接點均未連接至同名稱的接點，因此程式碼122所產生的檢查結果會指出此一錯誤連接，並回報輸入輸出元件410的相關接點連接錯誤。亦即可以限定輸入輸出元件間具有相同名稱的接點才可以相連。此種情形有可能是不同輸入輸出元件間的接點共同連接至同一區塊元件之區塊接點而共用其訊號。亦有可能設計中切開不同區塊(如數位與類比)的電源線(power)與地線(ground)，而例如透過限制區塊所使用的相同電源(如類比電源)的多個電源輸入輸出元件其電源接點名稱必需相同，不同電源的電源輸入輸出元件其電源接點必需不同，來確保不相電源線的不相混用。相同的，亦可以檢查輸入輸出元件的接點是否與相同名稱的區塊接點相連接。
再者，晶片設計中的輸入輸出元件接點可以具有一電流屬性，而預設資料庫124中對應的電流屬性檢查可以設定具有一第一電流屬性的接點必須連接到具有一第二電流屬性的接點。於本實施例中，電流屬性可以是具有某一特定電流方向，例如輸入輸出元件接點若為N型電晶體(NMOS)的流入電流，則其需連接另一輸入輸出元件接點或區塊接點為P型電晶體(PMOS)的流出電流，而輸入輸出元件接點若為P型電晶體(PMOS)的流出電流，則其需連接或另一輸入輸出元件接點或區塊接點為N型電晶體(NMOS)的流入電流。而若是晶片設計中有輸入輸出元件的接點不符合預設資料庫124中的電流屬性檢查，則程式碼122所產生的檢查結果會指出此一錯誤連接，並回報該輸入輸出元件的該接點連接錯誤。
再者，晶片設計中的輸入輸出元件接點可以具有一電壓屬性，而預設資料庫124中對應的電壓屬性檢查可以檢查該接點與其區塊接點之操作電壓是否吻合，而若是晶片設計中有輸入輸出元件的接點不符合預設資料庫124中的電壓屬性檢查，則程式碼122所產生的檢查結果會指出此一錯誤連接，並回報該輸入輸出元件的該接點連接錯誤。例如該輸入輸出元件的該接點的操作電壓若為3.3V，則其區塊接點之操作電壓亦應為3.3V，否則回報連接錯誤，以防止操作電壓若為3.3V的輸入輸出元件的接點被連接至1.2V或其它之不同操作電壓之區塊接點。
如上所述，本發明之檢查方法可以迅速確實地幫助設計者檢查出晶片設計中的輸入輸出元件是否有連線錯誤的情形，且由於本發明之檢查方法為靜態分析(Static Analysis)，因此相較於習知技術中的靜態時序分析以及其他動態分析，本發明之檢查方法可以省去許多人工檢查的時間，且能夠大幅降低人為檢查的疏失。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．電腦主機
110．．．處理器
120．．．電腦可讀媒體
122．．．程式碼
124．．．預設資料庫
150．．．晶片設計
160．．．數位電路區塊
170．．．類比電路區塊
180~190．．．連接線
200~204．．．步驟
310、320、410、420、P1~P4．．．輸入輸出元件
330．．．區塊元件
A1、A2、D1、D2．．．區塊
第1A圖為依據本發明一實施例之電腦可讀媒體的示意圖。
第1B圖為一晶片設計的示意圖。
第2圖為依據本發明一實施例之檢查一晶片設計中輸入輸出元件是否有連線錯誤的方法的流程圖。
第3圖為進行元件名稱檢查的示意圖。
第4圖為進行接點名稱檢查的示意圖。
200~204．．．步驟

Claims (14)

  1. 一種電腦可讀媒體，其儲存用來檢查一晶片設計中之輸入輸出元件是否有連線錯誤的一程式碼，其中該晶片設計包含有複數個輸入輸出元件及複數個電路區塊，當該程式碼被一處理器執行時會執行下列步驟：依據一輸入輸出元件之一屬性所對應之一檢查項目來檢查該輸入輸出元件與一區塊元件之連線，以產生一檢查結果；以及依據該檢查結果來判斷該輸入輸出元件是否有連線錯誤。
  2. 如申請專利範圍第1項所述之電腦可讀媒體，其中，該輸入輸出元件具有一接點，該區塊元件具有一區塊接點，該接點與該區塊接點直接連接，該屬性為一電壓屬性，該檢查項目包含一電壓檢查，以及產生該檢查結果的步驟包含有：依據該電壓檢查來比對該接點與該區塊接點之操作電壓，以產生該檢查結果。
  3. 如申請專利範圍第1項所述之電腦可讀媒體，其中，該輸入輸出元件具有一接點，該區塊元件具有一區塊接點，該接點與該區塊接點直接連接，該屬性為一輸入輸出方向性，該檢查項目包含一輸入輸出方向性檢查，以及產生該檢查結果的步驟包含有：依據該輸入輸出方向性檢查來比對該接點與該區塊接點之輸入輸出方向性，以產生該檢查結果。
  4. 如申請專利範圍第1項所述之電腦可讀媒體，其中，該輸入輸出元件包含具有一接點名稱之一接點，該區塊元件包含具有一區塊接點名稱之一區塊接點，該接點與該區塊接點直接連接，該檢查項目包含一名稱檢查，以及產生該檢查結果的步驟包含有：依據該名稱檢查來比對該接點名稱與該區塊接點名稱，以產生該檢查結果。
  5. 如申請專利範圍第1項所述之電腦可讀媒體，其中，該輸入輸出元件包含具有一接點名稱之一接點，該區塊元件具有一區塊元件名稱，該接點與該區塊元件連接，該檢查項目包含一名稱檢查，以及產生該檢查結果的步驟包含有：依據該名稱檢查來比對該接點名稱與該區塊名稱，以產生該檢查結果。
  6. 如申請專利範圍第1項所述之電腦可讀媒體，其中，該輸入輸出元件包含具有一接點，該區塊元件具有一區塊接點，該接點與該區塊接點直接連接，該屬性為一電流屬性，該檢查項目包含一電流方向性檢查，以及產生該檢查結果的步驟包含有：依據該電流屬性檢查來比對該接點與該區塊接點的電流方向性，以產生該檢查結果。
  7. 如申請專利範圍第1項所述之電腦可讀媒體，其中產生該檢查結果的步驟另包含有：依據一第一輸入輸出元件之一第一屬性所對應之一第一檢查項目來檢查該第一輸入輸出元件與一第二輸入輸出元件之連接，以產生該檢查結果。
  8. 一種檢查一晶片設計中輸入輸出元件是否有連線錯誤的方法，其中該晶片設計包含有複數個輸入輸出元件(I/O cell)及複數個電路區塊(block)，該方法包含：執行一程式碼以進行一輸入輸出元件之屬性所對應之一檢查項目來檢查該輸入輸出元件與一區塊元件之連線，以產生一檢查結果；以及依據該檢查結果來判斷該輸入輸出元件是否連線錯誤。
  9. 如申請專利範圍第8項所述之方法，其中，該輸入輸出元件具有一接點，該區塊元件具有一區塊接點，該接點與該區塊接點直接連接，該屬性為一電壓屬性，該檢查項目包含一電壓檢查，以及產生該檢查結果的步驟包含有：依據該電壓檢查來比對該接點與該區塊接點之操作電壓，以產生該檢查結果。
  10. 如申請專利範圍第8項所述之方法，其中，該輸入輸出元件具有一接點，該區塊元件具有一區塊接點，該接點與該區塊接點直接連接，該屬性為一輸入輸出方向性，該檢查項目包含一輸入輸出方向性檢查，以及產生該檢查結果的步驟包含有：依據該輸入輸出方向性檢查來比對該接點與該區塊接點之輸入輸出方向性，以產生該檢查結果。
  11. 如申請專利範圍第8項所述之方法，其中，該輸入輸出元件包含具有一接點名稱之一接點，該區塊元件包含具有一區塊接點名稱之一區塊接點，該接點與該區塊接點直接連接，該檢查項目包含一名稱檢查，以及產生該檢查結果的步驟包含有：依據該名稱檢查來比對該接點名稱與該區塊接點名稱，以產生該檢查結果。
  12. 如申請專利範圍第8項所述之方法，其中，該輸入輸出元件包含具有一接點名稱之一接點，該區塊元件具有一區塊元件名稱，該接點與該區塊元件連接，該檢查項目包含一名稱檢查，以及產生該檢查結果的步驟包含有：依據該名稱檢查來比對該接點名稱與該區塊名稱，以產生該檢查結果。
  13. 如申請專利範圍第8項所述之方法，其中，該輸入輸出元件包含具有一接點，該區塊元件具有一區塊接點，該接點與該區塊接點直接連接，該屬性為一電流屬性，該檢查項目包含一電流方向性檢查，以及產生該檢查結果的步驟包含有：依據該電流屬性檢查來比對該接點與該區塊接點的電流方向性，以產生該檢查結果。
  14. 如申請專利範圍第8項所述之方法，其中產生該檢查結果的步驟另包含有：依據一第一輸入輸出元件之一第一屬性所對應之一第一檢查項目來檢查該第一輸入輸出元件與一第二輸入輸出元件之連接，以產生該檢查結果。
TW101116169A 2012-05-07 2012-05-07 檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體 TW201346760A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101116169A TW201346760A (zh) 2012-05-07 2012-05-07 檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體
US13/875,263 US20130298095A1 (en) 2012-05-07 2013-05-01 Method for checking i/o cell connections and associated computer readable medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101116169A TW201346760A (zh) 2012-05-07 2012-05-07 檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體

Publications (1)

Publication Number Publication Date
TW201346760A true TW201346760A (zh) 2013-11-16

Family

ID=49513629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116169A TW201346760A (zh) 2012-05-07 2012-05-07 檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體

Country Status (2)

Country Link
US (1) US20130298095A1 (zh)
TW (1) TW201346760A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220008171A (ko) 2020-07-13 2022-01-20 삼성전자주식회사 반도체 칩 설계 방법 및 그것을 수행하기 위한 컴퓨팅 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002197138A (ja) * 2000-12-25 2002-07-12 Sony Corp 設計回路の検証方法
US7702293B2 (en) * 2001-11-02 2010-04-20 Nokia Corporation Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces
US20080141194A1 (en) * 2006-12-07 2008-06-12 Fujitsu Limited Check support apparatus, method, and computer product
US7992119B1 (en) * 2008-06-06 2011-08-02 Altera Corporation Real-time background legality verification of pin placement

Also Published As

Publication number Publication date
US20130298095A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
US10346273B2 (en) Automated analog fault injection
US8160858B2 (en) Systems and methods of efficient library characterization for integrated circuit cell libraries
US20190213293A1 (en) Computer implemented system and method of identification of useful untested states of an electronic design
JP2017516223A (ja) 電子的設計の検証コマンドの翻訳のコンピュータ実装されるシステムおよび方法
CN102306210A (zh) 用于版图原理图一致性验证的mos晶体管建模方法
Evans et al. Riif-reliability information interchange format
US9671447B2 (en) Method of analyzing error rate in system-on-chip
US20080250364A1 (en) Method and system for verification of multi-voltage circuit design
TW201346760A (zh) 檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體
KR101297484B1 (ko) ＳｏＣ에서의 오류 모델링 방법
Teen et al. IC layout design of decoder using electric vlsi design system
Singh et al. Evaluation of circuit reliability based on distribution of different signal input patterns
US10242135B2 (en) Testbench chaining for multiple blocks in hierarchical circuit design
Schivittz et al. A probabilistic model for stuck-on faults in combinational logic gates
US10346570B2 (en) Method for determining system reliability of a logic circuit
Liang et al. Method for analog-mixed signal design verification and model calibration
Lee et al. Static fault analysis for resilient System-on-Chip design
Martirosyan A quality characteristics estimation methodology for the hierarchy of RTL compilers
CN103425807A (zh) 检查芯片设计中输入输出元件是否有连线错误的装置和方法
TW201930906A (zh) 測試裝置
US20220083718A1 (en) Simulation framework
Hartmann Development of Custom Test Solution for Validation of Reverse Engineered Circuit Card Assemblies for MIL-Aero Systems
US20230267257A1 (en) Automated verification of integrated circuits
Guy Computer reliability
WO2024027471A1 (zh) 测试单元的方法和相关装置