JP2686167B2 - 回路図面表示装置 - Google Patents
回路図面表示装置Info
- Publication number
- JP2686167B2 JP2686167B2 JP2174668A JP17466890A JP2686167B2 JP 2686167 B2 JP2686167 B2 JP 2686167B2 JP 2174668 A JP2174668 A JP 2174668A JP 17466890 A JP17466890 A JP 17466890A JP 2686167 B2 JP2686167 B2 JP 2686167B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit diagram
- signal wiring
- display device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特にコンピュータシステムを用いて、例
えば論理回路等の回路図面を入力し表示するための回路
図面表示装置に関するものである。
えば論理回路等の回路図面を入力し表示するための回路
図面表示装置に関するものである。
第４図に従来のこの種の回路図面表示装置の一例のハ
ードウェア構成のブロック図を示す。図において、
（１）は表示装置本体、（２）は回路図面等を表示する
ためのCRT（陰極線管）、（３）は本体（１）にコマン
ドや図形等を入力するためのキーボード、（４）はCRT
（２）の画面上の座標位置を指定するためのマウス、
（５）は各種回路構成素子や回路図面が図面情報として
格納される磁気ディスク装置等の外部記憶装置である。
ードウェア構成のブロック図を示す。図において、
（１）は表示装置本体、（２）は回路図面等を表示する
ためのCRT（陰極線管）、（３）は本体（１）にコマン
ドや図形等を入力するためのキーボード、（４）はCRT
（２）の画面上の座標位置を指定するためのマウス、
（５）は各種回路構成素子や回路図面が図面情報として
格納される磁気ディスク装置等の外部記憶装置である。
上記表示装置本体（１）は、CPU（６）と、このCPU
（６）が処理するプログラムやデータが格納されるROM
（７）及びRAM（８）と、CRT（２）を制御するためのCR
Tコントローラ（９）と、キーボード（３）やマウス
（４）及び外部記憶装置（５）との入出力のインタフェ
ースを司どるI/Oインタフェース（10）とから構成さ
れ、それぞれ内部バス（1a）により接続されている。
（６）が処理するプログラムやデータが格納されるROM
（７）及びRAM（８）と、CRT（２）を制御するためのCR
Tコントローラ（９）と、キーボード（３）やマウス
（４）及び外部記憶装置（５）との入出力のインタフェ
ースを司どるI/Oインタフェース（10）とから構成さ
れ、それぞれ内部バス（1a）により接続されている。
第５図はCRT（２）の画面（11）上に表示された論理
回路図の一例を示したものであり、各素子（12a）〜（1
2e）の対応する端子間がそれぞれ信号配線（13a），（1
3b）を用いて接続されて、論理回路図として表示されて
いる。
回路図の一例を示したものであり、各素子（12a）〜（1
2e）の対応する端子間がそれぞれ信号配線（13a），（1
3b）を用いて接続されて、論理回路図として表示されて
いる。
次に、以上の構成における動作について説明する。第
４図におけるキーボード（３）から所定のコマンドを入
力すると、I/Oインタフェース（10）を介してCPU（６）
へコマンドが送られる。CPU（６）は、ROM（７）に格納
されたソフトウェアによりコマンドを解釈し、CRTコン
トローラ（９）やインタフェース（10）へ指示を与え
る。
４図におけるキーボード（３）から所定のコマンドを入
力すると、I/Oインタフェース（10）を介してCPU（６）
へコマンドが送られる。CPU（６）は、ROM（７）に格納
されたソフトウェアによりコマンドを解釈し、CRTコン
トローラ（９）やインタフェース（10）へ指示を与え
る。
ここで、外部記憶装置（５）から第５図に示す各素子
（12a）〜（12e）を読み出すコマンドをキーボード
（３）から入力すると、上述した手順によりI/Oインタ
フェース（10）を介して外部記憶装置（５）から各素子
（12a）〜（12e）が読み出され、マウス（４）を用いて
CRT（２）上の所望の座標位置に各素子（12a）〜（12
e）を配置する。更にCRT（２）上に配置された各素子
（12a）〜（12e）の対応する端子間を、線分を引くコマ
ンドをキーボード（３）から入力することにより、各信
号配線（13a）〜（13b）を用いて接続する。
（12a）〜（12e）を読み出すコマンドをキーボード
（３）から入力すると、上述した手順によりI/Oインタ
フェース（10）を介して外部記憶装置（５）から各素子
（12a）〜（12e）が読み出され、マウス（４）を用いて
CRT（２）上の所望の座標位置に各素子（12a）〜（12
e）を配置する。更にCRT（２）上に配置された各素子
（12a）〜（12e）の対応する端子間を、線分を引くコマ
ンドをキーボード（３）から入力することにより、各信
号配線（13a）〜（13b）を用いて接続する。
以上のように動作を繰り返すことにより、第５図に示
すような論理回路図がCRT（２）の画面上に描かれる。
表示された論理回路図は、書き込みコマンドにより外部
記憶装置（５）へ書き込むことができる。
すような論理回路図がCRT（２）の画面上に描かれる。
表示された論理回路図は、書き込みコマンドにより外部
記憶装置（５）へ書き込むことができる。
従来の回路図面表示装置は以上のように構成されてい
たため、入力された回路図面中の特定の信号配線に接続
される各素子の駆動状況を知るためには、直接CRT
（２）の表示画面上でその信号配線の行先、来先を目視
に追跡していく必要があり、回路図面が複雑になり他ペ
ージへ信号がわたる時は特定信号配線に接続される各素
子の駆動状況を知るのに極めて手間と時間を要するとい
う問題点があった。
たため、入力された回路図面中の特定の信号配線に接続
される各素子の駆動状況を知るためには、直接CRT
（２）の表示画面上でその信号配線の行先、来先を目視
に追跡していく必要があり、回路図面が複雑になり他ペ
ージへ信号がわたる時は特定信号配線に接続される各素
子の駆動状況を知るのに極めて手間と時間を要するとい
う問題点があった。
また、この種の回路図面表示装置において提案されて
いる技術として、第１先行例としての特開昭62−32565
号公報に、CADシステムを利用して回路図を作成する際
に、作成した回路図に対して論理検証を実施し、その結
果を回路図上に表示する技術が、また、第２先行例とし
ての特開平１−197880号公報に、回路図上にピンペア数
を表示する技術が、さらに、第３先行例としての特開平
１−240977号公報に、作成した回路図に対して設計ルー
ル検証プログラムを実施し、エラーメッセージを回路図
を表示するウィンドウとは別のウィンドウに表示し、回
路図上ではエラー発生部分を表示する技術などが知られ
ているが、入力された回路図面中の特定信号配線に接続
される各素子の駆動状況を知るには、上記第１先行例や
第２先行例では実現することができず、第３先行例にお
いては別プログラムをマルチタスク上で実行し、マルチ
ウィンドウ機能を有するCADシステムの画面上に表示す
るという制約があり、マルチタスク、マルチウィンドウ
を有しないCADシステムでは実現できないという問題点
があった。
いる技術として、第１先行例としての特開昭62−32565
号公報に、CADシステムを利用して回路図を作成する際
に、作成した回路図に対して論理検証を実施し、その結
果を回路図上に表示する技術が、また、第２先行例とし
ての特開平１−197880号公報に、回路図上にピンペア数
を表示する技術が、さらに、第３先行例としての特開平
１−240977号公報に、作成した回路図に対して設計ルー
ル検証プログラムを実施し、エラーメッセージを回路図
を表示するウィンドウとは別のウィンドウに表示し、回
路図上ではエラー発生部分を表示する技術などが知られ
ているが、入力された回路図面中の特定信号配線に接続
される各素子の駆動状況を知るには、上記第１先行例や
第２先行例では実現することができず、第３先行例にお
いては別プログラムをマルチタスク上で実行し、マルチ
ウィンドウ機能を有するCADシステムの画面上に表示す
るという制約があり、マルチタスク、マルチウィンドウ
を有しないCADシステムでは実現できないという問題点
があった。
この発明は、以上のような従来例の問題点を解消する
ためになされたもので、CRT等に表示された回路図面中
の指定した信号配線に接続される各素子の入出力電流値
と、駆動状況を簡単に知ることのできる回路図面表示装
置の抵抗を目的としている。
ためになされたもので、CRT等に表示された回路図面中
の指定した信号配線に接続される各素子の入出力電流値
と、駆動状況を簡単に知ることのできる回路図面表示装
置の抵抗を目的としている。
この発明に係る回路図面表示装置は、コンピュータシ
ステムを用いて回路図を入力し表示する回路図面表示装
置において、入力された回路図面中の指定信号配線に接
続されている端子名と入出力属性及び入出力電流値とそ
の総和を格納する信号テーブルを備えると共に、指定さ
れた信号配線を検索し該信号配線に接続された素子の端
子を検出して検出された出力端子の出力電流が検出され
た入力端子の入力電流の総和を駆動できるか否かを判定
し、画面上に該端子の入出力電流値と判定結果を表示す
る制御手段を備えたものである。
ステムを用いて回路図を入力し表示する回路図面表示装
置において、入力された回路図面中の指定信号配線に接
続されている端子名と入出力属性及び入出力電流値とそ
の総和を格納する信号テーブルを備えると共に、指定さ
れた信号配線を検索し該信号配線に接続された素子の端
子を検出して検出された出力端子の出力電流が検出され
た入力端子の入力電流の総和を駆動できるか否かを判定
し、画面上に該端子の入出力電流値と判定結果を表示す
る制御手段を備えたものである。
この発明における回路図面表示装置は、以上のような
構成により、入力された回路図面中の指定された信号配
線に接続されている素子の端子間の駆動状況を表示し、
駆動関係が正しいか否かを各信号配線毎に図面を見なが
ら容易に知ることができる。
構成により、入力された回路図面中の指定された信号配
線に接続されている素子の端子間の駆動状況を表示し、
駆動関係が正しいか否かを各信号配線毎に図面を見なが
ら容易に知ることができる。
以下、この発明を実施例に基づいて説明する。第１図
はこの発明に係る回路図面表示装置の一実施例のプログ
ラム要部の動作シーケンスを示すフローチャートであ
る。同図において、（20）〜（27）はプログラムのフロ
ーの各ステップを示している。又、第２図は本実施例に
よるCRT（２）上に表示された表示画面（11）の上記従
来例の第４図相当例を示したものであり、（14）は指定
された信号配線に接続された端子の入／出力電流値、
（15）は指定された信号配線上での駆動関係を表示した
ものである。また、第３図は指定した信号配線に接続さ
れている端子名と、入出力属性と、入出力電流値とその
総和を格納する信号テーブル（16）を示したものであ
る。
はこの発明に係る回路図面表示装置の一実施例のプログ
ラム要部の動作シーケンスを示すフローチャートであ
る。同図において、（20）〜（27）はプログラムのフロ
ーの各ステップを示している。又、第２図は本実施例に
よるCRT（２）上に表示された表示画面（11）の上記従
来例の第４図相当例を示したものであり、（14）は指定
された信号配線に接続された端子の入／出力電流値、
（15）は指定された信号配線上での駆動関係を表示した
ものである。また、第３図は指定した信号配線に接続さ
れている端子名と、入出力属性と、入出力電流値とその
総和を格納する信号テーブル（16）を示したものであ
る。
なお、この場合のハードウェアの構成は第４図に示し
た従来例の装置と実質的に同様であるが、異なる点は第
１図に示したフローチャートの内容を有するプログラム
及び第３図に示した信号テーブルをRAM（８）内に格納
して、キーボード（３）からコマンドを入力することに
より、当該プログラムを起動し、実行できる点である。
た従来例の装置と実質的に同様であるが、異なる点は第
１図に示したフローチャートの内容を有するプログラム
及び第３図に示した信号テーブルをRAM（８）内に格納
して、キーボード（３）からコマンドを入力することに
より、当該プログラムを起動し、実行できる点である。
次に、本実施例における動作について説明する。な
お、上記従来例において説明した動作により第５図に示
したような論理回路図が入力されて、CRT（２）の表示
画面上に表示されているものとする。
お、上記従来例において説明した動作により第５図に示
したような論理回路図が入力されて、CRT（２）の表示
画面上に表示されているものとする。
第１図のフローチャートにおいて、ステップ（20）で
上述したコマンドにより起動されたプログラムは、まず
ステップ（21）において、RAM（８）に格納してある第
３図の信号テーブル内の信号名、端子名、入出力属性、
電流値を初期化する。次いで、ステップ（22）で指定さ
れた信号配線を検索し、ステップ（23）で当該信号配線
に接続されている素子を検出し、そのライブラリデータ
を外部記憶装置（５）から読み出し、当該信号配線に接
続されている端子の入出力属性と入出力電流値を求め、
第３図の信号テーブル内の信号名、端子名、入出力属
性、電流値に格納する。電流値は出力電流の場合は＋、
入力電流の場合は−の符号をつけるものとする。次いで
ステップ（24）で当該信号配線に接続されている各素子
をすべて検索したか否かを判定し、まだ検索すべき素子
がある時（YES）は、ステップ（23）から再度繰り返
し、ない時（NO）はステップ（25）において、第３図の
信号テーブルの電流値の総和を求める。次いでステップ
（26）で第２図に示す画面（11）上で、当該信号配線に
接続されている各端子の電流値（14）を表示し、更に同
一画面上に、当該信号配線に接続された出力端子を持つ
素子が、同一信号配線に接続された入力端子を持つすべ
ての素子を駆動できるか否かのメッセージ（15）を表示
する。第２図の実施例においては駆動できない例を表示
している。次にステップ（27）で上記コマンド実行を終
了する。
上述したコマンドにより起動されたプログラムは、まず
ステップ（21）において、RAM（８）に格納してある第
３図の信号テーブル内の信号名、端子名、入出力属性、
電流値を初期化する。次いで、ステップ（22）で指定さ
れた信号配線を検索し、ステップ（23）で当該信号配線
に接続されている素子を検出し、そのライブラリデータ
を外部記憶装置（５）から読み出し、当該信号配線に接
続されている端子の入出力属性と入出力電流値を求め、
第３図の信号テーブル内の信号名、端子名、入出力属
性、電流値に格納する。電流値は出力電流の場合は＋、
入力電流の場合は−の符号をつけるものとする。次いで
ステップ（24）で当該信号配線に接続されている各素子
をすべて検索したか否かを判定し、まだ検索すべき素子
がある時（YES）は、ステップ（23）から再度繰り返
し、ない時（NO）はステップ（25）において、第３図の
信号テーブルの電流値の総和を求める。次いでステップ
（26）で第２図に示す画面（11）上で、当該信号配線に
接続されている各端子の電流値（14）を表示し、更に同
一画面上に、当該信号配線に接続された出力端子を持つ
素子が、同一信号配線に接続された入力端子を持つすべ
ての素子を駆動できるか否かのメッセージ（15）を表示
する。第２図の実施例においては駆動できない例を表示
している。次にステップ（27）で上記コマンド実行を終
了する。
なお、上記実施例においては回路図面として論理回路
を用いて説明したが、複数の素子を含む一般のアナログ
回路であってもよい。又、この発明方式を実現するプロ
グラムを上記実施例においては、RAM（８）に格納してC
PU（６）で実行するものとして説明したが、ROM（７）
に格納するようにしてもよい。さらに指定した信号配線
の輝度を高めたり、特別容易な色に変えるようにしても
よい。
を用いて説明したが、複数の素子を含む一般のアナログ
回路であってもよい。又、この発明方式を実現するプロ
グラムを上記実施例においては、RAM（８）に格納してC
PU（６）で実行するものとして説明したが、ROM（７）
に格納するようにしてもよい。さらに指定した信号配線
の輝度を高めたり、特別容易な色に変えるようにしても
よい。
以上説明したように、この発明によれば、入力された
回路図面中の指定された信号配線の駆動状況を画面上に
表示できるように構成したので、論理回路等の電気的な
設計誤りを極めて容易に知ることができるという効果が
ある。
回路図面中の指定された信号配線の駆動状況を画面上に
表示できるように構成したので、論理回路等の電気的な
設計誤りを極めて容易に知ることができるという効果が
ある。
第１図はこの発明の一実施例による回路図面表示装置の
プログラム要部を示す動作シーケンスフローチャート、
第２図はこの実施例によるCRT画面の一表示例の説明
図、第３図はこの実施例による信号テーブルの説明図、
第４図は従来及び本実施例の回路図面表示装置の一例の
ハードウェア構成を示すブロック図、第５図は従来のCR
T画面の一表示例の説明図である。 （11）……表示画面、（14）……指定された信号配線に
接続された端子の入出力電流値、（15）……指定された
信号配線上での駆動関係、（16）……信号テーブル。 なお、各図中、同一符号は同一または相当部分を示す。
プログラム要部を示す動作シーケンスフローチャート、
第２図はこの実施例によるCRT画面の一表示例の説明
図、第３図はこの実施例による信号テーブルの説明図、
第４図は従来及び本実施例の回路図面表示装置の一例の
ハードウェア構成を示すブロック図、第５図は従来のCR
T画面の一表示例の説明図である。 （11）……表示画面、（14）……指定された信号配線に
接続された端子の入出力電流値、（15）……指定された
信号配線上での駆動関係、（16）……信号テーブル。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】コンピュータシステムを用いて回路図を入
力し表示する回路図面表示装置において、入力された回
路図面中の指定信号配線に接続されている端子名と入出
力属性及び入出力電流値とその総和を格納する信号テー
ブルを備えると共に、指定された信号配線を検索し該信
号配線に接続された素子の端子を検出して検出された出
力端子の出力電流が検出された入力端子の入力電流の総
和を駆動できるか否かを判定し、画面上に該端子の入出
力電流値と判定結果を表示する制御手段を備えたことを
特徴とする回路図面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174668A JP2686167B2 (ja) | 1990-07-02 | 1990-07-02 | 回路図面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174668A JP2686167B2 (ja) | 1990-07-02 | 1990-07-02 | 回路図面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0462673A JPH0462673A (ja) | 1992-02-27 |
| JP2686167B2 true JP2686167B2 (ja) | 1997-12-08 |
Family
ID=15982611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2174668A Expired - Lifetime JP2686167B2 (ja) | 1990-07-02 | 1990-07-02 | 回路図面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2686167B2 (ja) |
-
1990
- 1990-07-02 JP JP2174668A patent/JP2686167B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462673A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856640B2 (ja) | 論理回路図エディタシステム | |
| JPH087654B2 (ja) | デ−タを入力すべきフィ−ルドをユ−ザに指定する方法 | |
| JP2000259841A (ja) | 有向グラフの論理的ズーム方法および装置 | |
| JPH0727349B2 (ja) | マルチウインドウの表示制御方式 | |
| JP2686167B2 (ja) | 回路図面表示装置 | |
| JPH11250037A (ja) | コンテンツ編集装置および記録媒体 | |
| JPS61176985A (ja) | Ｃｒｔ表示装置 | |
| JP3138430B2 (ja) | ユーザインタフェース画面作成支援装置 | |
| JPH04165469A (ja) | 回路図面表示装置 | |
| JP2721364B2 (ja) | 図編集装置 | |
| JP2561000B2 (ja) | 文字列出力方法 | |
| JP2560999B2 (ja) | 文字列出力方法 | |
| JP2728534B2 (ja) | バイト位置識別コード設定処理方式 | |
| JP3337385B2 (ja) | 表示制御回路 | |
| JPS6341977A (ja) | 表形式デ−タの表示方式 | |
| JP2532621B2 (ja) | ディジタル処理装置 | |
| JPH01191269A (ja) | 画像制御装置 | |
| JP2982535B2 (ja) | グラフ作成装置 | |
| JPH08339413A (ja) | データエントリ装置 | |
| JPH07271548A (ja) | 文字列出力方法 | |
| JPS63269266A (ja) | 文字認識装置 | |
| JPH05128228A (ja) | 図形処理装置 | |
| JPH01197880A (ja) | 回路図面表示方式 | |
| JPH096584A (ja) | 画像表示装置 | |
| JPH05334112A (ja) | ビットマップディスプレイ動作試験方法 |