JP2005092598A - システム制御手順自動生成方法および装置 - Google Patents

システム制御手順自動生成方法および装置 Download PDF

Info

Publication number
JP2005092598A
JP2005092598A JP2003326195A JP2003326195A JP2005092598A JP 2005092598 A JP2005092598 A JP 2005092598A JP 2003326195 A JP2003326195 A JP 2003326195A JP 2003326195 A JP2003326195 A JP 2003326195A JP 2005092598 A JP2005092598 A JP 2005092598A
Authority
JP
Japan
Prior art keywords
control procedure
system lsi
test
automatic generation
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003326195A
Other languages
English (en)
Inventor
Daisuke Hosoi
大佐 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003326195A priority Critical patent/JP2005092598A/ja
Publication of JP2005092598A publication Critical patent/JP2005092598A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】システムLSIの機能テスト方法において、テスト実施者がテスト手順書を作成するためにシステムLSI仕様書を分析することを不要にし、システムLSI仕様書と機能記述との間の制御手順確認作業をテスト実施者を介さずに実施可能にする。
【解決手段】制御手順自動生成部105においてシステムLSIの機能記述101から機能テストを実施するための制御手順を自動生成し、システムLSI仕様書100から全てのハードウェアの設定パターンを抽出し、比較部106において前記制御手順と前記設定パターンを比較することにより、システムLSI仕様書100に対する前記制御手順の整合性を検証することにより、テスト実施者が前記制御手順に基づいて容易に正確なテスト手順書を作成することを可能にする。
【選択図】 図1

Description

本発明はシステムLSIの機能検証を行うためのシステム制御手順の自動生成方法および装置に関するものである。
LSIが大規模化、複雑化するにつれて、人手作成によるテストパターンでは十分なテストケースをカバーすることが不可能になり、また、テストパターン自体にバグが混入する危険も大きいことから、従来、システムLSIの機能テストを効率的かつ自動的に行う方法が研究され、多く技術が実用化されてきた。
その中でも、システムLSIのテストパターンを自動生成することは重要な課題であり、テストカバレージを高めて効率の良いテストパターンを自動生成する技術が追求されてきた。例えば、特許文献1に開示されているように、事象発生確率の設定に基づいてテストカバレージを一定のレベルに維持し、品質の高いテストパターンを生成する技術がある。
しかしながら、設計されたシステムLSIがシステムLSI仕様書に記述された機能を満たしているかどうかを検証することに関しては、やはり人手に頼っているのが実状である。図7は、システムLSIの機能検証を行うための従来の機能テスト方法を示す図である。
図7において、機能仕様作成者はシステムLSI仕様書700を作成し、テスト実施者はシステムLSI仕様書700を分析してテスト手順書(制御手順、期待値)702を作成し、各ハード設計者はシステムLSI仕様書700に基づいて機能記述(RTL)701を作成し、最後に、テスト実施処理部703において、テスト手順書702に従って機能記述701をテストしている。
特開平10−221410号公報
前記システムLSIの機能検証を行うための従来の機能テスト方法においては、テスト実施者がシステムLSI仕様書を分析してテスト手順書を作成しているが、システムの大規模化、複雑化、短期開発化により、テスト実施者がシステムLSIの制御機能を把握するのが困難になっているという問題がある。
システムLSI仕様書には、機能仕様、回路構成図、レジスタ仕様等は明記されていても、1チップとしてのシステムLSI全体の制御機能を把握している技術者は少なく、制御手順(設定例)が明記されていないことが多い。
そのため、テスト実施者は、テスト手順書を作成する工程において、制御手順が不明な機能があれば、都度、機能仕様作成者あるいは機能仕様作成者経由で各ハードウェア設計者に対して問合せ、制御手順を確認するといった手間がかかってしまう。
またテスト実施工程においても同様の問題が生じ、テスト結果が不合格であった場合の解析においては、それぞれの部署で制御手順確認作業が発生してしまうため、本来の評価以外の工数が多く発生していた。
本発明は前記従来の問題を解決するもので、システムLSIの機能検証を行うための機能テスト方法において、テスト実施者がテスト手順書を作成するためにシステムLSI仕様書を分析することを不要にし、システムLSI仕様書と機能記述との間の制御手順確認作業をテスト実施者を介さずに実施することができるシステム制御手順自動生成装置を提供することを目的とする。
本発明のシステム制御手順自動生成方法は、システムLSIの機能検証を行うためのシステム制御手順の自動生成方法において、前記システムLSIの出力に指定パターンを得るための制御手順を前記システムLSIの機能記述から自動生成する。
上記構成によれば、システムLSIの機能検証を行うために必要なシステムLSIの出力パターンを指定し、これを与える制御手順を機能記述から直接生成することができるため、機能テストのための精度の高い制御手順を効率よく得ることができ、正確な機能テストを実施することができる。
本発明のシステム制御手順自動生成方法は、さらに、前記システムLSIの仕様書から全てのハードウェアの設定パターンを抽出し、前記制御手順を前記設定パターンと比較し、前記システムLSIの仕様書に対する前記制御手順の整合性を検証する。
上記構成によれば、機能記述から自動生成された制御手順を、システムLSI仕様書から抽出されたハードウェアの設定パターンと比較することにより、機能テスト実施前にシステム制御手順とシステムLSI仕様書との整合性が確認でき、効率よくかつ正確な機能テストを実施することができる。
制御手順とシステムLSI仕様書との整合がとれなかった場合、これを各ハード設計者に通知し、機能仕様作成者との間で仕様を確認してもらうが、そこにはテスト実施者は介入する必要がないため、テスト手順書作成段階において非熟練者でも容易にテスト手順書を作成し、テストを実施することができる。
本発明のシステム制御手順自動生成方法において、前記制御手順を実行するテストプログラムを自動生成することが好ましい。
本発明のシステム制御手順自動生成装置は、システムLSIの機能検証を行うためのシステム手順の自動生成装置において、前記システムLSIの出力に指定パターンを得るための制御手順を前記システムLSIの機能記述から自動生成する制御手順自動生成部と、前記システムLSIの仕様書から全てのハードウェアの設定パターンを抽出する設定パターン抽出部と、前記制御手順と前記設定パターンを比較する比較部とを備える。
上記構成によれば、機能記述から直接生成された精度の高い制御手順を、システムLSI仕様書から抽出されたハードウェアの設定パターンと比較することができるため、機能テスト実施前にシステム制御手順とシステムLSI仕様書との整合性が確認でき、効率よくかつ正確な機能テストを実施することができる。
本発明によれば、機能テスト実施前にシステム制御手順とシステムLSI仕様書との整合性が検証されるため、テスト実施者と機能仕様作成者および各ハード設計者との間での人手による制御手順確認作業が大幅に削減できる。
また、機能記述で明示されているレジスタや結線情報等から制御手順が自動生成されるため、人為的な制御手順作成ミスおよびミスよる後戻り作業が発生せず、テストの精度も向上するとともに、システムLSIの機能テストを従来よりも正確かつ効率的に実施することが可能となる。
さらに、システムLSI仕様書に網羅されていない制御手順書(設定例)も作成できるため、ユーザに対してシステムLSI仕様書とともに制御手順書も提供でき、システムLSIの制御が容易かつ正確に実現可能となり、ユーザにおける製品の開発効率も向上する。
図1は本発明の一実施の形態に係るシステム制御手順自動生成方法を示す図である。図1において、機能仕様作成者はシステムLSI仕様書100を作成し、各ハード設計者はシステムLSI仕様書100により機能記述(RTL)101を作成する。テスト実施者はシステムLSI仕様書100と機能記述101からシステム制御手順自動生成装置104によりテスト手順書102(制御手順、期待値等)を作成する。
ここでは機能記述のレベルとしてRTL(Register Transfer Level)を例に挙げて説明するが、これに限定するものではなく、動作レベル(Behavior Level)や構造記述(Structure Level)であってもよい。また、ハードウェア記述言語(HDL)に関しても、VHDLやVerilogHDLあるいはシステムC等のいずれであってもよい。
システム制御手順自動生成装置104においては、制御手順自動生成部105により機能記述101のレジスタや結線情報等から制御手順を自動生成する。また、比較部106はシステムLSI仕様書100と制御手順自動生成部105が生成する制御手順との比較を行う。
比較部106によりシステムLSI仕様書100と制御手順自動生成部105が生成する制御手順とが一致していた場合は、それがテスト手順書102となる。しかしながら不一致であった場合は、各ハード設計者に対して整合性がとれていない内容を通知し、機能仕様作成者との間で不一致箇所の仕様を確認し、システムLSI仕様書100か機能記述101かのいずれかに修正を施す。
テスト手順書102の作成完了後、ツールを使用するテスト実施処理部103にてテスト手順書102に従って機能記述101のテストを行う。そこでテスト結果が不合格になった場合は、各ハード設計者に対して不合格内容を通知し、各ハード設計者は機能仕様作成者との間で不合格箇所の仕様を確認し、システムLSI仕様書100か機能記述101かのいずれかに修正を施す。
このようにすることで、システム制御手順自動生成装置104の比較部106にて不合格となった場合や、テスト実施処理103で不合格となった場合は、テスト実施者は不合格内容を各ハード担当者に通知するだけで済み、仕様確認には介入する必要が無くなる。
次に、制御手順自動生成部105の動作について、図2に構成を示す論理回路例を用いて説明する。図2において、200はフラグAを含むレジスタA、201はフラグIとフラグJを含むレジスタB、202は機能ブロックA、203はセレクタ、204はトライステートバッファ、205は端子である。
端子205からの出力信号212としてHレベルを出力させたい場合、レジスタAのフラグAに1を設定し、レジスタBのフラグIに1を設定する。この設定により、セレクタ203ではフラグAの出力信号207が選択され、その出力信号線209にはHレベルが出力される。さらに、レジスタBのフラグJを1に設定することによりトライステートバッファ204がイネーブルとなり、信号線209の信号レベルがそのまま出力信号212となるため、端子205からHレベルを出力させることができる。
また、機能ブロックA202から出力される信号208が常にHレベルであれば、フラグAは1あるいは0のどちらでもよく、フラグIに0を設定する。この設定によりセレクタ203では信号208が選択され、その出力信号線209はHレベルが出力される。以降は前記同様に、フラグJを1に設定することによりトライステートバッファ204がイネーブルとなり、信号線209の信号レベルがそのまま出力信号212となるため、端子205からHレベルを出力させることができる。
このように、制御手順自動生成部105は、機能記述101のレジスタや論理セルおよび結線情報により、出力させたい端子、あるいは信号レベルの指定により、どのレジスタにどんな値を設定すればよいかを出力する。
図3は自動生成される制御手順の出力形式の構成例を示す図である。図3において、300は設定順序欄、301はレジスタ名欄、302はアドレス欄、303は設定値欄である。図2の論理回路例を用いると、まず1番目の設定項目304で「0x0000B060番地のレジスタAに0x01を設定する」という内容が記述される。次に2番目の設定項目305で同じく「0x0000B064番地のレジスタBに0x03を設定する」という内容が記述されファイルに出力される。
次に比較部106の動作について説明する。図4は比較部106の処理の流れを示す図である。図4において、システムLSI仕様書100、制御手順自動生成部105、比較部106は図1の構成部分である。
比較部106において、402はシステムLSI仕様書100からレジスタ仕様を抜粋し全ての設定パターンを抽出する設定パターン抽出部、403は設定パターン抽出部402で抽出した全ての設定パターンを設定パターンテーブルファイル404として生成する設定パターンテーブルファイル生成部、405は制御手順自動生成部105により自動生成された制御手順ファイル401と設定パターンテーブルファイル404を比較する比較判定部である。
比較判定部405で制御手順ファイル401の内容が設定パターンテーブルファイル404に整合するものであれば、その制御手順ファイル401をリファレンスにしてテスト実施者はテスト手順書を作成する。逆に整合していなければ、ハード設計者に対して設計および仕様の確認を依頼する。
このように、本実施の形態のシステム制御手順自動生成方法および装置によれば、人手を伴わず機能記述から制御手順が自動生成でき、また生成した制御手順をシステムLSI仕様書と比較して整合をとるため、設計ミスが早期に発見可能であり、効率よくかつ正確な制御手順を生成することができる。
次に、上記システム制御手順自動生成方法をコンピュータで実行させるプログラムについて説明する。図5は、機能記述で表現された論理回路図のレジスタや論理セルおよび結線情報からユーザ指定条件を満たす制御手順を自動生成させる制御プログラムを示すフロー図である。
図5のフロー図において、ステップ500でユーザ指定条件を入力し、ステップ501で機能記述を入力し、ステップ502でユーザ指定条件を満たすレジスタ制御手順を探索し、ステップ503で探索結果の制御手順をファイルに出力する。
また、図6は自動生成された制御手順生成ファイルとシステムLSI仕様書のレジスタ仕様から抽出した設定パターンテーブルファイルとを比較する制御プログラムを示すフロー図である。
図6のフロー図において、ステップ600でシステムLSI仕様書のレジスタ仕様を入力し、ステップ601でレジスタ仕様から全ての設定パターンを抽出し、ステップ602で抽出した設定パターンをテーブルファイルとして生成し、ステップ603でテーブルファイルと自動生成された制御手順ファイルとを比較し、ステップ604、605で合否を判定する。
このように、制御手順を自動生成する方法および自動生成された制御手順とシステムLSI仕様書を比較する方法を実現する制御プログラムを使用することにより、制御手順の作成が自動化でき、効率よく正確な制御手順を生成することが可能となる。
本発明のシステム制御手順自動生成方法および装置は、機能テスト実施前にシステム制御手順とシステムLSI仕様書との整合性が検証されるため、テスト実施者と機能仕様作成者および各ハード設計者との間での人手による制御手順確認作業が大幅に削減できる効果を有し、システムLSIの機能検証を行うためのシステム制御手順の自動生成方法および装置等として有用である。
本発明の一実施の形態に係るシステム制御手順自動生成方法を示す図。 論理回路例を示す回路図。 自動生成される制御手順の出力形式の構成例を示す図。 本発明の一実施の形態における比較部の処理の流れを示す図。 制御手順を自動生成させる制御プログラムを示すフロー図。 制御手順生成ファイルと設定パターンテーブルファイルとを比較する制御プログラムを示すフロー図。 従来のシステムLSIの機能テスト方法を示す図。
符号の説明
100、700 システムLSI仕様書
101、701 機能記述(RTL)
102、702 テスト手順書
103、703 テスト実施処理部
104 システム制御手順自動生成装置
105 制御手順自動生成部
106 比較部
107 制御手順書
200 レジスタA
201 レジスタB
202 機能ブロックA
203 セレクタ
204 トライステートバッファ
205 端子
207 レジスタAのフラグAからの出力信号
208 機能ブロックAの出力信号
209 セレクタ203の出力信号
210 レジスタBのフラグIからの出力信号
211 レジスタBのフラグJからの出力信号
212 端子の出力信号
300 設定順序欄
301 レジスタ名欄
302 アドレス欄
303 設定値欄
304 1番目の設定項目
305 2番目の設定項目
401 制御手順ファイル
402 設定パターン抽出部
403 設定パターンテーブルファイル生成部
404 設定パターンテーブルファイル
405 比較判定部
500〜503、600〜605 ステップ

Claims (6)

  1. システムLSIの機能検証を行うためのシステム制御手順の自動生成方法において、
    前記システムLSIの出力に指定パターンを得るための制御手順を前記システムLSIの機能記述から自動生成するシステム制御手順自動生成方法。
  2. 前記システムLSIの仕様書から全てのハードウェアの設定パターンを抽出し、前記制御手順を前記設定パターンと比較し、前記システムLSIの仕様書に対する前記制御手順の整合性を検証する請求項1記載のシステム制御手順自動生成方法。
  3. 前記制御手順を実行するテストプログラムを自動生成する請求項1記載のシステム制御手順自動生成方法。
  4. システムLSIの機能検証を行うためのシステム手順の自動生成装置において、
    前記システムLSIの出力に指定パターンを得るための制御手順を前記システムLSIの機能記述から自動生成する制御手順自動生成部と、前記システムLSIの仕様書から全てのハードウェアの設定パターンを抽出する設定パターン抽出部と、前記制御手順と前記設定パターンを比較する比較部とを備えるシステム制御手順自動生成装置。
  5. 請求項1から3のいずれか一項記載のシステム制御手順自動生成方法をコンピュータに実行させるプログラム。
  6. 請求項5記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
JP2003326195A 2003-09-18 2003-09-18 システム制御手順自動生成方法および装置 Pending JP2005092598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003326195A JP2005092598A (ja) 2003-09-18 2003-09-18 システム制御手順自動生成方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003326195A JP2005092598A (ja) 2003-09-18 2003-09-18 システム制御手順自動生成方法および装置

Publications (1)

Publication Number Publication Date
JP2005092598A true JP2005092598A (ja) 2005-04-07

Family

ID=34456447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003326195A Pending JP2005092598A (ja) 2003-09-18 2003-09-18 システム制御手順自動生成方法および装置

Country Status (1)

Country Link
JP (1) JP2005092598A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008083781A (ja) * 2006-09-26 2008-04-10 Fujitsu Ltd 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008083781A (ja) * 2006-09-26 2008-04-10 Fujitsu Ltd 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法
JP4707191B2 (ja) * 2006-09-26 2011-06-22 富士通株式会社 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法

Similar Documents

Publication Publication Date Title
CN109739766B (zh) 一种快速搭建fpga数字仿真模型的系统及方法
JP2006244073A (ja) 半導体設計装置
JP3872954B2 (ja) 有限状態機械を識別して回路設計を検査するシステムおよび方法
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
US6564365B1 (en) Method of simultaneously displaying schematic and timing data
CN112560401B (zh) Verilog文件转换方法、装置、存储介质及设备
US20070061641A1 (en) Apparatus and method for generating test driver
JP2005292144A (ja) 集積回路デバイスを試験するための集積回路デバイス試験を検証する方法及び装置
CN112444731B (zh) 芯片测试方法、装置、处理器芯片及服务器
CN115470748A (zh) 一种芯片仿真加速方法、装置、电子设备及存储介质
JP2003141206A (ja) Lsiテスト・データのタイミング検証方法およびlsiテスト・データのタイミング検証プログラム
CN111624475B (zh) 大规模集成电路的测试方法及系统
CN115803642A (zh) 自动协助电路验证
JP2005092598A (ja) システム制御手順自動生成方法および装置
CN115408967A (zh) 通过结构分析标识安全相关端口与其安全机制的关联
US10060976B1 (en) Method and apparatus for automatic diagnosis of mis-compares
JP6146224B2 (ja) 判定方法、判定プログラム、および判定装置
JP2020098413A (ja) テスト支援装置、テスト支援方法及びコンピュータプログラム
JPH07121576A (ja) 故障シミュレーション装置
JPH06265598A (ja) テスト仕様生成方式
JP3305049B2 (ja) ソフトウェア品質管理システム
JP2013206310A (ja) モデル検査装置、モデル検査方法、およびプログラム
JP2008204187A (ja) 情報処理装置及び情報処理方法
JP2011053764A (ja) 動作合成検証補助装置、動作合成検証補助方法、プログラム、及び記録媒体
Rajsuman Extending EDA environment from design to test