JP4707191B2 - 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 - Google Patents
検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 Download PDFInfo
- Publication number
- JP4707191B2 JP4707191B2 JP2006260339A JP2006260339A JP4707191B2 JP 4707191 B2 JP4707191 B2 JP 4707191B2 JP 2006260339 A JP2006260339 A JP 2006260339A JP 2006260339 A JP2006260339 A JP 2006260339A JP 4707191 B2 JP4707191 B2 JP 4707191B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- verification
- executed
- combination
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Description
まず、この発明の実施の形態にかかる検証支援装置のハードウェア構成について説明する。図1は、この発明の実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。
つぎに、検証対象回路の一例について説明する。図2は、検証対象回路の一例を示す説明図である。検証対象回路200は、複数のインターフェースレジスタ(以下、単に「レジスタ」と称す)A〜Gからなるレジスタ群201と内部論理202とを備えるディジタル回路である。各レジスタA〜Gには、コマンドに応じた値がセットされたり、コマンド実行されたときの内部論理202の動作により、値が書き込まれたり、保持された値が読み出されたりする。
つぎに、この発明の実施の形態にかかる検証支援装置の機能的構成について説明する。図3は、この発明の実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。図3において、検証支援装置300は、取得部301と、分類部302と、設定部303と、比較部304と、検出部305と、生成部306と、入力部307と、算出部308とを備えている。
つぎに、この発明の実施の形態にかかる検証支援処理手順について説明する。図13は、この発明の実施の形態にかかる検証支援処理手順の第1の例を示すフローチャートである。図13において、まず、取得部301によって検証対象回路200の実装記述情報310が取得されるまで待ち受け(ステップS1301:No)、実装記述情報310が取得された場合(ステップS1301:Yes)、分類部302により、検証対象回路200で実行可能なコマンドごとに、検証対象回路200内のレジスタを処理内容別に分類する(ステップS1302)。これにより、実装記述分類情報312が得られる。
前記取得工程によって取得された実装記述情報に基づいて、前記検証対象回路で実行可能なコマンドごとに、当該コマンドの実行に用いられる前記検証対象回路内のレジスタを、前記コマンドによる処理内容別に分類させる分類工程と、
前記分類工程によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行されるコマンドとその後に実行されるコマンドとの組み合わせごとに、当該組み合わせに応じた検証優先度を設定させる設定工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
前記組み合わせの集合の中の一の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「読み出し」である場合、前記一の組み合わせに応じた検証優先度を、他の組み合わせに応じた検証優先度よりも高く設定させることを特徴とする付記1に記載の検証支援プログラム。
前記組み合わせの集合の中の一の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「書込み」である場合、前記一の組み合わせに応じた検証優先度を、他の組み合わせに応じた検証優先度よりも高く設定させることを特徴とする付記1に記載の検証支援プログラム。
前記組み合わせの集合の中の第1の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「読み出し」である場合、前記第1の組み合わせに応じた検証優先度を、他の組み合わせに応じた検証優先度よりも高く設定させ、
前記組み合わせの集合の中の第2の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「書込み」である場合、前記第2の組み合わせに応じた検証優先度を、前記第1の組み合わせに応じた検証優先度よりも低く、かつ前記他の組み合わせに応じた検証優先度よりも高く設定させることを特徴とする付記1に記載の検証支援プログラム。
前記分類工程によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行されるコマンドとその後に実行されるコマンドとの組み合わせのうち、前記処理内容が前記仕様書とは異なる組み合わせを、前記比較工程によって比較された比較結果に基づいて検出させる検出工程と、を前記コンピュータに実行させ、
前記設定工程は、
前記検出工程によって検出された検出結果に基づいて、前記検証優先度を設定させることを特徴とする付記1〜4のいずれか一つに記載の検証支援プログラム。
前記入力工程によって入力された連続コマンドに関する識別情報と、前記設定工程によって設定された検証優先度とに基づいて、前記連続コマンドの有効度を算出させる算出工程と、を前記コンピュータに実行させることを特徴とする付記1〜6のいずれか一つに記載の検証支援プログラム。
前記取得工程によって取得された実装記述情報に基づいて、前記検証対象回路で実行可能なコマンドごとに、当該コマンドの実行に用いられる前記検証対象回路内のレジスタを、前記コマンドによる処理内容別に分類させる分類工程と、
前記検証対象回路の仕様書にしたがって前記コマンドによる処理内容別に分類されたレジスタと、前記分類工程によって分類された処理内容別のレジスタとを、前記コマンドごとに比較させる比較工程と、
前記分類工程によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行されるコマンドとその後に実行されるコマンドとの組み合わせのうち、前記処理内容が前記仕様書とは異なる組み合わせを、前記比較工程によって比較された比較結果に基づいて検出させる検出工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
前記取得手段によって取得された実装記述情報に基づいて、前記検証対象回路で実行可能なコマンドごとに、当該コマンドの実行に用いられる前記検証対象回路内のレジスタを、前記コマンドによる処理内容別に分類する分類手段と、
前記分類手段によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行されるコマンドとその後に実行されるコマンドとの組み合わせごとに、当該組み合わせに応じた検証優先度を設定する設定手段と、
を備えることを特徴とする検証支援装置。
前記組み合わせの集合の中の一の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「読み出し」である場合、前記一の組み合わせに応じた検証優先度を、他の組み合わせに応じた検証優先度よりも高く設定することを特徴とする付記10に記載の検証支援装置。
前記組み合わせの集合の中の一の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「書込み」である場合、前記一の組み合わせに応じた検証優先度を、他の組み合わせに応じた検証優先度よりも高く設定することを特徴とする付記10に記載の検証支援装置。
前記組み合わせの集合の中の第1の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「読み出し」である場合、前記第1の組み合わせに応じた検証優先度を、他の組み合わせに応じた検証優先度よりも高く設定し、
前記組み合わせの集合の中の第2の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「書込み」である場合、前記第2の組み合わせに応じた検証優先度を、前記第1の組み合わせに応じた検証優先度よりも低く、かつ前記他の組み合わせに応じた検証優先度よりも高く設定することを特徴とする付記10に記載の検証支援装置。
前記分類手段によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行されるコマンドとその後に実行されるコマンドとの組み合わせのうち、前記処理内容が前記仕様書とは異なる組み合わせを、前記比較手段によって比較された比較結果に基づいて検出する検出手段と、を備え、
前記設定手段は、
前記検出手段によって検出された検出結果に基づいて、前記検証優先度を設定することを特徴とする付記10〜13のいずれか一つに記載の検証支援装置。
前記入力手段によって入力された連続コマンドに関する識別情報と、前記設定手段によって設定された検証優先度とに基づいて、前記連続コマンドの有効度を算出する算出手段と、
を備えることを特徴とする付記10〜15のいずれか一つに記載の検証支援装置。
前記取得手段によって取得された実装記述情報に基づいて、前記検証対象回路で実行可能なコマンドごとに、当該コマンドの実行に用いられる前記検証対象回路内のレジスタを、前記コマンドによる処理内容別に分類する分類手段と、
前記検証対象回路の仕様書にしたがって前記コマンドによる処理内容別に分類されたレジスタと、前記分類手段によって分類された処理内容別のレジスタとを、前記コマンドごとに比較する比較手段と、
前記分類手段によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行されるコマンドとその後に実行されるコマンドとの組み合わせのうち、前記処理内容が前記仕様書とは異なる組み合わせを、前記比較手段によって比較された比較結果に基づいて検出する検出手段と、
を備えることを特徴とする検証支援装置。
前記取得工程によって取得された実装記述情報に基づいて、前記検証対象回路で実行可能なコマンドごとに、当該コマンドの実行に用いられる前記検証対象回路内のレジスタを、前記コマンドによる処理内容別に分類する分類工程と、
前記分類工程によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行されるコマンドとその後に実行されるコマンドとの組み合わせごとに、当該組み合わせに応じた検証優先度を設定する設定工程と、
を含んだことを特徴とする検証支援方法。
前記組み合わせの集合の中の一の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「読み出し」である場合、前記一の組み合わせに応じた検証優先度を、他の組み合わせに応じた検証優先度よりも高く設定することを特徴とする付記18に記載の検証支援方法。
前記組み合わせの集合の中の一の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「書込み」である場合、前記一の組み合わせに応じた検証優先度を、他の組み合わせに応じた検証優先度よりも高く設定することを特徴とする付記18に記載の検証支援方法。
前記組み合わせの集合の中の第1の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「読み出し」である場合、前記第1の組み合わせに応じた検証優先度を、他の組み合わせに応じた検証優先度よりも高く設定し、
前記組み合わせの集合の中の第2の組み合わせにおいて、同一のレジスタに対し、前記先に実行されるコマンドによる処理内容が「書込み」で、前記後に実行されるコマンドによる処理内容が「書込み」である場合、前記第2の組み合わせに応じた検証優先度を、前記第1の組み合わせに応じた検証優先度よりも低く、かつ前記他の組み合わせに応じた検証優先度よりも高く設定することを特徴とする付記18に記載の検証支援方法。
前記分類工程によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行されるコマンドとその後に実行されるコマンドとの組み合わせのうち、前記処理内容が前記仕様書とは異なる組み合わせを、前記比較工程によって比較された比較結果に基づいて検出する検出工程と、を含み、
前記設定工程は、
前記検出工程によって検出された検出結果に基づいて、前記検証優先度を設定することを特徴とする付記18〜21のいずれか一つに記載の検証支援方法。
前記入力工程によって入力された連続コマンドに関する識別情報と、前記設定工程によって設定された検証優先度とに基づいて、前記連続コマンドの有効度を算出する算出工程と、
を含んだことを特徴とする付記18〜23のいずれか一つに記載の検証支援方法。
前記取得工程によって取得された実装記述情報に基づいて、前記検証対象回路で実行可能なコマンドごとに、当該コマンドの実行に用いられる前記検証対象回路内のレジスタを、前記コマンドによる処理内容別に分類する分類工程と、
前記検証対象回路の仕様書にしたがって前記コマンドによる処理内容別に分類されたレジスタと、前記分類工程によって分類された処理内容別のレジスタとを、前記コマンドごとに比較する比較工程と、
前記分類工程によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行されるコマンドとその後に実行されるコマンドとの組み合わせのうち、前記処理内容が前記仕様書とは異なる組み合わせを、前記比較工程によって比較された比較結果に基づいて検出する検出工程と、
を含んだことを特徴とする検証支援方法。
201 レジスタ群
202 内部論理
300 検証支援装置
301 取得部
302 分類部
303 設定部
304 比較部
305 検出部
306 生成部
307 入力部
308 算出部
310 実装記述情報
311 コマンド定義ファイル群
312 実装記述分類情報
313 検証優先度設定テーブル
314 コマンド組み合わせ規則
315 仕様書分類情報
316 参照ルールテーブル
320 連続コマンド
330 連続コマンド
340 優先条件付連続コマンド
Claims (5)
- 検証対象回路の実装記述情報を取得させる取得工程と、
前記取得工程によって取得された実装記述情報に基づいて、前記検証対象回路で実行可能なコマンドごとに、当該コマンドの実行に用いられる前記検証対象回路内のレジスタを、前記コマンドによる処理内容別に分類させる分類工程と、
前記分類工程によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行される先行コマンドとその後に実行される後続コマンドとの組み合わせにおいて、同一レジスタについての前記先行コマンドでの処理内容と前記後続コマンドの処理内容の組み合わせで特定される連続処理内容に応じた検証優先度を設定させる設定工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。 - 検証対象回路の実装記述情報を取得させる取得工程と、
前記取得工程によって取得された実装記述情報に基づいて、前記検証対象回路で実行可能なコマンドごとに、当該コマンドの実行に用いられる前記検証対象回路内のレジスタを、前記コマンドによる処理内容別に分類させる分類工程と、
前記検証対象回路の仕様書にしたがって前記コマンドによる処理内容別に分類されたレジスタと、前記分類工程によって分類された処理内容別のレジスタとを、前記コマンドごとに比較させる比較工程と、
前記分類工程によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行されるコマンドとその後に実行されるコマンドとの組み合わせのうち、前記処理内容が前記仕様書とは異なる組み合わせを、前記比較工程によって比較された比較結果に基づいて検出させる検出工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。 - 請求項1または2に記載の検証支援プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
- 検証対象回路の実装記述情報を取得する取得手段と、
前記取得手段によって取得された実装記述情報に基づいて、前記検証対象回路で実行可能なコマンドごとに、当該コマンドの実行に用いられる前記検証対象回路内のレジスタを、前記コマンドによる処理内容別に分類する分類手段と、
前記分類手段によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行される先行コマンドとその後に実行される後続コマンドとの組み合わせにおいて、同一レジスタについての前記先行コマンドでの処理内容と前記後続コマンドの処理内容の組み合わせで特定される連続処理内容に応じた検証優先度を設定させる設定手段と、
を備えることを特徴とする検証支援装置。 - 取得手段、分類手段および設定手段を備えるコンピュータが、
前記取得手段により、検証対象回路の実装記述情報を取得する取得工程と、
前記分類手段により、前記取得工程によって取得された実装記述情報に基づいて、前記検証対象回路で実行可能なコマンドごとに、当該コマンドの実行に用いられる前記検証対象回路内のレジスタを、前記コマンドによる処理内容別に分類する分類工程と、
前記設定手段により、前記分類工程によって処理内容別にレジスタが分類されたコマンドの集合の中から選ばれた、先に実行される先行コマンドとその後に実行される後続コマンドとの組み合わせにおいて、同一レジスタについての前記先行コマンドでの処理内容と前記後続コマンドの処理内容の組み合わせで特定される連続処理内容に応じた検証優先度を設定する設定工程と、
を実行することを特徴とする検証支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006260339A JP4707191B2 (ja) | 2006-09-26 | 2006-09-26 | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 |
US11/698,858 US7779377B2 (en) | 2006-09-26 | 2007-01-29 | Method and apparatus for aiding verification of circuit, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006260339A JP4707191B2 (ja) | 2006-09-26 | 2006-09-26 | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008083781A JP2008083781A (ja) | 2008-04-10 |
JP4707191B2 true JP4707191B2 (ja) | 2011-06-22 |
Family
ID=39354641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006260339A Active JP4707191B2 (ja) | 2006-09-26 | 2006-09-26 | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7779377B2 (ja) |
JP (1) | JP4707191B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7594079B2 (en) * | 2006-09-29 | 2009-09-22 | Mips Technologies, Inc. | Data cache virtual hint way prediction, and applications thereof |
US9946547B2 (en) | 2006-09-29 | 2018-04-17 | Arm Finance Overseas Limited | Load/store unit for a processor, and applications thereof |
JP5163350B2 (ja) * | 2008-05-19 | 2013-03-13 | 富士通株式会社 | 検証支援プログラム、検証支援装置および検証支援方法 |
US7991605B1 (en) * | 2008-06-06 | 2011-08-02 | Cadence Design Systems, Inc. | Method and apparatus for translating a verification process having recursion for implementation in a logic emulator |
US9141738B2 (en) * | 2012-06-04 | 2015-09-22 | Reveal Design Automation | Sequential non-deterministic detection in hardware design |
US9754112B1 (en) | 2014-11-24 | 2017-09-05 | Bluerisc, Inc. | Detection and healing of vulnerabilities in computer code |
US9619312B2 (en) * | 2015-02-12 | 2017-04-11 | International Business Machines Corporation | Persistent command parameter table for pre-silicon device testing |
CN109144806B (zh) * | 2017-06-19 | 2022-02-01 | 合肥君正科技有限公司 | 一种寄存器传输级电路的功能验证方法及装置 |
KR102486624B1 (ko) * | 2020-10-15 | 2023-01-11 | (주)큐랩스 | 설계된 회로도에서의 회로 및 부품 검증 시스템 및 방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002041596A (ja) * | 2000-07-28 | 2002-02-08 | Sony Corp | 回路検証方法および装置 |
JP2003076742A (ja) * | 2001-09-05 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 検証パターン抽出装置とその方法 |
JP2003345848A (ja) * | 2002-05-24 | 2003-12-05 | Fujitsu Ltd | 論理検証方法、論理検証装置及び半導体装置 |
JP2004326237A (ja) * | 2003-04-22 | 2004-11-18 | Mitsubishi Electric Corp | テストケース生成装置及びテストケース生成方法及びテストケース及びテスト方法 |
JP2005092598A (ja) * | 2003-09-18 | 2005-04-07 | Matsushita Electric Ind Co Ltd | システム制御手順自動生成方法および装置 |
JP2005275963A (ja) * | 2004-03-25 | 2005-10-06 | Toshiba Corp | モニタ記述生成装置、モニタ記述生成方法及びモニタ記述生成プログラム |
JP2006164282A (ja) * | 2004-12-03 | 2006-06-22 | Arm Ltd | 自動的に生成されたテストプログラムのための採点機構 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05151297A (ja) | 1991-11-27 | 1993-06-18 | Hokuriku Nippon Denki Software Kk | 論理検証装置 |
US5495422A (en) * | 1993-10-12 | 1996-02-27 | Wang Laboratories, Inc. | Method for combining a plurality of independently operating circuits within a single package |
US5537580A (en) * | 1994-12-21 | 1996-07-16 | Vlsi Technology, Inc. | Integrated circuit fabrication using state machine extraction from behavioral hardware description language |
US7036106B1 (en) * | 2000-02-17 | 2006-04-25 | Tensilica, Inc. | Automated processor generation system for designing a configurable processor and method for the same |
US6523151B2 (en) * | 2000-05-25 | 2003-02-18 | International Business Machines Corporation | Method for verifying the design of a microprocessor |
JP2002157145A (ja) | 2000-11-20 | 2002-05-31 | Hitachi Ltd | 論理検証方式 |
JP2004054549A (ja) | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 論理シミュレーション装置 |
JP4183182B2 (ja) * | 2003-08-22 | 2008-11-19 | 株式会社リコー | 設計支援装置および設計支援方法 |
US7103803B2 (en) * | 2004-01-08 | 2006-09-05 | International Business Machines Corporation | Method for verification of command processing in a computer system design having a multiple priority command queue |
US7313773B1 (en) * | 2004-05-26 | 2007-12-25 | Coware, Inc. | Method and device for simulator generation based on semantic to behavioral translation |
JP4217220B2 (ja) | 2005-01-07 | 2009-01-28 | 富士通株式会社 | 検証支援プログラムおよび検証支援装置 |
US7822951B2 (en) * | 2007-08-01 | 2010-10-26 | Advanced Micro Devices, Inc. | System and method of load-store forwarding |
-
2006
- 2006-09-26 JP JP2006260339A patent/JP4707191B2/ja active Active
-
2007
- 2007-01-29 US US11/698,858 patent/US7779377B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002041596A (ja) * | 2000-07-28 | 2002-02-08 | Sony Corp | 回路検証方法および装置 |
JP2003076742A (ja) * | 2001-09-05 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 検証パターン抽出装置とその方法 |
JP2003345848A (ja) * | 2002-05-24 | 2003-12-05 | Fujitsu Ltd | 論理検証方法、論理検証装置及び半導体装置 |
JP2004326237A (ja) * | 2003-04-22 | 2004-11-18 | Mitsubishi Electric Corp | テストケース生成装置及びテストケース生成方法及びテストケース及びテスト方法 |
JP2005092598A (ja) * | 2003-09-18 | 2005-04-07 | Matsushita Electric Ind Co Ltd | システム制御手順自動生成方法および装置 |
JP2005275963A (ja) * | 2004-03-25 | 2005-10-06 | Toshiba Corp | モニタ記述生成装置、モニタ記述生成方法及びモニタ記述生成プログラム |
JP2006164282A (ja) * | 2004-12-03 | 2006-06-22 | Arm Ltd | 自動的に生成されたテストプログラムのための採点機構 |
Also Published As
Publication number | Publication date |
---|---|
US20080126768A1 (en) | 2008-05-29 |
JP2008083781A (ja) | 2008-04-10 |
US7779377B2 (en) | 2010-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4707191B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
JP4314233B2 (ja) | 設計支援装置、設計支援方法、設計支援プログラム、および記録媒体 | |
US8750571B2 (en) | Methods of object search and recognition | |
JP4549280B2 (ja) | 設計支援装置、設計支援方法、および設計支援プログラム | |
US8069026B2 (en) | Clock gating analyzing apparatus, clock gating analyzing method, and computer product | |
JP6787045B2 (ja) | 検証支援プログラム、検証支援方法、および情報処理装置 | |
US20080150940A1 (en) | Image processing apparatus and method thereof | |
US8458110B2 (en) | Verification support apparatus, verification support method, and computer product | |
JP4716964B2 (ja) | タイミングダイアグラム編集プログラム、タイミングダイアグラム編集装置およびタイミングダイアグラム編集方法 | |
US7464363B2 (en) | Verification support device, verification support method, and computer product | |
JP5125385B2 (ja) | 検証シナリオ作成プログラム、該プログラムを記録した記録媒体、検証シナリオ作成装置、および検証シナリオ作成方法 | |
US9378316B2 (en) | Computer product for supporting design and verification of integrated circuit | |
US8775873B2 (en) | Data processing apparatus that performs test validation and computer-readable storage medium | |
US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
JP7140507B2 (ja) | 墨消し処理を行う情報処理装置、その制御方法及びプログラム | |
JP4387324B2 (ja) | プロパティ変換装置 | |
US20110138228A1 (en) | Verification computer product and apparatus | |
JP4344207B2 (ja) | 文書検索装置、文書検索方法、文書検索プログラム、および記録媒体 | |
JP4946588B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
JP4217204B2 (ja) | タイミング例外パス検出装置、タイミング例外パス検出方法およびタイミング例外パス検出プログラム | |
JP4324122B2 (ja) | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 | |
JP4747036B2 (ja) | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 | |
JP5109960B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
US8560986B2 (en) | Computer product, apparatus, and method for correcting assertion | |
JP2008250649A (ja) | Ui設計用シナリオ処理プログラム、ui設計用シナリオ処理システムおよびui設計用シナリオ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4707191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |