JP2009093491A - 検証シナリオ作成プログラム、該プログラムを記録した記録媒体、検証シナリオ作成装置、および検証シナリオ作成方法 - Google Patents
検証シナリオ作成プログラム、該プログラムを記録した記録媒体、検証シナリオ作成装置、および検証シナリオ作成方法 Download PDFInfo
- Publication number
- JP2009093491A JP2009093491A JP2007264716A JP2007264716A JP2009093491A JP 2009093491 A JP2009093491 A JP 2009093491A JP 2007264716 A JP2007264716 A JP 2007264716A JP 2007264716 A JP2007264716 A JP 2007264716A JP 2009093491 A JP2009093491 A JP 2009093491A
- Authority
- JP
- Japan
- Prior art keywords
- hardware block
- access
- verification
- path
- verification scenario
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】検証対象となるバスシステムを構成する複数のハードウェアブロックの中から、相互にアクセス可能な任意のアクセス元およびアクセス先のハードウェアブロックを抽出し、アクセス元のハードウェアブロックからアクセス先のハードウェアブロックに辿り着くまでのパスを探索する。そして、探索されたパスごとに、アクセス先のハードウェアブロックに割り当てられたアドレス範囲へのアクセスが発生した場合における、アクセス元のハードウェアブロックのトランザクションを検証するための検証シナリオを作成し、その検証シナリオを当該検証シナリオに対応するパスと関連付けて出力する。
【選択図】図7
Description
まず、この発明の実施の形態にかかる検証シナリオ作成装置のハードウェア構成について説明する。図1は、この発明の実施の形態にかかる検証シナリオ作成装置のハードウェア構成を示す説明図である。
つぎに、この発明の実施の形態にかかる検証シナリオ作成装置100の機能的構成について説明する。図4は、この発明の実施の形態にかかる検証シナリオ作成装置の機能的構成を示すブロック図である。図4において、検証シナリオ作成装置100は、抽出部401と、探索部402と、生成部403と、作成部404と、出力部405と、削除部406と、検出部407と、検索部408と、判定部409と、から構成されている。
つぎに、この発明の実施の形態にかかる検証シナリオ作成装置100の検証シナリオ作成処理手順について説明する。図7は、この発明の実施の形態にかかる検証シナリオ作成装置の検証シナリオ作成処理手順を示すフローチャートである。
図9は、メモリマップの一例を示す説明図である。図9において、メモリマップ900は、アドレスごとに、バスシステム200(図2参照)内のデータ通信に関する仕様情報900−1〜900−3を有している。ここで、符号910は、アクセス先のハードウェアブロックにアクセスするためのアドレス範囲を表わしている。
つぎに、このメモリマップ900に定義されている仕様情報900−1〜900−3に基づいて、有向グラフを生成する生成部403による生成処理の具体例について説明する。図10〜図12は、有向グラフの生成過程を示す説明図である。
つぎに、この有向グラフ1200を用いて、抽出部401による抽出処理および探索部402による探索処理の具体例について説明する。まず、抽出部401により、有向グラフ1200から任意のアクセス先のハードウェアブロックを表わすノードN4,N5のいずれか一方を抽出する。このあと、探索部402により、有向エッジに従って、抽出部401によって抽出されたノードからアクセス元のハードウェアブロックを表わすノードに辿り着くまでのパスを探索する。
つぎに、作成部404による作成処理の具体例について説明する。ここでは、作成部404は、探索部402によって探索されたパスP1〜P7ごとの検証シナリオを作成することとなる。ここで、図5に示したシナリオテンプレート500を利用して、パスP1の検証シナリオを作成する場合について説明する。パスP1は、アクセス元のCPU201からアクセス先のデバイスA202に直接アクセスする経路である。
『Scenario1‖Scenario2,Scenario1‖Scenario3,Scenario2‖Scenario3』
『Scenario1‖Scenario2‖Scenario3』
『Scenario4‖Scenario5,Scenario4‖Scenario6,Scenario4‖Scenario7,Scenario5‖Scenario6,Scenario5‖Scenario7,Scenario6‖Scenario7』
『Scenario4‖Scenario5‖Scenario6,Scenario4‖Scenario5‖Scenario7,Scenario4‖Scenario6‖Scenario7,Scenario5‖Scenario6‖Scenario7』
『Scenario4‖Scenario5‖Scenario6‖Scenario7』
つぎに、生成部403による生成処理の具体的処理手順について説明する。図14は、生成処理の具体的処理手順を示すフローチャートである。図14のフローチャートにおいて、まず、バスシステム内のアクセス元およびアクセス先となり得るすべてのハードウェアブロックをノードとしてそれぞれ異なる列に配置する(ステップS1401)。
つぎに、検証シナリオ作成処理の具体的処理手順について説明する。図15は、検証シナリオ作成処理の具体的処理手順を示すフローチャートである。図15のフローチャートにおいて、まず、抽出部401により、生成部403によって生成された有向グラフから任意のアクセス先のハードウェアブロックを表わすノードを抽出する(ステップS1501)。
前記抽出工程によって抽出されたアクセス元のハードウェアブロックからアクセス先のハードウェアブロックに辿り着くまでのパスを探索させる探索工程と、
前記探索工程によって探索されたパスごとに、前記アクセス先のハードウェアブロックに割り当てられたアドレス範囲へのアクセスが発生した場合における、前記アクセス元のハードウェアブロックのトランザクションを検証するための検証シナリオを作成させる作成工程と、
前記作成工程によって作成された検証シナリオを当該検証シナリオに対応するパスと関連付けて出力させる出力工程と、
をコンピュータに実行させることを特徴とする検証シナリオ作成プログラム。
さらに、前記探索工程によって複数のパスが探索された場合、前記パスごとの検証シナリオを組み合わせることにより、前記アドレス範囲への競合アクセスが発生した場合における検証シナリオを作成させることを特徴とする付記1に記載の検証シナリオ作成プログラム。
前記出力工程は、
前記削除工程によって削除された結果、残余の検証シナリオを当該検証シナリオに対応するパスと関連付けて出力させることを特徴とする付記1または2に記載の検証シナリオ作成プログラム。
前記探索工程によって探索されたパスのうち、前記検出工程によって検出されたアクセス元のハードウェアブロックからアクセス先のハードウェアブロックに辿り着くまでの間に前記バス系統とは異なる他のバス系統を経由するパスを検索させる検索工程と、
前記検索工程によって検索されたパス内のアクセス先のハードウェアブロックが前記他のバス系統に属するか否かを判定させる判定工程と、を前記コンピュータに実行させ、
前記削除工程は、
前記判定工程によって前記他のバス系統に属していないと判定された場合、前記検索工程によって検索されたパスに関連付けられている検証シナリオを削除することを特徴とする付記3に記載の検証シナリオ作成プログラム。
前記抽出工程は、
前記生成工程によって生成された有向グラフから任意のアクセス先のハードウェアブロックを抽出させ、
前記探索工程は、
前記有向グラフ内のノード間を接続する有向エッジに従って、前記抽出工程によって抽出されたアクセス元のハードウェアブロックから当該アクセス先のハードウェアブロックにアクセス可能なアクセス元のハードウェアブロックまでのパスを探索することを特徴とする付記1〜3のいずれか一つに記載の検証シナリオ作成プログラム。
前記バスシステム内のハードウェアブロックにアクセスするためのアドレス範囲、および相互にアクセス可能なアクセス元およびアクセス先のハードウェアブロックの組み合わせを定義するメモリマップに基づいて、前記有向グラフを生成させることを特徴とする付記5に記載の検証シナリオ作成プログラム。
前記バスシステム内のハードウェアブロックが利用可能なトランザクションを定義する前記メモリマップに基づいて、前記アクセス元のハードウェアブロックのトランザクションを検証するための検証シナリオを作成させることを特徴とする付記6に記載の検証シナリオ作成プログラム。
前記抽出手段によって抽出されたアクセス元のハードウェアブロックからアクセス先のハードウェアブロックに辿り着くまでのパスを探索する探索手段と、
前記探索手段によって探索されたパスごとに、前記アクセス先のハードウェアブロックに割り当てられたアドレス範囲へのアクセスが発生した場合における、前記アクセス元のハードウェアブロックのトランザクションを検証するための検証シナリオを作成する作成手段と、
前記作成手段によって作成された検証シナリオを当該検証シナリオに対応するパスと関連付けて出力する出力手段と、
を備えることを特徴とする検証シナリオ作成装置。
前記抽出工程によって抽出されたアクセス元のハードウェアブロックからアクセス先のハードウェアブロックに辿り着くまでのパスを探索する探索工程と、
前記探索工程によって探索されたパスごとに、前記アクセス先のハードウェアブロックに割り当てられたアドレス範囲へのアクセスが発生した場合における、前記アクセス元のハードウェアブロックのトランザクションを検証するための検証シナリオを作成する作成工程と、
前記作成工程によって作成された検証シナリオを当該検証シナリオに対応するパスと関連付けて出力する出力工程と、
を含んだことを特徴とする検証シナリオ作成方法。
201 CPU
202 デバイスA
203 デバイスB
204 メインバスコントローラ
205 サブバスコントローラ
206 メインバス
207 サブバス
208 ブリッジ
401 抽出部
402 探索部
403 生成部
404 作成部
405 出力部
406 削除部
407 検出部
408 検索部
409 判定部
500 シナリオテンプレート
510,520,530,540 挿入位置
600 構成モデル
900 メモリマップ
900−1,900−2,900−3 仕様情報
1200 有向グラフ
1300 関連付けテーブル
Claims (8)
- 検証対象となるバスシステムを構成する複数のハードウェアブロックの中から、相互にアクセス可能な任意のアクセス元およびアクセス先のハードウェアブロックを抽出させる抽出工程と、
前記抽出工程によって抽出されたアクセス元のハードウェアブロックからアクセス先のハードウェアブロックに辿り着くまでのパスを探索させる探索工程と、
前記探索工程によって探索されたパスごとに、前記アクセス先のハードウェアブロックに割り当てられたアドレス範囲へのアクセスが発生した場合における、前記アクセス元のハードウェアブロックのトランザクションを検証するための検証シナリオを作成させる作成工程と、
前記作成工程によって作成された検証シナリオを当該検証シナリオに対応するパスと関連付けて出力させる出力工程と、
をコンピュータに実行させることを特徴とする検証シナリオ作成プログラム。 - 前記作成工程は、
さらに、前記探索工程によって複数のパスが探索された場合、前記パスごとの検証シナリオを組み合わせることにより、前記アドレス範囲への競合アクセスが発生した場合における検証シナリオを作成させることを特徴とする請求項1に記載の検証シナリオ作成プログラム。 - 前記アクセス元のハードウェアブロックと前記アクセス先のハードウェアブロックとが同一のハードウェアブロックとからなるパスの検証シナリオを削除させる削除工程を前記コンピュータに実行させ、
前記出力工程は、
前記削除工程によって削除された結果、残余の検証シナリオを当該検証シナリオに対応するパスと関連付けて出力させることを特徴とする請求項1または2に記載の検証シナリオ作成プログラム。 - 前記バスシステム内の同一のバス系統に属するアクセス元およびアクセス先のハードウェアブロックを検出させる検出工程と、
前記探索工程によって探索されたパスのうち、前記検出工程によって検出されたアクセス元のハードウェアブロックからアクセス先のハードウェアブロックに辿り着くまでの間に前記バス系統とは異なる他のバス系統を経由するパスを検索させる検索工程と、
前記検索工程によって検索されたパス内のアクセス先のハードウェアブロックが前記他のバス系統に属するか否かを判定させる判定工程と、を前記コンピュータに実行させ、
前記削除工程は、
前記判定工程によって前記他のバス系統に属していないと判定された場合、前記検索工程によって検索されたパスに関連付けられている検証シナリオを削除することを特徴とする請求項3に記載の検証シナリオ作成プログラム。 - 前記バスシステム内の異なるバス系統を接続するブリッジと前記アクセス元のハードウェアブロックと前記アクセス先のハードウェアブロックとがノード化された有向グラフを生成させる生成工程を前記コンピュータに実行させ、
前記抽出工程は、
前記生成工程によって生成された有向グラフから任意のアクセス先のハードウェアブロックを抽出させ、
前記探索工程は、
前記有向グラフ内のノード間を接続する有向エッジに従って、前記抽出工程によって抽出されたアクセス元のハードウェアブロックから当該アクセス先のハードウェアブロックにアクセス可能なアクセス元のハードウェアブロックまでのパスを探索することを特徴とする請求項1〜3のいずれか一つに記載の検証シナリオ作成プログラム。 - 請求項1〜5のいずれか一つに記載の検証シナリオ作成プログラムを記録したコンピュータに読み取り可能な記録媒体。
- 検証対象となるバスシステムを構成する複数のハードウェアブロックの中から、相互にアクセス可能な任意のアクセス元およびアクセス先のハードウェアブロックを抽出する抽出手段と、
前記抽出手段によって抽出されたアクセス元のハードウェアブロックからアクセス先のハードウェアブロックに辿り着くまでのパスを探索する探索手段と、
前記探索手段によって探索されたパスごとに、前記アクセス先のハードウェアブロックに割り当てられたアドレス範囲へのアクセスが発生した場合における、前記アクセス元のハードウェアブロックのトランザクションを検証するための検証シナリオを作成する作成手段と、
前記作成手段によって作成された検証シナリオを当該検証シナリオに対応するパスと関連付けて出力する出力手段と、
を備えることを特徴とする検証シナリオ作成装置。 - 検証対象となるバスシステムを構成する複数のハードウェアブロックの中から、相互にアクセス可能な任意のアクセス元およびアクセス先のハードウェアブロックを抽出する抽出工程と、
前記抽出工程によって抽出されたアクセス元のハードウェアブロックからアクセス先のハードウェアブロックに辿り着くまでのパスを探索する探索工程と、
前記探索工程によって探索されたパスごとに、前記アクセス先のハードウェアブロックに割り当てられたアドレス範囲へのアクセスが発生した場合における、前記アクセス元のハードウェアブロックのトランザクションを検証するための検証シナリオを作成する作成工程と、
前記作成工程によって作成された検証シナリオを当該検証シナリオに対応するパスと関連付けて出力する出力工程と、
を含んだことを特徴とする検証シナリオ作成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264716A JP5125385B2 (ja) | 2007-10-10 | 2007-10-10 | 検証シナリオ作成プログラム、該プログラムを記録した記録媒体、検証シナリオ作成装置、および検証シナリオ作成方法 |
US12/230,110 US8117573B2 (en) | 2007-10-10 | 2008-08-22 | Verification-scenario generating apparatus, verification-scenario generating method, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264716A JP5125385B2 (ja) | 2007-10-10 | 2007-10-10 | 検証シナリオ作成プログラム、該プログラムを記録した記録媒体、検証シナリオ作成装置、および検証シナリオ作成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009093491A true JP2009093491A (ja) | 2009-04-30 |
JP5125385B2 JP5125385B2 (ja) | 2013-01-23 |
Family
ID=40535317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007264716A Expired - Fee Related JP5125385B2 (ja) | 2007-10-10 | 2007-10-10 | 検証シナリオ作成プログラム、該プログラムを記録した記録媒体、検証シナリオ作成装置、および検証シナリオ作成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8117573B2 (ja) |
JP (1) | JP5125385B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL2006639A (en) * | 2010-06-04 | 2011-12-06 | Asml Netherlands Bv | Self-assemblable polymer and method for use in lithography. |
US20130159591A1 (en) * | 2011-12-14 | 2013-06-20 | International Business Machines Corporation | Verifying data received out-of-order from a bus |
US8930759B2 (en) | 2012-04-02 | 2015-01-06 | International Business Machines Corporation | Stream generation |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10124134A (ja) * | 1996-10-21 | 1998-05-15 | Osaka Gas Co Ltd | 診断システム |
JP2003015968A (ja) * | 2001-06-29 | 2003-01-17 | Fujitsu Ltd | バスシミュレータ |
JP2007058431A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | シミュレーションモデル、及びシミュレーション方法 |
JP2007257291A (ja) * | 2006-03-23 | 2007-10-04 | Fujitsu Ltd | シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 |
JP2007317096A (ja) * | 2006-05-29 | 2007-12-06 | Fujitsu Ltd | 検証シナリオ作成プログラム、記録媒体、検証シナリオ作成装置および検証シナリオ作成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW591378B (en) | 2001-02-22 | 2004-06-11 | Hitachi Ltd | Memory test method, information recording medium and semiconductor integrated circuit |
US8102758B2 (en) * | 2007-03-05 | 2012-01-24 | Cisco Technology, Inc. | Analyzing virtual private network failures |
-
2007
- 2007-10-10 JP JP2007264716A patent/JP5125385B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-22 US US12/230,110 patent/US8117573B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10124134A (ja) * | 1996-10-21 | 1998-05-15 | Osaka Gas Co Ltd | 診断システム |
JP2003015968A (ja) * | 2001-06-29 | 2003-01-17 | Fujitsu Ltd | バスシミュレータ |
JP2007058431A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | シミュレーションモデル、及びシミュレーション方法 |
JP2007257291A (ja) * | 2006-03-23 | 2007-10-04 | Fujitsu Ltd | シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 |
JP2007317096A (ja) * | 2006-05-29 | 2007-12-06 | Fujitsu Ltd | 検証シナリオ作成プログラム、記録媒体、検証シナリオ作成装置および検証シナリオ作成方法 |
Also Published As
Publication number | Publication date |
---|---|
US8117573B2 (en) | 2012-02-14 |
JP5125385B2 (ja) | 2013-01-23 |
US20090100211A1 (en) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6865721B1 (en) | Optimization of the top level in abutted-pin hierarchical physical design | |
JP6260359B2 (ja) | データ分割処理プログラム,データ分割処理装置及びデータ分割処理方法 | |
JP2007034584A (ja) | 高位合成装置、自動高位合成方法、高位合成プログラム及びゲートネットリスト自動検証方法 | |
JP2008191833A (ja) | 論理構造認識処理プログラム、論理構造認識処理方法および論理構造認識処理装置 | |
JP6996629B2 (ja) | 検証自動化装置、検証自動化方法、およびプログラム | |
JP4707191B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
CN107783766A (zh) | 对应用程序的文件进行清理的方法和装置 | |
US11030162B2 (en) | Distributed processing management method and distributed processing management apparatus | |
JP5125385B2 (ja) | 検証シナリオ作成プログラム、該プログラムを記録した記録媒体、検証シナリオ作成装置、および検証シナリオ作成方法 | |
US20060236281A1 (en) | Logic circuit design method, computer-readable recording medium having logic circuit design program stored therein, and logic circuit design device | |
JP5157534B2 (ja) | 動作合成装置、および、プログラム | |
JP7275816B2 (ja) | 情報処理装置及びプログラム | |
JP6724605B2 (ja) | 画像処理装置、画像処理方法、および画像処理プログラム | |
WO2017175375A1 (ja) | データクレンジングシステム、方法、及び、プログラム | |
JP7140507B2 (ja) | 墨消し処理を行う情報処理装置、その制御方法及びプログラム | |
JP2013008237A (ja) | 関連情報抽出プログラム、関連情報抽出方法及び関連情報抽出装置 | |
JP2008299423A (ja) | 情報処理装置および情報処理プログラム | |
JP5219543B2 (ja) | 情報処理装置及び情報処理方法及びプログラム | |
JP4828318B2 (ja) | 複数様式帳票統合印刷方法、システム及びプログラム | |
JP4946588B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
JP5842437B2 (ja) | 情報処理装置及び情報処理プログラム | |
WO2021024791A1 (ja) | 設計支援システム及び設計支援方法 | |
JP4448048B2 (ja) | 構造解析プログラム | |
JP6603637B2 (ja) | ユーザインタフェース接続装置、及びプログラム | |
JP2009070206A (ja) | データ検索システムおよびデータ検索方法ならびにデータ検索装置,検索実行者端末およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |