JP4324122B2 - 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 - Google Patents
設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 Download PDFInfo
- Publication number
- JP4324122B2 JP4324122B2 JP2005061551A JP2005061551A JP4324122B2 JP 4324122 B2 JP4324122 B2 JP 4324122B2 JP 2005061551 A JP2005061551 A JP 2005061551A JP 2005061551 A JP2005061551 A JP 2005061551A JP 4324122 B2 JP4324122 B2 JP 4324122B2
- Authority
- JP
- Japan
- Prior art keywords
- format data
- verification
- design rule
- representative
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
まず、この発明の実施の形態にかかる設計ルール検証装置のハードウェア構成について説明する。図1は、この発明の実施の形態にかかる設計ルール検証装置のハードウェア構成を示すブロック図である。
つぎに、この発明の実施の形態にかかる半導体回路に関するレイアウトデータの内容について説明する。図2は、この発明の実施の形態にかかる半導体回路に関するレイアウトデータの内容を示す説明図である。図2において、レイアウトデータ200は、半導体回路を構成する配線、ビア、電源回路などの物体を表した図形情報である。レイアウトデータ200は、たとえば、DEF/LEFフォーマットで構成されている。レイアウトデータ200は、具体的には、物体を示す物体形式データ201と、代表形式データ202とを有している。
つぎに、この発明の実施の形態にかかる設計ルール検証装置の機能的構成について説明する。図3は、この発明の実施の形態にかかる設計ルール検証装置の機能的構成を示すブロック図である。図3において、設計ルール検証装置300は、取得部301と、検証部302と、出力部303と、から構成されている。
つぎに、実施例4にかかる設計ルール検証処理手順について説明する。図11は、実施例4にかかる設計ルール検証処理手順を示すフローチャートである。まず、代表形式データ700が取得された場合(ステップS1101:Yes)、代表形式データ700のデータ構造変換をおこなう(ステップS1102)。そして、i=1とし、同電位グループのネット数をnとして(ステップS1103)、ネットNiを抽出する(ステップS1104)。
つぎに、実施例5にかかる設計ルール検証処理手順について説明する。図13は、実施例5にかかる設計ルール検証処理手順を示すフローチャートである。まず、代表形式データ700が取得された場合(ステップS1301:Yes)、代表形式データ700のデータ構造変換をおこなう(ステップS1302)。そして、i=1とし、同電位グループのネット数をnとして(ステップS1303)、ネットNiを抽出する(ステップS1304)。
つぎに、実施例6にかかる設計ルール検証処理手順について説明する。図16は、実施例6にかかる設計ルール検証処理手順を示すフローチャートである。まず、すべての物体形式データ1200が取得された場合(ステップS1601:Yes)、すべての物体形式データ1200の禁止領域Rを設定する(ステップS1602)。そして、すべての禁止領域RをBit Map構造に変換する(ステップS1603)。
つぎに、この実施例7にかかる領域判定処理手順について説明する。図19および図20は、実施例7にかかる領域判定処理手順を示すフローチャートである。図19に示したフローチャートは、図11に示したステップS1107と図13に示したステップS1307に代わる手順であり、図20に示したフローチャートは、図16に示したステップS1607に代わる手順である。
前記取得工程によって取得された代表形式データに基づいて、前記レイアウトデータが設計ルールに違反しているか否かを検証させる検証工程と、
前記検証工程によって検証された検証結果を出力させる出力工程と、
をコンピュータに実行させることを特徴とする設計ルール検証プログラム。
前記半導体回路内の物体に関する物体形式データのデータ形式を変換することによって、前記物体形式データを表現する代表形式データを取得させることを特徴とする付記1に記載の設計ルール検証プログラム。
前記代表形式データを、所定の検証対象条件に合致する代表形式データと、合致しない代表形式データとに振り分けさせる振分け工程と、
前記振分け工程によって振り分けられた、前記所定の検証対象条件に合致しない代表形式データを、前記半導体回路内の物体に関する物体形式データに変換させる変換工程と、を含み、
前記検証工程は、
前記振分け工程によって振り分けられた、前記検証対象条件に合致する代表形式データと、前記変換手段によって変換された物体形式データと、に基づいて、前記レイアウトデータが設計ルールに違反しているか否かを検証させることを特徴とする付記1に記載の設計ルール検証プログラム。
前記半導体回路内の物体に関する物体形式データを、所定の検証対象条件に合致する物体形式データと、合致しない物体形式データとに振り分けさせる振分け工程と、
前記振分け工程によって振り分けられた、前記所定の検証対象条件に合致しない物体形式データを、前記代表形式データに変換させる変換工程と、を含み、
前記検証工程は、
前記振分け工程によって振り分けられた、前記検証対象条件に合致する物体形式データと、前記変換工程によって変換された代表形式データと、に基づいて、前記レイアウトデータが設計ルールに違反しているか否かを検証させることを特徴とする付記1に記載の設計ルール検証プログラム。
前記半導体回路の設計ルールに基づいて、前記取得工程によって取得された代表形式データを包含する領域を設定させる設定工程と、
前記設定工程によって設定された領域内に、当該領域が設定された代表形式データ以外の他の代表形式データが配置されているか否かを判定させる領域判定工程と、を含み、
前記出力工程は、
前記領域判定工程によって判定された領域判定結果を出力させることを特徴とする付記1〜4のいずれか一つに記載の設計ルール検証プログラム。
前記取得工程によって取得された代表形式データの中から、任意のネットを構成する代表形式データを指定させる指定工程を含み、
前記設定工程は、
前記半導体回路の設計ルールに基づいて、前記指定工程によって指定された代表形式データを包含する領域を設定させ、
前記領域判定工程は、
前記設定工程によって設定された領域内に、前記代表形式データを含むネット以外の他のネットを構成する他の代表形式データが配置されているか否かを判定させすることを特徴とする付記5に記載の設計ルール検証プログラム。
前記半導体回路の設計ルールに基づいて、前記取得手段によって取得された物体形式データを包含する領域を設定させる設定工程と、
前記設定工程によって設定された領域内に、前記取得工程によって取得された代表形式データが配置されているか否かを判定させる領域判定工程と、を含み、
前記出力工程は、
前記領域判定工程によって判定された判定結果を出力させることを特徴とする付記3または4に記載の設計ルール検証プログラム。
前記取得工程によって取得された物体形式データの中から、任意のネットを構成する物体形式データを指定させる指定工程を含み、
前記設定工程は、
前記半導体回路の設計ルールに基づいて、前記指定工程によって指定された物体形式データを包含する領域を設定させ、
前記領域判定工程は、
前記設定工程によって設定された領域内に、前記物体形式データが指定されたネット以外の他のネットを構成する前記代表形式データが配置されているか否かを判定させることを特徴とする付記3または4に記載の設計ルール検証プログラム。
前記設計ルールが複数種類存在する場合、前記領域判定手段によって判定された判定結果が擬似エラーであるか否かを判定させる擬似エラー判定工程を含み、
前記エラー判定工程によって判定された判定結果に基づいて、前記レイアウトデータが設計ルールに違反しているか否かを検証させることを特徴とする付記5〜8のいずれか一つに記載の設計ルール検証プログラム。
前記取得工程によって取得された代表形式データに基づいて、前記レイアウトデータが設計ルールに違反しているか否かを検証する検証工程と、
前記検証工程によって検証された検証結果を出力する出力工程と、
を含んだことを特徴とする設計ルール検証方法。
前記取得手段によって取得された代表形式データに基づいて、前記レイアウトデータが設計ルールに違反しているか否かを検証する検証手段と、
前記検証手段によって検証された検証結果を出力する出力手段と、
を備えることを特徴とする設計ルール検証装置。
301 取得部
302 検証部
303 出力部
310 設計ルール
401 抽出部
402 データ形式変換部
501、601 振分け部
502、602 データ形式変換部
701 データ構造変換部
702 指定部
703 領域設定部
704 領域判定部
Claims (6)
- 半導体回路内の物体に関するレイアウトデータから、所定の座標系で多角形または頂点を用いて前記物体を表現した物体形式データを、所定の検証対象条件に合致する物体形式データと、合致しない物体形式データとに振り分けさせる振分け処理と、前記振分け処理によって振り分けられた、前記所定の検証対象条件に合致しない物体形式データを、前記所定の座標系よりも格子が大きいグリッド座標系の格子点上の代表点または当該代表点および代表点間の線分を用いて前記物体を表現した代表形式データに変換させるデータ変換処理と、を含む取得工程と、
前記振分け処理によって振り分けられた、前記検証対象条件に合致する物体形式データが、前記変換処理によって変換された代表形式データを含む前記グリッド座標系の格子群内に配置されているか否かにより、前記レイアウトデータが設計ルールに違反しているか否かを検証させる検証工程と、
前記検証工程によって検証された検証結果を出力させる出力工程と、
をコンピュータに実行させることを特徴とする設計ルール検証プログラム。 - 前記検証工程は、
前記所定の検証対象条件に合致する物体形式データの禁止領域を設定させる領域設定工程と、
前記領域設定工程によって設定された禁止領域をよりアクセスが高速になるデータ構造に変換させる構造変換工程と、
前記データ変換工程により変換された代表形式データ群のうち、同電位グループとなる一のネットに属する代表形式データを抽出させる同電位抽出工程と、
前記同電位抽出工程によって抽出された前記一のネットに属する代表形式データが、前記構造変換工程によって構造変換された禁止領域のうち前記一のネット以外の他のネットに属する禁止領域に配置されているか否かを判定させる領域判定工程と、を含み、
前記出力工程は、
前記領域判定工程によって判定された領域判定結果を出力させることを特徴とする請求項1に記載の設計ルール検証プログラム。 - 前記設計ルールが複数種類存在する場合、前記領域判定工程によって判定された判定結果が擬似エラーであるか否かを判定させる擬似エラー判定工程を前記コンピュータに実行させ、
前記検証工程は、
前記擬似エラー判定工程によって判定された判定結果に基づいて、前記レイアウトデータが設計ルールに違反しているか否かを検証させることを特徴とする請求項1または2に記載の設計ルール検証プログラム。 - 前記検証工程は、
前記擬似エラー判定工程によって擬似エラーであると判定された場合、前記一のネットに属する代表形式データと前記他のネットに属する物体形式データとの距離に基づく図形演算により、前記レイアウトデータが設計ルールに違反しているか否かを検証させることを特徴とする請求項3に記載の設計ルール検証プログラム。 - 請求項1〜4のいずれか一つに記載の設計ルール検証プログラムを記録したコンピュータに読み取り可能な記録媒体。
- 半導体回路内の物体に関するレイアウトデータから、所定の座標系で多角形または頂点を用いて前記物体を表現した物体形式データを、所定の検証対象条件に合致する物体形式データと、合致しない物体形式データとに振り分けさせる振分け処理と、前記振分け処理によって振り分けられた、前記所定の検証対象条件に合致しない物体形式データを、前記所定の座標系よりも格子が大きいグリッド座標系の格子点上の代表点または当該代表点および代表点間の線分を用いて前記物体を表現した代表形式データに変換させるデータ変換処理と、を含む取得手段と、
前記振分け処理によって振り分けられた、前記検証対象条件に合致する物体形式データが、前記変換処理によって変換された代表形式データを含む前記グリッド座標系の格子群内に配置されているか否かにより、前記レイアウトデータが設計ルールに違反しているか否かを検証させる検証手段と、
前記検証手段によって検証された検証結果を出力させる出力手段と、
を備えることを特徴とする設計ルール検証装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061551A JP4324122B2 (ja) | 2005-03-04 | 2005-03-04 | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061551A JP4324122B2 (ja) | 2005-03-04 | 2005-03-04 | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009108132A Division JP4659892B2 (ja) | 2009-04-27 | 2009-04-27 | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006244313A JP2006244313A (ja) | 2006-09-14 |
JP4324122B2 true JP4324122B2 (ja) | 2009-09-02 |
Family
ID=37050651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005061551A Expired - Fee Related JP4324122B2 (ja) | 2005-03-04 | 2005-03-04 | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4324122B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111079284A (zh) * | 2019-12-12 | 2020-04-28 | 北京中电普华信息技术有限公司 | 电网全域逻辑数据模型验证方法、装置、服务器及介质 |
-
2005
- 2005-03-04 JP JP2005061551A patent/JP4324122B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006244313A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9772805B2 (en) | Information processor and digital plate inspection method | |
JP4082616B2 (ja) | 信号伝播経路描画装置、その描画方法及びプログラム | |
KR20140116428A (ko) | 공식 검출 엔진 | |
JP2008083781A (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
JP6150766B2 (ja) | 情報処理装置、プログラム、及び自動ページ差し替え方法 | |
JP5521384B2 (ja) | 書籍掲載文書の電子的な編集・内容変更システム、書籍掲載文書の電子的な編集・内容変更プログラムおよび書籍作成システム | |
JP2008312139A (ja) | 印刷装置及び印刷方法 | |
JP4324122B2 (ja) | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 | |
JP4659892B2 (ja) | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 | |
JP4716964B2 (ja) | タイミングダイアグラム編集プログラム、タイミングダイアグラム編集装置およびタイミングダイアグラム編集方法 | |
JP5251639B2 (ja) | 半導体装置の設計検証装置 | |
JP2008004024A (ja) | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 | |
JP5293488B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP7140507B2 (ja) | 墨消し処理を行う情報処理装置、その制御方法及びプログラム | |
JP4589294B2 (ja) | 設計/検証支援プログラムおよび該プログラムを記録した記録媒体 | |
JP4759419B2 (ja) | 遅延解析プログラム、記録媒体、遅延解析方法、および遅延解析装置 | |
JP5212218B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP2020030722A (ja) | 帳票画像処理システム、帳票画像処理方法、および帳票画像処理プログラム | |
US20110041113A1 (en) | Design support program, design support system, and design support method | |
JP5263066B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP2011197844A (ja) | 差分検知システム | |
JP4957641B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP5282640B2 (ja) | データ処理装置、データ処理方法、およびデータ処理プログラム | |
JP5239745B2 (ja) | 電流判定プログラム、電流判定装置および電流判定方法 | |
JP2007233840A (ja) | フォールスパス記述情報生成プログラム、該プログラムを記録した記録媒体、フォールスパス記述情報生成装置およびフォールスパス記述情報生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |