CN115803642A - 自动协助电路验证 - Google Patents

自动协助电路验证 Download PDF

Info

Publication number
CN115803642A
CN115803642A CN202180049025.9A CN202180049025A CN115803642A CN 115803642 A CN115803642 A CN 115803642A CN 202180049025 A CN202180049025 A CN 202180049025A CN 115803642 A CN115803642 A CN 115803642A
Authority
CN
China
Prior art keywords
node
priority
nodes
priority node
pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180049025.9A
Other languages
English (en)
Inventor
D·E·伯吉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of CN115803642A publication Critical patent/CN115803642A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/31835—Analysis of test coverage or failure detectability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/323—Translation or migration, e.g. logic to logic, hardware description language [HDL] translation or netlist translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Abstract

一种方法，包括：将制造的电路的节点分类为优先级节点，并且将节点分类为次级节点；通过自动指定第一优先级节点以用于验证，并且查明来自第一优先级节点的测量信号是否满足第一优先级节点的通过‑失败准则，来评估第一优先级节点；当来自第一优先级节点的测量信号满足通过‑失败准则时，通过自动指定第二优先级节点以用于验证，并且查明来自第二优先级节点的测量信号是否满足所述第二优先级节点的通过‑失败准则，来评估第二优先级节点；以及当来自第一优先级节点的测量信号不满足通过PC失败准则时，通过自动指定第一次级节点以用于验证，并且查明来自第一次级节点的测量信号是否满足第一次级节点的通过‑失败准则，来评估第一次级节点。

Description

自动协助电路验证
相关申请的交叉引用
本专利申请要求保护于2020年7月9日提交的第63/050，053号临时申请的权益。该申请通过该引用并入本公开中。
技术领域
主题涉及用于验证和调试电子电路的系统和方法。
背景技术
以前，为了验证和调试电子电路，设计者需要设计电路、模拟电路并且构建电路。一旦电路被构建，设计师就需要验证电路的操作。在许多情况下，电路的某些部分不能按预期操作。在这些情况下，设计者或经验丰富的技术人员需要对电路进行分析，并且通过经过教育的试错法来确定电路的哪个部分出现故障或在其中具有缺陷。这要求对电路及其预期操作的高度熟悉。
所公开技术的配置解决了现有技术中的缺点。
附图说明
图1图示了电路示意图数据、电路模拟数据和所制造的电路之间的示例关系。
图2是系统的组件的示例配置的功能框图，该系统被配置用于自动协助电路验证。
图3图示了根据示例配置的用于自动协助电路验证的示例方法的各方面。
图4图示了根据配置的决策树的示例。
图5图示了根据示例配置的用于分批分析的示例数据流和过程。
图6图示了根据示例配置的用于迭代分析的示例数据流和过程。
具体实施方式
如本文所述，各方面针对用于自动协助电路验证的方法。配置允许人类操作者验证电路，即使在操作者没有高度熟悉电路或其预期操作时。因此，所描述的系统可以基于测试节点的层级、分支分析、人工智能或其他合适的手段来自动选取要测试的节点。
因此，配置将机器学习或自动生成的诊断树例如应用于验证电路操作的过程。所公开的技术的各方面采用电路示意图和相关联的网络节点列表，应用算法分析，并引导逐个节点地检查电路操作的过程。配置使用示意性电路和相关联的制造电路中不同位置处的预期波形和测量波形来确定电路是否在关键位置处产生期望的信号。取决于所测量的网络节点和测量结果，该算法将建议在电路中测量或测试新的点。可以重复该过程，直到电路操作被验证为电路的所有部分都正确操作，或者故障组件或制造缺陷被隔离到最可能的位置。
在配置中，对电路示意图进行建模，以获得电路中关键点处的预期信号，并确定电路的正确操作将是什么样的。在详尽的情况下，示意图中的每个网络节点将具有针对其生成的模拟信号。然后，将使用分支分析或适当的人工智能方法来分析该示意图，以标识验证电路网络节点的适当序列，从而在与模拟操作进行比较时确定正确的电路操作。该分析可以在电路验证开始时作为批处理应用，或者其可以在评估每个节点时应用，以确定要验证的下一个位置。该过程的目标是获得在到模拟模型预测的水平的可接受容差内操作的电路。
在评估电路并标识好的和坏的信号时，将进一步分析故障组件或网络节点，以标识最有可能的故障。例如，信号存在于有源器件的输入处，而不存在于输出处，并且有源器件的电源存在。然后，该设备或连接到其输出的网络节点将被标识为最有可能的故障位置。如果所有电路都以信号在容差内而被验证，则电路将被视为是经验证的。
通过使分析电路和将现实生活信号与建模的信号进行比较的过程自动化，可以简化和加速验证电路操作或隔离故障位置的过程。因此，即使操作者对电路或其预期操作并不高度熟悉，也可以对电路进行验证。
图1图示了电路示意图数据101、电路模拟数据103和制造的电路102之间的示例关系。如所图示的，电路示意图数据101可以由例如电路设计者生成，并且电路示意图数据101指定了期望制造的电路102的功能特征。电路示意图数据101还可以用于生成电路模拟数据103(在图1中图示为出现在示例显示屏上)。例如，电路示意图数据101可以由诸如电路模拟软件的计算机辅助分析工具202捕获和建模，以产生电路模拟数据103。电路模拟数据103作为计算机软件中的数学建模而存在，并且对物理的、制造的电路102或制造的电路102的部分的功能进行建模。因此，电路模拟数据103可以包括与制造的电路102的节点104相对应的电路模拟数据103的节点105的模拟信号。
电路模拟数据103内的这些模拟信号表示制造的电路102的对应节点104的预期信号。因此，这些预期信号可以是制造的电路102的对应节点104的通过-失败(pass-fail)准则的基础。例如，如果给定的测量信号与相应节点的预期信号匹配，或者落在相应节点的预期信号的期望容差内，则该给定的测量信号可以满足针对该节点的通过-失败准则。同样，如果给定的测量信号与相应节点的期望信号不匹配，或者落在相应节点的期望信号的期望容差之外，则该信号可能不满足针对该节点的通过-失败准则。
图2是系统200的组件的示例配置的功能框图，该系统200被配置用于自动协助电路验证。如所图示的，该系统可以包括处理器201、计算机辅助分析工具202、测试和测量仪器203、显示设备204、人工智能功能205和自动探测系统206，每个都如本公开的其他地方所述。
图3图示了根据示例配置的用于自动协助电路验证的示例方法300。如图3所图示的，用于自动协助电路验证的方法可以包括将制造的电路102的一个或多个节点104分类301为优先级节点，并且将制造的电路102的一个或多个节点104分类为次级节点。每个次级节点与所述优先级节点中的至少一个优先级节点在制造的电路102的相同子部分上。在该上下文中，“在”所制造的电路的相同子部分“上”意味着在逻辑上或功能上与制造的电路的相同子部分相关，但不一定在物理上与制造的电路的相同子部分相邻或接近。因此，例如，优先级节点可以是制造的电路102的不同功能区域的节点，而次级节点可以是相应功能区域的电路分支内的节点。在配置中，次级节点馈入对应的优先级节点。例如，如图1中所图示的，节点104是优先级节点的示例，而节点106和节点107是次级节点的示例。
在配置中，优先级节点之中可以存在层级。例如，对于制造的电路的大部分操作来说是基础的制造的电路102的关键部分可以被指定为较高值优先级节点，而信号路径可以被指定为较低值优先级节点。在配置中，该信息可以用于生成诊断树或提供给人工智能功能，如下面所讨论的那样。
返回图3，用于自动协助电路验证的方法300可以进一步包括通过从在标记为301的过程中分类的优先级节点中自动指定第一优先级节点以用于验证，并且然后查明来自第一优先级节点的测量信号是否满足第一优先级节点的通过-失败准则，来评估302第一优先级节点：。例如，过程(其示例在下面讨论)可以用于从优先级节点之中指定要作为待评估的第一优先级节点的特定优先级节点。然后，将来自第一优先级节点的测量信号与第一优先级节点的通过-失败准则进行比较，以查明来自第一优先级节点的测量信号是否满足第一优先级节点的通过-失败准则。如上面指出的，所述通过-失败准则可以是或者可以包括来自第一优先级节点的测量信号是否匹配第一优先级节点的期望信号，或是否落在第一优先级节点的期望信号的期望容差内，所述期望信号是对应于第一优先级节点的电路模拟数据103内的模拟信号。
在配置中，从优先级节点中自动指定第一优先级节点以用于验证包括将预确定的诊断树的起始节点指定为第一优先级节点。例如，预确定的诊断树可以建立要测试的节点序列，该序列规定要以其开始的节点(起始节点)和在起始节点之后要测试的节点的顺序。在配置中，可以使用人工智能、先前执行的电路示意图数据101的分支分析或其他方法来生成诊断树，以标识测试电路节点的适当序列，从而确定正确的电路操作。在配置中，要测试的节点的顺序可以取决于对节点序列中较早节点的测试结果，包括较早节点是通过还是未通过其测试。
图4示出了用于说明概念的诊断树的示例。如图4所示，取决于前一节点的测试结果，预确定的诊断树400指示接下来测试哪个节点。例如，起始节点401被指示为在图4的顶部附近。如果起始节点401被测试并且满足起始节点401的通过-失败准则(指示为“通过”路径408)，则诊断树400指示节点402是要被测试的下一节点。相反，如果起始节点401被测试并且不满足起始节点401的通过-失败准则(指示为“失败”路径409)，则诊断树400指示节点403是要被测试的下一节点。可以对每个附加节点重复该过程。
因此，如图4中所图示的，如果节点402被测试并且满足节点402的通过-失败准则(指示为“通过”路径410)，则诊断树400指示节点404是要被测试的下一节点。然而，如果节点402被测试并且不满足节点402的通过-失败准则(指示为“失败”路径411)，则诊断树400指示节点405是要被测试的下一节点。
类似地，如图4中所图示的，如果节点403被测试并且满足节点403的通过-失败准则(指示为“通过”路径412)，则诊断树400指示节点406是要被测试的下一节点。然而，如果节点403被测试并且不满足节点403的通过-失败准则(指示为“失败”路径413)，则诊断树400指示节点407是要被测试的下一节点。
图4仅图示了诊断树的一个示例，并且可以使用其他格式。例如，要被测试的下一节点可以基于前一节点的身份来确定，包括前一节点在电路中的位置，而不管前一节点是通过还是未通过其通过-失败准则。在这样的情况下，诊断树可以简单地是要被按顺序测试的节点列表。
返回图3，在配置中，从优先级节点中自动指定第一优先级节点以用于验证包括利用人工智能功能205来确定起始节点，以及将诊断树的起始节点指定为第一优先级节点。举例来说，优先级可以基于节点所连接的电路元件的数量。例如，电源将接触大量的电路元件，并且由于该原因，可以获得比仅驱动一个其他器件的放大器输出更高的优先级。人工智能功能205还可以基于分析过程中到当前点为止哪些节点已经通过和失败来迭代地重新评估节点优先级。
在配置中，从优先级节点中自动指定第一优先级节点以用于验证包括在计算机辅助分析工具202处接收电路示意图数据101和电路模拟数据103。
然后可以从电路示意图数据101和电路模拟数据103生成诊断树。如上面指出的，在配置中，可以使用人工智能、分支分析或其他方法来生成诊断树，以标识测试电路网络节点的适当序列，从而确定正确的电路操作。在创建了诊断树之后，诊断树的起始节点然后可以被指定为第一优先级节点。
在配置中，确定来自第一优先级节点的测量信号是否满足第一优先级节点的通过-失败准则包括：从第一优先级节点获得测量信号；从对制造的电路102的计算机辅助分析获得电路模拟数据103，所述电路模拟数据103包括对应于所述第一优先级节点的模拟信号；将来自第一优先级节点的测量信号与对应于第一优先级节点的模拟信号进行比较；当来自第一优先级节点的测量信号在第一优先级节点的通过-失败准则内时，将来自第一优先级节点的测量信号分类为通过，第一优先级节点的通过-失败准则基于与对应于第一优先级节点的模拟信号的最大期望方差；以及当来自第一优先级节点的测量信号在第一优先级节点的通过-失败准则之外时，将来自第一优先级节点的测量信号分类为失败。
在配置中，从第一优先级节点获得测量信号可以包括使用耦合到测试和测量仪器203的探头从第一优先级节点获得测量信号。在这样的配置中，方法300可以进一步包括向人类操作者提供提示，以定位耦合到测试和测量仪器203的探头，从而从第一优先级节点获得测量信号。该提示可以是例如在特定位置处获得信号的特定指令。该提示可以进一步包括测量信号的预期结果。例如，该提示可以指示信号应当是频率为100kHz并且振幅为1Vp-p的正弦波。在配置中，对人类操作者的该提示可以被显示在屏幕或其他显示设备上，诸如显示在图2中所图示的显示设备204上。
在使用耦合到测试和测量仪器203的探头从第一优先级节点获得测量信号的配置中，方法300可以进一步包括使自动探测系统206在没有人工干预的情况下定位耦合到测试和测量仪器203的探头，以从第一优先级节点获得测量信号。该提示可以包括例如第一优先级节点的标识。
在配置中，评估第一优先级节点进一步包括在用户界面上显示比较结果，该比较是将来自第一优先级节点的测量信号与对应于第一优先级节点的模拟信号进行比较的结果。用户界面可以是例如图2中所图示的显示设备204。
在配置中，方法300可以进一步包括将诊断树的后继节点指定为第二优先级节点。后继节点在节点序列中晚于第一优先级节点。在配置中，后继节点是节点序列中在第一优先级节点之后的下一项目。例如，在使用诊断树的配置中，后继节点是被诊断树标识为在第一优先级节点之后要测试的下一节点的节点。
当来自第一优先级节点的测量信号满足第一优先级节点的通过-失败准则时，方法300可以进一步包括通过自动指定第二优先级节点以用于验证，并且查明来自第二优先级节点的测量信号是否满足第二优先级节点的通过-失败准则，来评估303第二优先级节点。例如，可以使用过程来从优先级节点之中指定要作为要被评估的第二优先级节点的特定优先级节点。这样的过程的示例包括上面讨论的诊断树(诸如图4中的诊断树400)和人工智能功能205。然后，将来自第二优先级节点的测量信号与第二优先级节点的通过-失败准则进行比较，以查明来自第二优先级节点的测量信号是否满足第二优先级节点的通过-失败准则。如上面指出的，通过-失败准则可以是或者可以包括来自第二优先级节点的测量信号与第二优先级节点的期望信号是否匹配第二优先级节点的期望信号，或是否落在第二优先级节点的期望信号的期望容差内，该期望信号是对应于第二优先级节点的电路模拟数据103内的模拟信号。
在配置中，从优先级节点中自动指定第二优先级节点以用于验证包括将预确定的诊断树的下一节点指定为第二优先级节点。
在配置中，从优先级节点中自动指定第二优先级节点以用于验证包括利用人工智能功能205来确定要被测试的下一节点，然后将诊断树的下一节点指定为第二优先级节点。
在配置中，查明来自第二优先级节点的测量信号是否满足第二优先级节点的通过-失败准则包括：从第二优先级节点获得测量信号；从制造的电路102的计算机辅助分析获得电路模拟数据103，电路模拟数据103包括对应于第二优先级节点的模拟信号；将来自第二优先级节点的测量信号与对应于第二优先级节点的模拟信号进行比较；当来自第二优先级节点的测量信号在第二优先级节点的通过-失败准则内时，将来自第二优先级节点的测量信号分类为通过，第二优先级节点的通过-失败准则基于与对应于第二优先级节点的模拟信号的最大期望方差；以及当来自第二优先级节点的测量信号在第二优先级节点的通过-失败准则之外时，将来自第二优先级节点的测量信号分类为失败。
在配置中，从第二优先级节点获得测量信号包括使用耦合到测试和测量仪器203的探头来从第二优先级节点获得测量信号。在这样的配置中，方法300可以进一步包括向人类操作者提供提示，以定位耦合到测试和测量仪器203的探头，从而从第二优先级节点获得测量信号。该提示可以是，例如，如上面关于提供针对第一优先级节点的提示所描述的那样。
在使用耦合到测试和测量仪器203的探头以从第二优先级节点获得测量信号的配置中，方法300可以进一步包括使自动探测系统206定位耦合到测试和测量仪器203的探头，以从第二优先级节点获得测量信号。该提示可以是，例如，如上面关于提供针对第一优先级节点的提示所描述的那样。
在配置中，评估第二优先级节点进一步包括在用户界面上显示比较，该比较是将来自第二优先级节点的测量信号与对应于第二优先级节点的模拟信号进行比较的结果。用户界面可以是例如图2中所图示的显示设备204。
当来自第一优先级节点的测量信号不满足第一优先级节点的通过-失败准则时，方法300可以进一步包括通过从次级节点中自动指定第一次级节点以用于验证，并且查明来自第一次级节点的测量信号是否满足第一次级节点的通过-失败准则，来评估304第一次级节点。第一次级节点可以与第一优先级节点位于制造的电路102的相同子部分上。举例来说，可以使用过程来从与第一优先级节点在制造的电路102的相同子部分上的次级节点之中指定成为要评估的第一次级节点的特定次级节点。这样的过程的示例包括上面讨论的诊断树(诸如图4中的诊断树400)和人工智能功能205。然后，将来自第一次级节点的测量信号与第一次级节点的通过-失败准则进行比较，以查明来自第一次级节点的测量信号是否满足第一次级节点的通过-失败准则。如上面指出的，所述通过-失败准则可以是或者可以包括来自第一次级节点的测量信号是否匹配第一次级节点的预期信号，或是否落在第一次级节点的预期信号的期望容限内，所述预期信号是对应于第一次级节点的电路模拟数据103内的模拟信号。
在配置中，从优先级节点中自动指定第一次级节点以用于验证包括将预确定的诊断树的下一节点指定为第一次级节点。
在配置中，从优先级节点中自动指定第一次级节点以用于验证包括利用人工智能功能205来确定下一节点并且将诊断树的下一节点指定为第一次级节点。
在配置中，查明来自第一次级节点的测量信号是否满足第一次级节点的通过-失败准则包括：从第一次级节点获得测量信号；从制造的电路102的计算机辅助分析获得电路模拟数据103，所述电路模拟数据103包括对应于第一次级节点的模拟信号；将来自第一次级节点的测量信号与对应于第一次级节点的模拟信号进行比较；当来自第一次级节点的测量信号在第一次级节点的通过-失败准则内时，将来自第一次级节点的测量信号分类为通过，第一次级节点的通过-失败准则基于与对应于第一次级节点的模拟信号的最大期望方差；以及当来自第一次级节点的测量信号在第一次级节点的通过-失败准则之外时，将来自第一次级节点的测量信号分类为失败。
在配置中，从第一次级节点获得测量信号包括使用耦合到测试和测量仪器203的探头来从第一次级节点获得测量信号。在这样的配置中，方法300可以进一步包括向人类操作者提供提示，以定位耦合到测试和测量仪器203的探头，从而从第一次级节点获得测量信号。该提示可以是，例如，如上面关于提供针对第一优先级节点的提示所描述的那样。
在使用耦合到测试和测量仪器203的探头以从第一次级节点获得测量信号的配置中，方法300可以进一步包括使自动探测系统206定位耦合到测试和测量仪器203的探头，以从第一次级节点获得测量信号。该提示可以是，例如，如上面关于提供对于第一优先级节点的提示所描述的那样。
在配置中，评估第一次级节点进一步包括在用户界面上显示比较，该比较是将来自第一次级节点的测量信号与对应于第一次级节点的模拟信号进行比较的结果。用户界面可以是例如图2中所图示的显示设备204。
当来自第二优先级节点的测量信号满足第二优先级节点的通过-失败准则时，方法300可以进一步包括通过从优先级节点中自动指定第三优先级节点以用于验证，并且查明来自第三优先级节点的测量信号是否满足第三优先级节点的通过-失败准则，来评估305第三优先级节点。例如，可以使用过程来从优先级节点之中指定要作为要被评估的第三优先级节点的特定优先级节点。这样的过程的示例包括上面讨论的诊断树(诸如图4中的诊断树400)和人工智能功能205。然后，将来自第三优先级节点的测量信号与第三优先级节点的通过-失败准则进行比较，以查明来自第三优先级节点的测量信号是否满足第三优先级节点的通过-失败准则。如上面指出的，所述通过-失败准则可以是或者可以包括来自第三优先级节点的测量信号是否匹配第三优先级节点的预期信号，或是否落在第三优先级节点的预期信号的期望容限内，所述预期信号是对应于第三优先级节点的电路模拟数据103内的模拟信号。
当来自第二优先级节点的测量信号不满足第二优先级节点的通过-失败准则时，方法300可以进一步包括通过从次级节点中自动指定第二次级节点以用于验证，并且查明来自第二次级节点的测量信号是否满足第二次级节点的通过-失败准则，来评估306第二次级节点。第二次级节点可以与第二优先级节点位于制造的电路102的相同子部分上。
在配置中，方法300可以进一步包括当在前优先级节点满足在前优先级节点的通过-失败准则时评估每个优先级节点，直到每个优先级节点都被评估。因此，只要每个在前优先级节点满足其相应的通过-失败准则，就将评估每个优先级节点。
在配置中，方法300可以进一步包括：当在前次级节点满足在前次级节点的通过-失败准则时，评估相应优先级节点的每个次级节点，直到已经评估了相应优先级节点的每个次级节点为止。
图5图示了根据示例配置的用于批分析的示例数据流和过程。图6图示了根据示例配置的用于迭代分析的示例数据流和过程。在图5和图6中标识功能块的参考标号对应于上面讨论的特征和过程。注意，上面讨论的过程中的一些可以对应于图5和6中的多于一个功能块。
在配置中，诸如图2中描绘的处理器201的处理器可以被配置为与计算机辅助分析工具202、测试和测量仪器203、显示设备204、人工智能功能205以及自动探测系统206交互。在配置中，处理器201可以被配置为执行图3、图5或图6中图示的或本公开中另外描述的操作中的一个或多个。
更进一步地，各方面可以在特别创建的硬件、固件、数字信号处理器或包括根据编程指令操作的处理器的特别编程的通用计算机上操作。本文使用的术语“控制器”或“处理器”旨在包括微处理器、微型计算机、ASIC和专用硬件控制器。一个或多个方面可以体现在由一个或多个计算机(包括监视模块)或其他设备执行的计算机可用数据和计算机可执行指令中，诸如一个或多个程序模块中。通常，程序模块包括例程、程序、对象、组件、数据结构等，其在由计算机或其它设备中的处理器执行时执行特定任务或实现特定抽象数据类型。计算机可执行指令可以存储在诸如硬盘、光盘、可移动存储介质、固态存储器、RAM等的非暂时计算机可读介质上。如本领域技术人员应当领会的，程序模块的功能可以如期望的那样以各种配置组合或分布。此外，所述功能性可以全部或部分体现在固件或硬件等同物中，诸如集成电路、现场可编程门阵列(FPGA)等中。特定的数据结构可以用于更有效地实现所公开的系统和方法的一个或多个方面，并且这样的数据结构被设想在本文描述的计算机可执行指令和计算机可用数据的范围内。
示例
在下面提供所公开技术的说明性示例。所述技术的特定配置可以包括下面描述的示例中的一个或多个以及任何组合。
示例1包括一种用于自动协助电路验证的方法，所述方法包括：将制造的电路的一个或多个节点分类为优先级节点，并且将所制造的电路的一个或多个节点分类为次级节点，每个次级节点与所述优先级节点中的至少一个优先级节点位于制造的电路的相同子部分上；通过从所述优先级节点中自动指定第一优先级节点以用于验证，并且查明来自所述第一优先级节点的测量信号是否满足所述第一优先级节点的通过-失败准则，来评估第一优先级节点；当来自所述第一优先级节点的所述测量信号满足所述第一优先级节点的通过-失败准则时，通过从所述优先级节点中自动指定第二优先级节点以用于验证，并且查明来自所述第二优先级节点的所述测量信号是否满足所述第二优先级节点的通过-失败准则，来评估第二优先级节点；以及当来自第一优先级节点的测量信号不满足第一优先级节点的通过-失败准则时，通过从次级节点中自动指定第一次级节点以用于验证，并且查明来自第一次级节点的测量信号是否满足第一次级节点的通过-失败准则，来评估第一次级节点，所述第一次级节点与第一优先级节点位于制造的电路的相同子部分上。
示例2包括示例1的方法，进一步包括：当来自第二优先级节点的测量信号满足第二优先级节点的通过-失败准则时，通过从优先级节点中自动指定第三优先级节点以用于验证，并且查明来自第三优先级节点的测量信号是否满足第三优先级节点的通过-失败准则，来评估第三优先级节点；以及当来自第二优先级节点的测量信号不满足第二优先级节点的通过-失败准则时，通过从次级节点中自动指定第二次级节点以用于验证，并且查明来自第二次级节点的测量信号是否满足第二次级节点的通过-失败准则，来评估第二次级节点，所述第二次级节点与所述第二优先级节点位于制造的电路的相同子部分上。
示例3包括示例1-2中任一个的方法，进一步包括当在前优先级节点满足在前优先级节点的通过-失败准则时评估后继优先级节点，直到已经评估了每个优先级节点为止。
示例4包括示例1-3中任一个的方法，进一步包括当在前次级节点满足用于在前次级节点的通过-失败准则时评估相应优先级节点的后继次级节点，直到已经评估了相应优先级节点的每个次级节点为止。
示例5包括示例1-4中任一个的方法，其中从优先级节点中自动指定第一优先级节点以用于验证包括将预确定的诊断树的起始节点指定为第一优先级节点。
示例6包括示例1-5中任一个的方法，其中从优先级节点中自动指定第一优先级节点以用于验证包括利用人工智能功能来确定起始节点并且将该起始节点指定为第一优先级节点。
示例7包括示例1-6中任一个的方法，其中从优先级节点中自动指定第一优先级节点以用于验证包括：在计算机辅助分析工具处接收电路示意图数据和电路模拟数据；从所述电路示意图数据和所述电路模拟数据生成建立节点序列的诊断树；以及将所述诊断树的节点序列中的起始节点指定为第一优先级节点。
示例8包括示例7的方法，进一步包括将诊断树的后继节点指定为第二优先级节点，所述后继节点在节点序列中晚于第一优先级节点。
示例9包括示例1-8中任一个的方法，其中查明来自相应第一或第二优先级节点的测量信号是否满足相应第一或第二优先级节点的通过-失败准则包括：从相应优先级节点获得测量信号；从制造的电路的计算机辅助分析获得电路模拟数据，所述电路模拟数据包括对应于相应优先级节点的模拟信号；将来自相应优先级节点的测量信号与对应于相应优先级节点的模拟信号进行比较；当来自相应优先级节点的测量信号在相应优先级节点的通过-失败准则内时，将来自相应优先级节点的测量信号分类为通过，相应优先级节点的通过-失败准则基于与对应于相应优先级节点的模拟信号的最大期望方差；以及当来自相应优先级节点的测量信号在相应优先级节点的通过-失败准则之外时，将来自相应优先级节点的测量信号分类为失败。
示例10包括示例9的方法，其中从相应优先级节点获得测量信号包括以下中的至少一个：向人类操作者提供提示以定位耦合到测试和测量仪器的探头，从而从相应优先级节点获得测量信号；以及使自动探测系统定位耦合到测试和测量仪器的探头，以从相应优先级节点获得测量信号。
示例11包括示例9-10中任一个的方法，其中将来自相应优先级节点的测量信号与对应于相应优先级节点的模拟信号进行比较导致比较，并且其中评估相应优先级节点进一步包括在用户界面上显示比较。
示例12包括示例1-11中任一个的方法，其中从优先级节点中自动指定第二优先级节点以用于验证包括将预确定的诊断树的下一节点指定为第二优先级节点。
示例13包括示例1-12中任一个的方法，其中从优先级节点中自动指定第二优先级节点以用于验证包括利用人工智能功能来确定下一节点并且将下一节点指定为第二优先级节点。
示例14包括示例1-13中任一个的方法，其中从优先级节点中自动指定第一次级节点以用于验证包括将预确定的诊断树的下一节点指定为第一次级节点。
示例15包括示例1-14中任一个的方法，其中从优先级节点中自动指定第一次级节点以用于验证包括利用人工智能功能来确定下一节点并且将下一节点指定为第一次级节点。
示例16包括其上存储有计算机可执行指令的非暂时计算机可读介质，所述计算机可执行指令响应于由计算设备执行而使计算设备执行操作，所述操作包括：通过从优先级节点组中自动指定第一优先级节点以用于验证，并且查明来自第一优先级节点的测量信号是否满足第一优先级节点的通过-失败准则，来评估第一优先级节点；当来自第一优先级节点的测量信号满足第一优先级节点的通过-失败准则时，通过从优先级节点组中自动指定第二优先级节点以用于验证，并且查明来自第二优先级节点的测量信号是否满足第二优先级节点的通过-失败准则，来评估第二优先级节点；以及当来自第一优先级节点的测量信号不满足第一优先级节点的通过-失败准则时，通过从次级节点组中自动指定第一次级节点以用于验证，并且查明来自第一次级节点的测量信号是否满足第一次级节点的通过-失败准则，来评估第一次级节点，所述第一次级节点与所述第一优先级节点位于制造的电路的相同子部分上。
示例17包括示例16的非暂时性计算机可读介质，所述操作进一步包括：当来自第二优先级节点的测量信号满足第二优先级节点的通过-失败准则时，通过从优先级节点组中自动指定第三优先级节点以用于验证，并且查明来自第三优先级节点的测量信号是否满足第三优先级节点的通过-失败准则，来评估第三优先级节点；以及当来自第二优先级节点的测量信号不满足第二优先级节点的通过-失败准则时，通过从次级节点组中自动指定第二次级节点以用于验证，并且查明来自第二次级节点的测量信号是否满足第二次级节点的通过-失败准则，来评估第二次级节点，所述第二次级节点与所述第二优先级节点位于制造的电路的相同子部分上。
示例18包括示例16-17中任一个的非暂时性计算机可读介质，所述操作进一步包括当在前优先级节点满足在前优先级节点的通过-失败准则时，评估后继优先级节点，直到已经评估了每个优先级节点为止。
示例19包括示例16-18中任一个的非暂时性计算机可读介质，所述操作进一步包括当在前次级节点满足在前次级节点的通过-失败准则时，评估相应优先级节点的后继次级节点，直到已经评估了相应优先级节点的每个次级节点为止。
示例20包括示例16-19中任一个的非暂时性计算机可读介质，其中从优先级节点组中自动指定第一优先级节点以用于验证包括将预确定的诊断树的起始节点指定为第一优先级节点。
示例21包括示例16-20中任一个的非暂时性计算机可读介质，其中从优先级节点中自动指定第一优先级节点以用于验证包括利用人工智能功能来确定起始节点并且将该起始节点指定为第一优先级节点。
示例22包括示例16-21中任一个的非暂时性计算机可读介质，其中从优先级节点中自动指定第一优先级节点以用于验证包括：在计算机辅助分析工具处接收电路示意图数据以及电路模拟数据；从所述电路示意图数据和所述电路模拟数据生成建立节点序列的诊断树；以及将所述诊断树的节点序列中的起始节点指定为第一优先级节点。
示例23包括示例22的非暂时性计算机可读介质，所述操作进一步包括将诊断树的后继节点指定为第二优先级节点，所述后继节点在节点序列中晚于第一优先级节点。
*****
所公开主题的先前描述的版本具有对于普通技术人员来说已经描述或显而易见的许多优点。即使如此，并非在所公开的装置、系统或方法的所有版本中都要求所有这些优点或特征。
此外，该书面描述提及了特定特征。应当理解，本说明书中的公开内容包括那些特定特征的所有可能组合。例如，在特定示例配置的上下文中公开特定特征的情况下，该特征也可以在尽可能的程度上在其他示例配置的上下文中使用。
此外，当在本申请中提及具有两个或更多个所定义的步骤或操作的方法时，所定义的步骤或操作可以以任何顺序或同时执行，除非上下文排除了那些可能性。
更进一步地，术语“包括”及其语法等同物在本申请中用于意指其它组件、特征、步骤、过程、操作等可选地存在。例如，“包括”或“其包括”组件A、B和C的制品可以仅包含组件A、B和C，或者它可以包含组件A、B和C连同一个或多个其它组件。
尽管为了说明的目的已经描述了具体的示例配置，但是应当理解，在不脱离本公开的精神和范围的情况下可以进行各种修改。

Claims (23)

1.一种用于自动协助电路验证的方法，所述方法包括：
将制造的电路的一个或多个节点分类为优先级节点，并且将制造的电路的一个或多个节点分类为次级节点，每个次级节点与所述优先级节点中的至少一个优先级节点位于制造的电路的相同子部分上；
通过从所述优先级节点中自动指定第一优先级节点以用于验证，并且查明来自所述第一优先级节点的测量信号是否满足所述第一优先级节点的通过-失败准则，来评估所述第一优先级节点；
当来自所述第一优先级节点的所述测量信号满足所述第一优先级节点的通过-失败准则时，通过从所述优先级节点中自动指定第二优先级节点以用于验证，并且查明来自所述第二优先级节点的测量信号是否满足所述第二优先级节点的通过-失败准则，来评估所述第二优先级节点；知
当来自所述第一优先级节点的所述测量信号不满足所述第一优先级节点的通过-失败准则时，通过从所述次级节点中自动指定第一次级节点以用于验证，并且查明来自所述第一次级节点的测量信号是否满足所述第一次级节点的通过-失败准则，来评估所述第一次级节点，所述第一次级节点与所述第一优先级节点位于所述制造的电路的相同子部分上。
2.根据权利要求1所述的方法，进一步包括：
当来自第二优先级节点的测量信号满足所述第二优先级节点的通过-失败准则时，通过从优先级节点中自动指定第三优先级节点以用于验证，并且查明来自所述第三优先级节点的测量信号是否满足所述第三优先级节点的通过-失败准则，来评估所述第三优先级节点；和
当来自所述第二优先级节点的测量信号不满足所述第二优先级节点的通过-失败准则时，通过从次级节点中自动指定第二次级节点以用于验证，并且查明来自所述第二次级节点的测量信号是否满足所述第二次级节点的通过-失败准则，来评估所述第二次级节点，所述第二次级节点与所述第二优先级节点位于所述制造的电路的相同子部分上。
3.根据权利要求1所述的方法，进一步包括，当在前优先级节点满足所述在前优先级节点的通过-失败准则时，评估后继优先级节点，直到已经评估了每个优先级节点为止。
4.根据权利要求1所述的方法，进一步包括，当在前次级节点满足所述在前次级节点的通过-失败准则时，评估相应优先级节点的后继次级节点，直到已经评估了所述相应优先级节点的每个次级节点为止。
5.根据权利要求1所述的方法，其中，从优先级节点中自动指定第一优先级节点以用于验证包括将预确定的诊断树的起始节点指定为第一优先级节点。
6.根据权利要求1所述的方法，其中，从优先级节点中自动指定第一优先级节点以用于验证包括利用人工智能功能来确定起始节点并且将所述起始节点指定为第一优先级节点。
7.根据权利要求1所述的方法，其中，从优先级节点中自动指定第一优先级节点以用于验证包括：
在计算机辅助分析工具处接收电路示意图数据和电路模拟数据；
从所述电路示意图数据和所述电路模拟数据生成建立节点序列的诊断树；以及
将所述诊断树的所述节点序列中的起始节点指定为第一优先级节点。
8.根据权利要求7所述的方法，进一步包括，将所述诊断树的后继节点指定为第二优先级节点，所述后继节点在所述节点序列中晚于第一优先级节点。
9.根据权利要求1所述的方法，其中，确定来自相应第一或第二优先级节点的测量信号是否满足相应第一或第二优先级节点的通过-失败准则包括：
从相应优先级节点获得测量信号；
从制造的电路的计算机辅助分析获得电路模拟数据，所述电路模拟数据包括对应于所述相应优先级节点的模拟信号；
将来自所述相应优先级节点的测量信号与对应于所述相应优先级节点的模拟信号进行比较；
当来自所述相应优先级节点的测量信号在所述相应优先级节点的通过-失败准则内时，将来自所述相应优先级节点的测量信号分类为通过，所述相应优先级节点的通过-失败准则基于与对应于所述相应优先级节点的模拟信号的最大期望方差；和
当来自所述相应优先级节点的测量信号在所述相应优先级节点的通过-失败准则之外时，将来自所述相应优先级节点的测量信号分类为失败。
10.根据权利要求9所述的方法，其中，从相应优先级节点获得测量信号包括以下中的至少一个：
向人类操作者提供提示，以定位耦合到测试和测量仪器的探头，从而从所述相应优先级节点获得测量信号；和
使自动探测系统定位耦合到测试和测量仪器的探头，以从所述相应优先级节点获得测量信号。
11.根据权利要求9所述的方法，其中，将来自相应优先级节点的测量信号与对应于所述相应优先级节点的模拟信号进行比较导致比较，并且其中，评估所述相应优先级节点进一步包括在用户界面上显示所述比较。
12.根据权利要求1所述的方法，其中，从优先级节点中自动指定第二优先级节点以用于验证包括将预确定的诊断树的下一节点指定为第二优先级节点。
13.根据权利要求1所述的方法，其中，从优先级节点中自动指定第二优先级节点以用于验证包括利用人工智能功能来确定下一节点，并且将所述下一节点指定为第二优先级节点。
14.根据权利要求1所述的方法，其中从优先级节点中自动指定第一次级节点以用于验证包括将预确定的诊断树的下一节点指定为第一次级节点。
15.根据权利要求1所述的方法，其中，从优先级节点中自动指定第一次级节点以用于验证包括利用人工智能功能来确定下一节点，并且将所述下一节点指定为第一次级节点。
16.一种其上存储有计算机可执行指令的非暂时性计算机可读介质，所述计算机可执行指令响应于由计算设备执行而使所述计算设备执行操作，所述操作包括：
通过从优先级节点组中自动指定第一优先级节点以用于验证，并且查明来自所述第一优先级节点的测量信号是否满足所述第一优先级节点的通过-失败准则，来评估所述第一优先级节点；
当来自所述第一优先级节点的所述测量信号满足所述第一优先级节点的通过-失败准则时，通过从所述优先级节点组中自动指定第二优先级节点以用于验证，并且查明来自所述第二优先级节点的测量信号是否满足所述第二优先级节点的通过-失败准则，来评估所述第二优先级节点；和
当来自所述第一优先级节点的所述测量信号不满足所述第一优先级节点的通过-失败准则时，通过从次级节点组中自动指定第一次级节点以用于验证，并且查明来自所述第一次级节点的测量信号是否满足所述第一次级节点的通过-失败准则，来评估所述第一次级节点，所述第一次级节点与所述第一优先级节点位于制造的电路的相同子部分上。
17.根据权利要求16所述的非暂时性计算机可读介质，所述操作进一步包括：
当来自第二优先级节点的测量信号满足所述第二优先级节点的通过-失败准则时，通过从优先级节点组中自动指定第三优先级节点以用于验证，并且查明来自所述第三优先级节点的测量信号是否满足所述第三优先级节点的通过-失败准则，来评估所述第三优先级节点；以及
当来自所述第二优先级节点的所述测量信号不满足所述第二优先级节点的通过-失败准则时，通过从次级节点组中自动指定第二次级节点以用于验证，并且查明来自所述第二次级节点的所述测量信号是否满足所述第二次级节点的通过-失败准则，来评估所述第二次级节点，所述第二次级节点与所述第二优先级节点位于制造的电路的相同子部分上。
18.根据权利要求16所述的非暂时性计算机可读介质，所述操作进一步包括，当在前优先级节点满足所述在前优先级节点的通过-失败准则时，评估后继优先级节点，直到已经评估了每个优先级节点为止。
19.根据权利要求16所述的非暂时性计算机可读介质，所述操作进一步包括，当在前次级节点满足所述在前次级节点的通过-失败准则时，评估相应优先级节点的后继次级节点，直到已经评估了所述相应优先级节点的每个次级节点为止。
20.根据权利要求16所述的非暂时性计算机可读介质，其中，从优先级节点组中自动指定第一优先级节点以用于验证包括将预确定的诊断树的起始节点指定为第一优先级节点。
21.根据权利要求16所述的非暂时性计算机可读介质，其中，从优先级节点中自动指定第一优先级节点以用于验证包括利用人工智能功能来确定起始节点并且将所述起始节点指定为第一优先级节点。
22.根据权利要求16所述的非暂时性计算机可读介质，其中，从优先级节点中自动指定第一优先级节点以用于验证包括：
在计算机辅助分析工具处接收电路示意图数据和电路模拟数据；
从所述电路示意图数据和所述电路模拟数据生成建立节点序列的诊断树；和
将所述诊断树的所述节点序列中的起始节点指定为第一优先级节点。
23.根据权利要求22所述的非暂时性计算机可读介质，所述操作进一步包括，将诊断树的后继节点指定为第二优先级节点，所述后继节点在节点序列中晚于第一优先级节点。
CN202180049025.9A 2020-07-09 2021-07-08 自动协助电路验证 Pending CN115803642A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063050053P 2020-07-09 2020-07-09
US63/050053 2020-07-09
US17/370976 2021-07-08
PCT/US2021/040965 WO2022011192A1 (en) 2020-07-09 2021-07-08 Automated assisted circuit validation
US17/370,976 US11520966B2 (en) 2020-07-09 2021-07-08 Automated assisted circuit validation

Publications (1)

Publication Number Publication Date
CN115803642A true CN115803642A (zh) 2023-03-14

Family

ID=79173695

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202180049023.XA Pending CN115803640A (zh) 2020-07-09 2021-07-08 使用转换仿真波形的电子信号验证
CN202180049130.2A Pending CN115843466A (zh) 2020-07-09 2021-07-08 指示制造电子电路的探测目标
CN202180049025.9A Pending CN115803642A (zh) 2020-07-09 2021-07-08 自动协助电路验证

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202180049023.XA Pending CN115803640A (zh) 2020-07-09 2021-07-08 使用转换仿真波形的电子信号验证
CN202180049130.2A Pending CN115843466A (zh) 2020-07-09 2021-07-08 指示制造电子电路的探测目标

Country Status (5)

Country Link
US (2) US20220012394A1 (zh)
JP (2) JP2023535138A (zh)
CN (3) CN115803640A (zh)
DE (2) DE112021003675T5 (zh)
WO (2) WO2022011192A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114510902B (zh) * 2022-04-20 2022-07-26 北京芯愿景软件技术股份有限公司 仿真结果的验证方法、装置、设备及计算机存储介质
CN117115364B (zh) * 2023-10-24 2024-01-19 芯火微测(成都)科技有限公司 微处理器sip电路测试状态监控方法、系统及存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325309A (en) * 1991-04-30 1994-06-28 Lsi Logic Corporation Method and apparatus for integrated circuit diagnosis
US6996068B1 (en) * 2000-03-31 2006-02-07 Intel Corporation Audio testing in a packet switched network
US6671846B1 (en) * 2000-06-20 2003-12-30 Lsi Logic Corporation Method of automatically generating schematic and waveform diagrams for isolating faults from multiple failing paths in a circuit using input signal predictors and transition times
US7089517B2 (en) * 2000-09-29 2006-08-08 Advantest Corp. Method for design validation of complex IC
US6978231B2 (en) * 2000-12-05 2005-12-20 Derek Edward Williams Embedded hardware description language instrumentation
US20020129326A1 (en) * 2001-03-08 2002-09-12 Nuber Paul D. Method for inserting repeaters in hierarchical chip design
US20040025136A1 (en) * 2002-07-30 2004-02-05 Carelli John A. Method for designing a custom ASIC library
US20050024057A1 (en) * 2003-06-20 2005-02-03 Romain Desplats Methods of using measured time resolved photon emission data and simulated time resolved photon emission data for fault localization
US7408336B2 (en) * 2005-10-26 2008-08-05 International Business Machines Corporation Importation of virtual signals into electronic test equipment to facilitate testing of an electronic component
KR100858651B1 (ko) * 2006-11-01 2008-09-16 주식회사 유니테스트 순차적 반도체 테스트 장치
US8463587B2 (en) * 2009-07-28 2013-06-11 Synopsys, Inc. Hierarchical order ranked simulation of electronic circuits
US8769360B2 (en) * 2010-10-14 2014-07-01 International Business Machines Corporation Dynamic detection and identification of the functional state of multi-processor cores
US9304163B2 (en) * 2013-11-07 2016-04-05 Qualcomm Incorporated Methodology for testing integrated circuits
US10302697B2 (en) * 2015-11-19 2019-05-28 International Business Machines Corporation Automated scan chain diagnostics using emission
US11144701B2 (en) * 2017-06-18 2021-10-12 Coventor, Inc. System and method for key parameter identification, process model calibration and variability analysis in a virtual semiconductor device fabrication environment
US9990455B1 (en) * 2017-12-13 2018-06-05 Tactotek Oy Arrangement and method for facilitating electronics design in connection with 3D structures
US11113444B2 (en) * 2018-06-27 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Machine-learning based scan design enablement platform
KR102565184B1 (ko) * 2018-07-09 2023-08-08 에스케이하이닉스 주식회사 디지털 회로를 모델링하는 회로 모듈 및 이를 포함하는 시뮬레이션 장치
EP3979301A4 (en) * 2019-05-31 2023-06-28 Hamamatsu Photonics K.K. Semiconductor device examination method and semiconductor device examination device

Also Published As

Publication number Publication date
DE112021003675T5 (de) 2023-05-04
US20220012397A1 (en) 2022-01-13
JP2023534200A (ja) 2023-08-08
JP2023535138A (ja) 2023-08-16
WO2022011192A1 (en) 2022-01-13
CN115803640A (zh) 2023-03-14
US11520966B2 (en) 2022-12-06
WO2022011190A1 (en) 2022-01-13
CN115843466A (zh) 2023-03-24
US20220012394A1 (en) 2022-01-13
DE112021003677T5 (de) 2023-05-04

Similar Documents

Publication Publication Date Title
US5515384A (en) Method and system of fault diagnosis of application specific electronic circuits
US8135571B2 (en) Validating manufacturing test rules pertaining to an electronic component
US7415684B2 (en) Facilitating structural coverage of a design during design verification
US11520966B2 (en) Automated assisted circuit validation
US10024910B2 (en) Iterative N-detect based logic diagnostic technique
Chen et al. Fast node merging with don't cares using logic implications
KR20210031111A (ko) 안전인증 자료 획득 장치 및 그 방법
CN113868066A (zh) 用于分析被测设备的测试和测量系统
US20100100860A1 (en) Method and apparatus for debugging an electronic system design (esd) prototype
CN105512372B (zh) 模型化的星载数据处理仿真测试方法
RU2549523C1 (ru) Способ мутационного тестирования радиоэлектронной аппаратуры и ее управляющего программного обеспечения
US11086768B1 (en) Identifying false positives in test case failures using combinatorics
CN116069635A (zh) Soc系统的测试方法、装置、计算机设备及存储介质
AU2021227739B2 (en) Executing tests in deterministic order
Ray et al. Validating automotive control software using instrumentation-based verification
US10060976B1 (en) Method and apparatus for automatic diagnosis of mis-compares
El-Kharashy et al. A novel assertions-based code coverage automatic cad tool
JP2005043274A (ja) 故障モード特定方法及び故障診断装置
JP2004348596A (ja) Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム
JP3126833B2 (ja) 集積回路の故障診断装置
CN116611379A (zh) 一种具有debug功能的IC验证平台系统
Poulos et al. On simulation-based metrics that characterize the behavior of RTL errors.
Kirkland et al. Intermediary Affirmation is Prescribed for an Efficient Future
US20080162096A1 (en) Signal waveform analyzing device
CN116415125A (zh) 用于机器学习模型训练和部署的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination