CN115803640A - 使用转换仿真波形的电子信号验证 - Google Patents

使用转换仿真波形的电子信号验证 Download PDF

Info

Publication number
CN115803640A
CN115803640A CN202180049023.XA CN202180049023A CN115803640A CN 115803640 A CN115803640 A CN 115803640A CN 202180049023 A CN202180049023 A CN 202180049023A CN 115803640 A CN115803640 A CN 115803640A
Authority
CN
China
Prior art keywords
waveform
circuit
simulated
measurement
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180049023.XA
Other languages
English (en)
Inventor
D·E·伯吉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of CN115803640A publication Critical patent/CN115803640A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/31835—Analysis of test coverage or failure detectability
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/323—Translation or migration, e.g. logic to logic, hardware description language [HDL] translation or netlist translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Abstract

一种用于验证电子电路中的信号的系统，所述系统包括波形转换器以及测试和测量仪器。波形转换器被配置成接收针对仿真原型电路的节点的仿真波形并将仿真波形转换成转换波形。测试和测量仪器被配置成获得测量波形并使用转换波形来确定测量波形与仿真波形的偏差。

Description

使用转换仿真波形的电子信号验证
相关申请的交叉引用
本专利申请要求2020年7月9日提交的第63/050,053号临时申请的权益。该申请通过该引用被并入到本公开中。
技术领域
本主题涉及用于通过在测试和测量仪器中使用仿真波形来验证电子电路的系统和方法。
背景技术
用于电子电路的验证的当前过程要求设计者设计电路，对电路进行仿真，并且然后构建电路。一旦构建了电路，设计者就用示波器或其他测试和测量仪器探测电路，并且然后将探测点处的信号与所预期的信号进行视觉地比较(通过设计知识或在监控被检查节点的同时重新运行仿真)。
所公开的技术的配置解决了现有技术中的缺点。
附图说明
图1示出了物理原型电路、仿真原型电路和制造电路的表示。
图2是示出了配置成执行图1中所图示的信号验证方法的系统的组件的示例布置的功能框图。
图3图示了根据示例配置的使用转换仿真波形的信号验证方法。
具体实施方式
如本公开中所述，各方面涉及电子电路的信号验证方法。所公开的技术的配置支持将电路仿真与设计电路的验证集成的能力。具体地，所公开的技术的配置使用电路仿真器的能力来导出预期的仿真波形，并且还将预期的仿真波形合并为测试和测量仪器(诸如示波器)上的参考波形。这允许通过使用测试和测量仪器的现有数学和掩模(mask)功能进行自动化比较。所公开的技术的配置使将仿真波形转换成可以被用于测试和测量仪器上的验证、性能和容差测试的格式的过程自动化。
如本公开中所使用的，术语“物理电路”意指有形电子电路，而术语“仿真电路”意指仅作为计算机软件中的数学建模而存在的无形电子电路。如本公开中所使用的，术语“物理原型电路”意指旨在作为设计的电子电路的设计标准的物理电路。设计的电子电路可以是例如被设计来执行特定的一个或多个功能的集成电路。术语“制造电路”意指针对物理原型电路的设计标准构建的物理电路。制造电路的布局在功能上与物理原型电路的布局相匹配。术语“仿真原型电路”意指无形的电子电路，其布局(其仅作为计算机软件中的数学建模存在)对物理原型电路或物理原型电路的部分的功能进行建模。
在这里讨论的过程中，根据物理原型电路生成的仿真原型电路用于验证制造电路。在该上下文中，“验证”意指对制造电路进行测试，以确认制造电路符合物理原型电路的设计标准。因此，在电子电路的设计过程中使用的信息也被应用于验证过程。结果是验证制造电路的更简单和更方便的方式。
相应地，图1示出了物理原型电路、仿真原型电路和制造电路的表示。图2是示出了配置成执行根据实施例的信号验证方法的系统的组件的示例布置配置的功能框图。图3图示了根据实施例的使用转换仿真波形的示例信号验证方法300。
参考图1-3，在标记为301和302的过程处，在电路仿真器202(诸如电路仿真软件)中捕获和建模物理原型电路101的设计原理图201，以产生仿真原型电路103(在图1中图示为出现在示例显示屏上)。电路仿真器202可以是例如基于计算机辅助设计(CAD)的工具。
在图1中所图示的配置中标记为303的过程处，电路仿真器202针对仿真原型电路103中的特定节点105生成仿真波形。在配置中，仿真原型电路103中的示例节点105对应于物理原型电路101中的感兴趣的示例节点104。仿真波形是基于仿真原型电路103计算的物理原型电路101的相应节点104的波形的数学表示。来自电路仿真器202的仿真波形可以从电路仿真器202导出到波形转换器203。
在标记为304的过程处，波形转换器203将仿真波形转换为可以由测试和测量仪器204使用的转换波形。例如，一种这样的类型是作为参考波形。在配置中，转换可以包括例如向仿真波形添加信息或从仿真波形移除信息，使得所得到的转换波形与测试和测量仪器204兼容。在配置中，转换可以包括对仿真波形进行重新采样，使得所得到的转换波形与测试和测量仪器204兼容。
在配置中，转换过程是自动的，这意指当波形转换器203从电路仿真器202接收仿真波形时，该过程开始并独立操作。例如，转换过程可以由程序或脚本来执行。
在配置中，在标记为305的过程处，可以由波形转换器203例如通过修改仿真波形并且然后转换修改的仿真波形来生成附加的转换波形。附加的转换波形例如对于为不具有数学能力的测试和测量仪器204提供容差波形而言可能是有用的。因此，例如，容差波形可以从转换波形偏移对应于期望容差的预定量。容差可以是固定量、与仿真波形的百分比差或最大期望方差的另一表示。在配置中，可以生成两个附加的转换波形：第一附加转换波形在正方向上从转换波形偏移，并且第二附加转换波形在负方向上从转换波形偏移。第一附加转换波形和第二附加转换波形一起可以限定转换波形周围的容差带或容差区域(有时称为触发掩模)。在配置中，该容差区域可以被用于确定测量波形(下面针对标记为311的过程讨论)是否由于在容差区域内而通过或者由于在容差区域之外而失败。
在配置中，转换波形可以作为参考波形被导入到测试和测量仪器204中。这也可以包括从标记为305的过程导入(一个或多个)附加的转换波形(如果有的话)作为(一个或多个)附加的参考波形。
在标记为306的过程处，基于物理原型电路101针对制造电路102生成制造布局信息205。制造布局信息205对应于物理原型电路101的设计原理图201。在该上下文中，“对应于”意指在功能上制造电路102(以及因此制造布局信息205)基本上匹配物理原型电路101。如在本公开中所使用的，“基本上匹配”意指很大程度上或基本上等同，而不要求完全相同。
在标记为307的过程处，根据制造布局信息205生成物理电路的电子三维模型。三维模型可以由三维模型生成器206生成。
在标记为308的过程处，基于制造布局信息205构建制造电路102。
在标记为311的过程处，(使用来自测试和测量仪器204的探针)探测制造电路102，以测量来自制造电路102上的示例节点106的信号(即，获得测量波形)，该示例节点106对应于上面讨论的仿真原型电路103的示例节点105。在该上下文中，“对应于”意指就其在电路中的相对位置而言，制造电路102上的示例节点106基本上匹配仿真原型电路103的示例节点105。
在配置中，在标记为309的过程处，视觉系统207获得制造电路102的视觉环境信息(关于视觉环境的信息)。视觉系统207可以是增强现实系统或机器视觉系统的部分。使用来自视觉系统207的视觉环境信息，在标记为310的过程处，缩放器和映射器208可以缩放和定向三维模型，以将仿真原型电路103的电路节点与制造电路102的视觉环境关联，以允许制造电路102上的期望探测点的准确定位。
一旦关联，探测目标生成器210可以使用三维模型来标识增强现实系统中的探测目标，以协助人类操作员在正确的节点上进行测量。三维模型也可以用于针对作为机器视觉系统的部分的自动化探测系统生成定位信息，以对期望的电路节点进行自动化测量。因此，在标记为311的过程处探测电路可以进一步包括结合由视觉系统207获得的视觉环境信息，使用上面针对标记为307的过程提到的三维模型。
在标记为312的过程处，将来自标记为311的过程的测量信号与来自标记为304的过程的转换波形进行比较，以确定转换波形(以及因此来自标记为303的过程的仿真波形)与实际测量波形(来自标记为311的过程)的偏差。作为示例，可以通过从转换波形中减去测量波形或者通过使用期望的容差来定义掩模限制，来确定偏差。容差可以是固定量、与转换波形的百分比差或最大期望方差的另一表示。
在配置中，在标记为312的过程处，比较可以被用于向自动化调试系统211提供信息，其利用物理原型电路101的设计原理图201和仿真原型电路103中的选择的节点105的仿真波形来表征和验证制造电路102。在配置中，自动化调试系统211可以基于先前测量的节点106的结果系统地探测制造电路102的新位置，以确定制造电路102是否正常工作，或者如果制造电路102没有正常操作，则隔离制造电路102的故障部分。在配置中，新位置可以通过例如复杂的电路分析算法来确定。这样的算法可以利用例如人工智能或基于显著暴露于训练模式的机器学习，这可以将最高概率的条目标识为电路中的下一个位置，以检查正确的操作。
在标记为313的过程处，测试和测量仪器204的数学功能在转换波形上使用，以建立通过/失败标准。例如，期望的容差可以被包括在或输入到测试和测量仪器204的数学功能中。容差可以是固定量、与转换波形的百分比差、或最大期望方差的另一表示，例如信号或触发掩模。在标记为314的过程处，可以使用该容差来确定测量波形(上面针对标记为311的过程讨论)是否由于在来自转换波形的期望容差内而通过或者由于在来自转换波形的期望容差之外而失败。在配置中，构建(标记为308的过程)、探测(标记为311的过程)和确定(标记为312的过程)过程是迭代的。在这样的配置中，在标记为314的过程处，在先前迭代中确定的偏差可以用于针对下一次迭代的探测过程确定制造电路的下一个节点。
在配置中，系统可以包括非接触式系统控制接口209，以简化用户与系统的交互。作为示例，无接触控制可以是或包括基于语音或手势的操作。
示例
下面提供了所公开的技术的说明性示例。技术的特定配置可以包括下面描述的示例的一个或多个及其任何组合。
示例1包括一种用于电子电路的信号验证方法，所述方法包括：从电路仿真器接收针对仿真原型电路的节点的仿真波形；由波形转换器将仿真波形转换成转换波形，所述转换波形具有与仿真波形的格式不同的格式；用测试和测量仪器从对应于仿真原型电路的节点的制造电路的节点获得测量波形；以及由测试和测量仪器使用转换波形来确定测量波形与仿真波形的偏差。
示例2如示例1所述的方法，进一步包括：在对设计原理图进行建模之前，由电路仿真器捕获物理原型电路的设计原理图；由电路仿真器对物理原型电路的设计原理图进行建模，以产生仿真原型电路；以及由电路仿真器针对仿真原型电路的节点生成仿真波形。
示例3包括示例1-2中任一项所述的方法，其中，转换波形是测试和测量仪器的参考波形。
示例4包括示例1-3中任一项所述的方法，进一步包括由波形转换器根据仿真波形生成附加的转换波形。
示例5包括示例4所述的方法，其中，根据仿真波形生成附加的转换波形包括复制仿真波形以创建复制波形，并且然后将复制波形修改对应于期望容差的预定量。
示例6包括示例1-5中任一项所述的方法，进一步包括：由测试和测量仪器基于来自仿真波形的最大期望方差来确定通过-失败标准；当确定的测量波形的偏差在通过-失败标准内时，将测量波形标识为通过；以及当确定的测量波形的偏差在通过-失败标准之外时，将测量波形标识为失败。
示例7包括示例1-6中任一项所述的方法，进一步包括：针对制造电路生成制造布局信息，所述制造布局信息对应于物理原型电路的设计原理图；以及基于制造布局信息来构建制造电路。
示例8包括示例1-7中任一项所述的方法，进一步包括根据制造布局信息生成物理电路的电子三维模型。
示例9包括示例8所述的方法，进一步包括通过以下步骤将仿真原型电路的节点的位置与制造电路的节点的位置关联：用视觉系统获得制造电路的视觉环境信息；以及由缩放器和映射器基于视觉环境信息来缩放和定向三维模型。
示例10包括示例1-9中任一项所述的方法，其中，从制造电路的节点获得测量波形包括探测制造电路的节点。
示例11包括示例1-10中任一项所述的方法，其中，使用转换波形来确定测量波形与仿真波形的偏差包括从转换波形中减去测量波形和使用期望容差来定义掩模限制中的至少一个。
示例12包括示例1-11中任一项所述的方法，其中，接收、转换、获得和确定过程是迭代的，所述方法进一步包括利用在先前迭代中确定的偏差来针对下一次迭代的获得过程确定制造电路的下一个节点。
示例13包括一种用于验证电子电路中的信号的系统，所述系统包括：波形转换器，其被配置成接收针对仿真原型电路的节点的仿真波形并将仿真波形转换为转换波形，所述转换波形具有与仿真波形的格式不同的格式；以及测试和测量仪器，其被配置成从对应于仿真原型电路的节点的制造电路上的节点获得测量波形，所述测试和测量仪器进一步被配置成使用转换波形来确定测量波形与仿真波形的偏差。
示例14包括示例13所述的系统，其中，所述波形转换器被进一步配置成复制仿真波形以创建复制波形，并将复制波形修改对应于期望容差的预定量。
示例15包括示例13-14中任一项所述的系统，其中，所述测试和测量仪器被进一步配置成基于来自仿真波形的最大期望方差来确定通过-失败标准，所述测试和测量仪器进一步被配置成当确定的测量波形的偏差在通过-失败标准内时将测量波形标识为通过，并且所述测试和测量仪器进一步被配置成当确定的测量波形的偏差在通过-失败标准之外时将测量波形标识为失败。
示例16包括示例13-15中任一项所述的系统，其中制造电路对应于物理原型电路的设计原理图，所述系统进一步包括三维模型生成器，所述三维模型生成器被配置成根据制造电路的制造布局信息生成物理电路的电子三维模型，所述制造布局信息对应于物理原型电路的设计原理图。
示例17包括示例16所述的系统，进一步包括视觉系统，所述视觉系统被配置成获得制造电路的视觉环境信息。
示例18包括示例17所述的系统，进一步包括缩放器和映射器，所述缩放器和映射器被配置成基于视觉环境信息来缩放和定向三维模型。
示例19包括示例13-18中任一项所述的系统，进一步包括非接触式系统控制接口，所述非接触式系统控制接口被配置成允许与波形转换器以及测试和测量仪器中的至少一个进行无接触用户交互。
示例20包括示例10-19中任一项所述的系统，进一步包括电路仿真器，所述电路仿真器被配置成接收物理原型电路的设计原理图并对物理原型电路进行建模以产生仿真原型电路，所述电路仿真器进一步被配置成生成针对仿真原型电路的节点的仿真波形。
*****
各方面可以在特别创建的硬件上、在固件、数字信号处理器上或在包括根据编程指令操作的处理器的特别编程的通用计算机上操作。如本文中使用的术语“控制器”或“处理器”旨在包括微处理器、微计算机、ASIC和专用硬件控制器。一个或多个方面可以在计算机可用数据和计算机可执行指令中实现，诸如在由一个或多个计算机(包括监控模块)或其他设备执行的一个或多个程序模块中实现。通常，程序模块包括当由计算机或其他设备中的处理器执行时执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等。计算机可执行指令可以被存储在诸如硬盘、光盘、可移动存储介质、固态存储器、RAM等的非暂时性计算机可读介质上。如将被本领域技术人员理解的，程序模块的功能可以根据需要在各种配置中组合或分布。此外，功能可以全部或部分地在固件或硬件等同物(诸如集成电路、现场可编程门阵列(FPGA)以及诸如此类)中实现。特定数据结构可以用于更有效地实现所公开的系统和方法的一个或多个方面，并且这样的数据结构被设想在本文中描述的计算机可执行指令和计算机可用数据的范围内。
所公开主题的先前描述的版本具有许多优点，所述优点被描述或将对普通技术人员是显而易见的。即便如此，并非所有的这些优点或特征在所公开的装置、系统或方法的所有版本中都是需要的。
此外，该书面描述参考了特定特征。要理解，本说明书中的公开包括那些特定特征的所有可能的组合。例如，在特定示例配置的上下文中公开了特定特征的情况下，该特征也可以尽可能地用于其他示例配置的上下文中。
此外，当本申请中提及具有两个或更多个定义的步骤或操作的方法时，定义的步骤或操作可以以任何次序或同时执行，除非上下文排除了那些可能性。
此外，本申请中使用的术语“包括”及其语法等同物来意指可选地存在其他组件、特征、步骤、过程、操作等。例如，“包含”或“其包含”组件A、B和C的制品可以仅包含组件A、B和C，或者它可以包含组件A、B和C以及一个或多个其他组件。
尽管为了说明的目的已经描述了特定示例配置，但是将理解，在不脱离本公开的精神和范围的情况下，可以进行各种修改。

Claims (20)

1.一种用于电子电路的信号验证方法，所述方法包括：
从电路仿真器接收针对仿真原型电路的节点的仿真波形；
由波形转换器将仿真波形转换成转换波形，所述转换波形具有与仿真波形的格式不同的格式；
用测试和测量仪器从对应于仿真原型电路的节点的制造电路的节点获得测量波形；以及
由测试和测量仪器使用转换波形来确定测量波形与仿真波形的偏差。
2.根据权利要求1所述的方法，进一步包括：
在对设计原理图进行建模之前，由电路仿真器捕获物理原型电路的设计原理图；
由电路仿真器对物理原型电路的设计原理图进行建模，以产生仿真原型电路；以及
由电路仿真器针对仿真原型电路的节点生成仿真波形。
3.根据权利要求1所述的方法，其中，转换波形是测试和测量仪器的参考波形。
4.根据权利要求1所述的方法，进一步包括由波形转换器根据仿真波形生成附加的转换波形。
5.根据权利要求4所述的方法，其中，根据仿真波形生成附加的转换波形包括复制仿真波形以创建复制波形，并且然后将复制波形修改对应于期望容差的预定量。
6.根据权利要求1所述的方法，进一步包括：
由测试和测量仪器基于来自仿真波形的最大期望方差来确定通过-失败标准；
当确定的测量波形的偏差在通过-失败标准内时，将测量波形标识为通过；以及
当确定的测量波形的偏差在通过-失败标准之外时，将测量波形标识为失败。
7.根据权利要求1所述的方法，进一步包括：
针对制造电路生成制造布局信息，所述制造布局信息对应于物理原型电路的设计原理图；以及
基于制造布局信息来构建制造电路。
8.根据权利要求7所述的方法，进一步包括根据制造布局信息生成物理电路的电子三维模型。
9.根据权利要求8所述的方法，进一步包括通过以下步骤将仿真原型电路的节点的位置与制造电路的节点的位置关联：
用视觉系统获得制造电路的视觉环境信息；以及
由缩放器和映射器基于视觉环境信息来缩放和定向三维模型。
10.根据权利要求1所述的方法，其中，从制造电路的节点获得测量波形包括探测制造电路的节点。
11.根据权利要求1所述的方法，其中，使用转换波形来确定测量波形与仿真波形的偏差包括从转换波形中减去测量波形和使用期望容差来定义掩模限制中的至少一个。
12.根据权利要求1所述的方法，其中，接收、转换、获得和确定过程是迭代的，所述方法进一步包括利用在先前迭代中确定的偏差来针对下一次迭代的获得过程确定制造电路的下一个节点。
13.一种用于验证电子电路中的信号的系统，所述系统包括：
波形转换器，其被配置成接收针对仿真原型电路的节点的仿真波形并将仿真波形转换为转换波形，所述转换波形具有与仿真波形的格式不同的格式；以及
测试和测量仪器，其被配置成从对应于仿真原型电路的节点的制造电路上的节点获得测量波形，所述测试和测量仪器进一步被配置成使用转换波形来确定测量波形与仿真波形的偏差。
14.根据权利要求13所述的系统，其中，所述波形转换器被进一步配置成复制仿真波形以创建复制波形，并将复制波形修改对应于期望容差的预定量。
15.根据权利要求13所述的系统，其中，所述测试和测量仪器被进一步配置成基于来自仿真波形的最大期望方差来确定通过-失败标准，所述测试和测量仪器进一步被配置成当确定的测量波形的偏差在通过-失败标准内时将测量波形标识为通过，并且所述测试和测量仪器进一步被配置成当确定的测量波形的偏差在通过-失败标准之外时将测量波形标识为失败。
16.根据权利要求13所述的系统，其中制造电路对应于物理原型电路的设计原理图，所述系统进一步包括三维模型生成器，所述三维模型生成器被配置成根据制造电路的制造布局信息生成物理原型电路的电子三维模型，所述制造布局信息对应于物理原型电路的设计原理图。
17.根据权利要求16所述的系统，进一步包括视觉系统，所述视觉系统被配置成获得制造电路的视觉环境信息。
18.根据权利要求17所述的系统，进一步包括缩放器和映射器，所述缩放器和映射器被配置成基于视觉环境信息来缩放和定向三维模型。
19.根据权利要求13所述的系统，进一步包括非接触式系统控制接口，所述非接触式系统控制接口被配置成允许与波形转换器以及测试和测量仪器中的至少一个进行无接触用户交互。
20.根据权利要求10所述的系统，进一步包括电路仿真器，所述电路仿真器被配置成接收物理原型电路的设计原理图并对物理原型电路进行建模以产生仿真原型电路，所述电路仿真器进一步被配置成生成针对仿真原型电路的节点的仿真波形。
CN202180049023.XA 2020-07-09 2021-07-08 使用转换仿真波形的电子信号验证 Pending CN115803640A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063050053P 2020-07-09 2020-07-09
US63/050053 2020-07-09
US17/370930 2021-07-08
PCT/US2021/040963 WO2022011190A1 (en) 2020-07-09 2021-07-08 Electronic signal verification using a translated simulated waveform
US17/370,930 US20220012394A1 (en) 2020-07-09 2021-07-08 Electronic signal verification using a translated simulated waveform

Publications (1)

Publication Number Publication Date
CN115803640A true CN115803640A (zh) 2023-03-14

Family

ID=79173695

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202180049023.XA Pending CN115803640A (zh) 2020-07-09 2021-07-08 使用转换仿真波形的电子信号验证
CN202180049130.2A Pending CN115843466A (zh) 2020-07-09 2021-07-08 指示制造电子电路的探测目标
CN202180049025.9A Pending CN115803642A (zh) 2020-07-09 2021-07-08 自动协助电路验证

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202180049130.2A Pending CN115843466A (zh) 2020-07-09 2021-07-08 指示制造电子电路的探测目标
CN202180049025.9A Pending CN115803642A (zh) 2020-07-09 2021-07-08 自动协助电路验证

Country Status (5)

Country Link
US (2) US20220012394A1 (zh)
JP (2) JP2023535138A (zh)
CN (3) CN115803640A (zh)
DE (2) DE112021003675T5 (zh)
WO (2) WO2022011192A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114510902B (zh) * 2022-04-20 2022-07-26 北京芯愿景软件技术股份有限公司 仿真结果的验证方法、装置、设备及计算机存储介质
CN117115364B (zh) * 2023-10-24 2024-01-19 芯火微测(成都)科技有限公司 微处理器sip电路测试状态监控方法、系统及存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325309A (en) * 1991-04-30 1994-06-28 Lsi Logic Corporation Method and apparatus for integrated circuit diagnosis
US6996068B1 (en) * 2000-03-31 2006-02-07 Intel Corporation Audio testing in a packet switched network
US6671846B1 (en) * 2000-06-20 2003-12-30 Lsi Logic Corporation Method of automatically generating schematic and waveform diagrams for isolating faults from multiple failing paths in a circuit using input signal predictors and transition times
US7089517B2 (en) * 2000-09-29 2006-08-08 Advantest Corp. Method for design validation of complex IC
US6978231B2 (en) * 2000-12-05 2005-12-20 Derek Edward Williams Embedded hardware description language instrumentation
US20020129326A1 (en) * 2001-03-08 2002-09-12 Nuber Paul D. Method for inserting repeaters in hierarchical chip design
US20040025136A1 (en) * 2002-07-30 2004-02-05 Carelli John A. Method for designing a custom ASIC library
US20050024057A1 (en) * 2003-06-20 2005-02-03 Romain Desplats Methods of using measured time resolved photon emission data and simulated time resolved photon emission data for fault localization
US7408336B2 (en) * 2005-10-26 2008-08-05 International Business Machines Corporation Importation of virtual signals into electronic test equipment to facilitate testing of an electronic component
KR100858651B1 (ko) * 2006-11-01 2008-09-16 주식회사 유니테스트 순차적 반도체 테스트 장치
US8463587B2 (en) * 2009-07-28 2013-06-11 Synopsys, Inc. Hierarchical order ranked simulation of electronic circuits
US8769360B2 (en) * 2010-10-14 2014-07-01 International Business Machines Corporation Dynamic detection and identification of the functional state of multi-processor cores
US9304163B2 (en) * 2013-11-07 2016-04-05 Qualcomm Incorporated Methodology for testing integrated circuits
US10302697B2 (en) * 2015-11-19 2019-05-28 International Business Machines Corporation Automated scan chain diagnostics using emission
US11144701B2 (en) * 2017-06-18 2021-10-12 Coventor, Inc. System and method for key parameter identification, process model calibration and variability analysis in a virtual semiconductor device fabrication environment
US9990455B1 (en) * 2017-12-13 2018-06-05 Tactotek Oy Arrangement and method for facilitating electronics design in connection with 3D structures
US11113444B2 (en) * 2018-06-27 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Machine-learning based scan design enablement platform
KR102565184B1 (ko) * 2018-07-09 2023-08-08 에스케이하이닉스 주식회사 디지털 회로를 모델링하는 회로 모듈 및 이를 포함하는 시뮬레이션 장치
EP3979301A4 (en) * 2019-05-31 2023-06-28 Hamamatsu Photonics K.K. Semiconductor device examination method and semiconductor device examination device

Also Published As

Publication number Publication date
DE112021003675T5 (de) 2023-05-04
CN115803642A (zh) 2023-03-14
US20220012397A1 (en) 2022-01-13
JP2023534200A (ja) 2023-08-08
JP2023535138A (ja) 2023-08-16
WO2022011192A1 (en) 2022-01-13
US11520966B2 (en) 2022-12-06
WO2022011190A1 (en) 2022-01-13
CN115843466A (zh) 2023-03-24
US20220012394A1 (en) 2022-01-13
DE112021003677T5 (de) 2023-05-04

Similar Documents

Publication Publication Date Title
KR100936855B1 (ko) Ａｓｉｃ/ｓｏｃ 제조시에 프로토타입-홀드를 방지하기위한 제조 방법 및 장치
CN115803640A (zh) 使用转换仿真波形的电子信号验证
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
BR102019016789A2 (pt) Método para realizar supervisão e inspeção automatizadas de um processo de montagem, e, sistema para supervisão e inspeção automatizadas de um processo de montagem
CN105512372B (zh) 模型化的星载数据处理仿真测试方法
KR100506769B1 (ko) 고속 테스트 패턴 평가 장치
CN110109374B (zh) 液体火箭发动机推力调节系统的半实物仿真方法及装置
JP2011248597A (ja) テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法
CN106405388A (zh) 一种数字芯片功能测试方法及系统
KR101192556B1 (ko) 디지털 회로 검증시스템 설계방법 및 그 검증시스템
CN115827353A (zh) 故障诊断方法及装置
US10528689B1 (en) Verification process for IJTAG based test pattern migration
US10060976B1 (en) Method and apparatus for automatic diagnosis of mis-compares
JPH0455776A (ja) 論理集積回路の故障診断装置
CN115510782B (zh) 定位验证错误的方法、电子设备和存储介质
CN109635480A (zh) 一种基于制图软件的控制逻辑验证和调试方法
JP6146224B2 (ja) 判定方法、判定プログラム、および判定装置
KR101032892B1 (ko) 집적회로 설계 검증 장치 및 집적회로 설계 검증 방법
JP3162316B2 (ja) 電子回路テスト用システム
JP2004348596A (ja) Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム
JP4839638B2 (ja) テスタシミュレーション装置及びテストシミュレーション方法
CN114462182A (zh) 用于验证仿真模型的方法
CN117648801A (zh) 光学性能分析方法、装置、电子设备及可读存储介质
Kum et al. Model-based automated validation techniques for automotive embedded systems
Drappa et al. Automated test program generation for automotive devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination