CN117115364B - 微处理器sip电路测试状态监控方法、系统及存储介质 - Google Patents

微处理器sip电路测试状态监控方法、系统及存储介质 Download PDF

Info

Publication number
CN117115364B
CN117115364B CN202311379488.9A CN202311379488A CN117115364B CN 117115364 B CN117115364 B CN 117115364B CN 202311379488 A CN202311379488 A CN 202311379488A CN 117115364 B CN117115364 B CN 117115364B
Authority
CN
China
Prior art keywords
target circuit
circuit
test
dimensional model
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311379488.9A
Other languages
English (en)
Other versions
CN117115364A (zh
Inventor
张路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Fire Microtest Chengdu Technology Co ltd
Original Assignee
Core Fire Microtest Chengdu Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core Fire Microtest Chengdu Technology Co ltd filed Critical Core Fire Microtest Chengdu Technology Co ltd
Priority to CN202311379488.9A priority Critical patent/CN117115364B/zh
Publication of CN117115364A publication Critical patent/CN117115364A/zh
Application granted granted Critical
Publication of CN117115364B publication Critical patent/CN117115364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种微处理器SIP电路测试状态监控方法、系统及存储介质，包括获取目标电路的设计信息，对目标电路的设计信息进行数据处理，获得目标电路的模型点云集合。本发明在目标电路的三维模型中进行模拟目标电路的电路连通情况，而后对目标电路的测试数据进行实时采集，并在目标电路的三维模型中进行测试值展示渲染，确定目标电路中各个构件的电路连通情况，让操作人员能够清晰明了的获得目标电路中各个构件的测试情况，以便于找出目标电路的测试故障点。能够高效的对目标电路测试情况进行了解掌握，即实现解决了现有技术中对微处理器SIP电路老化测试采用人工观察导致整体测试情况监控不到位的缺点。

Description

微处理器SIP电路测试状态监控方法、系统及存储介质
技术领域
本发明涉及SIP电路用技术领域，尤其涉及一种微处理器SIP电路测试状态监控方法、系统及存储介质。
背景技术
微处理器SIP电路是指集成了微处理器核心和其他周边电路的系统级集成电路。它将微处理器核心、内存、外设和其他组件集成在一个封装结构中。微处理器SIP电路的优点是高度集成和紧凑的设计，可以提供更高的性能和更低的功耗。它们广泛应用于嵌入式系统、物联网设备、消费电子产品和通信设备等领域，为各种应用提供了高效的计算和控制能力。
对微处理器SIP电路进行测试一般是指对其进行老化试验，通过模拟其工作环境各项因素，来对微处理器SIP电路整体进行测试模拟，从而获知微处理器SIP电路包括使用寿命等各项参数情况。
目前，针对于微处理器SIP电路老化测试，对微处理器SIP电路的使用情况一般都是采用人工观察微处理器SIP电路中各项电路输出情况进行判断，使得容易对微处理器SIP电路的整体测试情况掌控不到位，继而使得对微处理器SIP电路的整体测试情况监控不到位。
发明内容
本发明的目的是为了解决现有技术中对微处理器SIP电路老化测试采用人工观察导致整体测试情况监控不到位的缺点，而提出的一种微处理器SIP电路测试状态监控方法、系统及存储介质。
为了实现上述目的，本发明采用了如下技术方案：
本发明第一方面提供了一种微处理器SIP电路测试状态监控方法，包括：
获取目标电路的设计信息，对目标电路的设计信息进行数据处理，获得目标电路的模型点云集合；
根据目标电路的模型点云集合，构建目标电路的三维模型，并结合目标电路的电路连通情况，对目标电路的三维模型进行模拟处理，获得目标电路的电路路线情况信息；
对测试中的目标电路进行实时数据采集，获得目标电路测试数据信息；
将目标电路测试数据信息写入至目标电路的三维模型，并结合目标电路的电路路线情况信息，对目标电路的三维模型进行测试渲染，获得目标电路的三维模型测试图；
根据目标电路的三维模型测试图，并结合目标电路的电路路线情况信息，对目标电路进行数据分析，获得目标电路的测试情况信息。
在一种可行的实施例中，所述获得目标电路的模型点云集合的方法包括：
获取目标电路中各个构件构成信息；
根据目标电路中各个构件构成信息，分别对目标电路中各个构件进行空间点云构建，获得目标电路中各个构件的点云集合；
以目标电路中任一个构件为参考构建点位，根据目标电路的设计信息，将目标电路中的各个构件点云集合进行点云集合转化，获得目标电路中全部构件的模型点云集合。
在一种可行的实施例中，所述获得目标电路的电路路线情况信息的方法包括：
根据目标电路的设计信息，获得目标电路中的各个构件连通情况信息；
根据目标电路中的各个构件连通情况信息，结合目标电路中全部构件的模型点云集合，对目标电路的三维模型进行电路连通模拟；
根据目标电路的三维模型中电路连通模拟情况，将目标电路的三维模型中各条连通路线进行分类归纳，获得目标电路在三维模型中的至少一条电路连通路线情况信息。
在一种可行的实施例中，所述目标电路测试数据信息包括：
目标电路测试环境数据、各个构件电压电流流通数据、各个构件的工作实时温度中一项或多项组合。
在一种可行的实施例中，所述获得目标电路的三维模型测试图的方法包括：
将目标电路测试数据信息进行划分，获得至少三种类别测试数据信息；
根据三种类别测试数据信息，在目标电路的三维模型中构建状态显示图层；
将状态显示图层分别写入至目标电路的三维模型中各个构件内，获得各个构件的状态显示图层；
将目标电路测试数据信息写入至各个构件的状态显示图层中，获得目标电路的三维模型状况图。
在一种可行的实施例中，所述获得目标电路的三维模型测试图的方法还包括：
根据状态显示图层的区间大小，并结合目标电路的测试数据信息进行不同层级划分，将状态显示图层划分为至少两个状态显示段；
将状态显示图层中两个状态显示段，根据目标电路的测试数据信息划分层级，分别获得状态显示段的指示数据；
对状态显示段的指示数据进行颜色渲染，获得状态显示图层中不同状态显示段的渲染效果图；
将目标电路的实时测试数据信息，写入至状态显示图层中，在不同状态显示段进行数据展示，获得目标电路的三维模型测试图。
在一种可行的实施例中，所述获得目标电路的测试情况信息的方法包括：
根据目标电路的电路路线情况，获得目标电路的测试路径；
根据目标电路的测试路径，在目标电路的三维模型中确定测试构件；
根据目标电路的三维模型测试图，对测试构件进行状态获取，并结合三维模型测试图的状态显示图层中不同状态显示段的渲染效果图，获得目标电路的测试情况信息。
本发明第二方面提供了一种微处理器SIP电路测试状态监控系统，采用了第一方面中任一项所述的一种微处理器SIP电路测试状态监控方法。
在一种可行的实施例中，所述监控系统还包括：
数据采集模块，所述数据采集模块用于实时采集目标电路的测试数据；
数据处理模块，所述数据处理模块用于将测试数据进行处理；
数据渲染模块，所述数据渲染模块用于将测试数据进行写入至目标电路的三维模型中。
本发明第三方面提供了一种计算机存储介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现如第一方面中任一项所述的一种微处理器SIP电路测试状态监控方法。
本发明的有益效果为：
本发明在实施例中通过预先将测试的目标电路进行三维点云建模，同时在目标电路的三维模型中进行模拟目标电路的电路连通情况，而后对目标电路的测试数据进行实时采集，并在目标电路的三维模型中进行测试值展示渲染，确定目标电路中各个构件的电路连通情况，让操作人员能够清晰明了的获得目标电路中各个构件的测试情况，以便于找出目标电路的测试故障点。能够高效的对目标电路测试情况进行了解掌握，即实现解决了现有技术中对微处理器SIP电路老化测试采用人工观察导致整体测试情况监控不到位的缺点。
附图说明
图1为本发明实施例中提供的一种微处理器SIP电路测试状态监控方法的整体流程示意图；
图2为本发明实施例中提供的一种微处理器SIP电路测试状态监控方法的第一部分流程图；
图3为本发明实施例中提供的一种微处理器SIP电路测试状态监控方法的第二部分流程图。
实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
实施例一：参照图1至图3，本发明为了实现解决现有技术中对微处理器SIP电路老化测试采用人工观察导致整体测试情况监控不到位的缺点，在本实施例中第一方面提供了一种微处理器SIP电路测试状态监控方法，所述监控方法通过预先将测试的目标电路进行三维点云建模，同时在目标电路的三维模型中进行模拟目标电路的电路连通情况，而后对目标电路的测试数据进行实时采集，并在目标电路的三维模型中进行测试值展示渲染，确定目标电路中各个构件的电路连通情况，让操作人员能够清晰明了的获得目标电路中各个构件的测试情况，以便于找出目标电路的测试故障点。能够高效的对目标电路测试情况进行了解掌握，即实现解决了现有技术中对微处理器SIP电路老化测试采用人工观察导致整体测试情况监控不到位的缺点。
具体的，参照图1至图3，所述微处理器SIP电路测试状态监控方法，所述监控方法包括：
通过对需要进行测试的微处理器SIP电路（下列统称为目标电路）的集成设计信息，来获取目标电路中的各个电子元器件的位置分布图，实现对目标电路中获取目标电路的设计信息，对目标电路的设计信息进行数据处理，获得目标电路的模型点云集合。即可通过根据对进行测试的微处理器SIP电路的集成度、各个构件的整体设计信息，利用设计软件（CAD、SW、AI等等设计软件），对目标电路的设计信息进行制作输入，从而获得目标电路的模型结构信息。在本实施例中，为了便于测试操作人员进行观察目标电路的测试情况，所述目标电路的模型结构可通过空间点云集合来实现构建目标电路的三维模型。即可根据目标电路的模型点云集合，构建目标电路的三维模型，同时在目标电路的三维模型中，对目标电路的各个构件的电性连接情况来实现获取目标电路的电路路线情况信息，以便于后续测试操作人员能够根据测试路线情况不同，来判断目标电路中各个构件的测试反馈情况。在对目标电路进行测试时，通过对测试中的目标电路进行实时数据采集，获得目标电路测试数据信息；而后将测试获得的目标电路测试数据进行处理之后，将处理好的目标电路测试数据信息写入至目标电路的三维模型，并结合目标电路的测试电路路线情况信息，对目标电路的三维模型进行不同测试数据的实时测试渲染，获得目标电路的三维模型测试图。而后根据目标电路的三维模型测试图，并结合在测试中目标电路的电路路线情况信息，对目标电路进行数据分析，获得目标电路的测试情况信息。也即，在本实施例中，本发明通过预先将测试的目标电路进行三维点云建模，同时在目标电路的三维模型中进行模拟目标电路的电路连通情况，而后对目标电路的测试数据进行实时采集，并在目标电路的三维模型中进行测试值展示渲染，确定目标电路中各个构件的电路连通情况，让操作人员能够清晰明了的获得目标电路中各个构件的测试情况，以便于找出目标电路的测试故障点。能够高效的对目标电路测试情况进行了解掌握，即实现解决了现有技术中对微处理器SIP电路老化测试采用人工观察导致整体测试情况监控不到位的缺点。另外，需要说明的是，对于目标电路的测试数据信息可包括：目标电路处于测试环境下的环境数据、目标电路中各个构件电压电流流通数据、以及在测试时各个构件的工作实时温度中一项或多项组合。
在本实施例中，为了能够便于理解如何对目标电路的集成设计进行空间点云建模的，进行如下举例说明。具体的，所述获得目标电路的模型点云集合的方法包括：
通过对目标电路中的各个电子元器件构件型号规格进行获取，获取目标电路中各个构件构成信息；即可对各个构件的形状及型号进行获取，以便于构建相应的模型构件进行组装成目标电路的三维模型。即根据目标电路中各个构件构成信息，分别对目标电路中各个构件进行空间点云构建，获得目标电路中各个构件的点云集合。而后在模型构件空间内，将目标电路中任一个构件进行写入，将写入的构建作为参考构建点位，根据目标电路的设计信息，将目标电路中的各个构件点云集合进行点云集合转化，获得目标电路中全部构件的模型点云集合。在本实施例中，为了便于理解上述点云集合转化，在此进行如下举例说明，在一种可行的实施例中，可选择目标电路的集成设计电路板（PCB）作为参考点位，而后根据目标电路的设计信息，将目标电路中的其他构件在电路板上的位置进行获取，根据目标电路中的其他构件在电路板的设置安装位置，结合构建的各个构件空间点云模型，在电路板上进行写入装载，从而获得目标电路的整体三维模型。
在本实施例中，为了能够便于理解如何利用目标电路的三维模型来获取目标电路中各个构件的电路连通路线情况的，进行如下举例说明。具体的，所述获得目标电路的电路路线情况信息的方法包括：
以目标电路中各个电子元器件的设计集成信息，来确定目标电路中各个构件的电气连通图，继而根据目标电路的设计信息，获得目标电路中的各个构件连通情况信息。而后根据目标电路中的各个构件连通情况信息，结合目标电路中全部构件的模型点云集合，对目标电路的三维模型进行电路连通模拟；将目标电路的三维模型中电路连通模拟情况，以及结合目标电路的三维模型中各条连通路线进行不同功能连通，根据各条连通路线的功能来对目标电路中的各个构件电性连通路线进行分类归纳，以实现获得在目标电路在三维模型中的至少一条电路连通路线情况信息。
在本实施例中，为了能够便于理解如何将目标电路的实时测试数据进行写入目标电路的三维模型中，进行如下举例说明。具体的，所述获得目标电路的三维模型测试图的方法包括：
可根据对目标电路的测试数据要求，将目标电路测试数据信息进行划分，获得至少三种类别测试数据信息。即可根据对目标电路实时采集的数据种类和要求，结合目标电路测试环境数据、各个构件电压电流流通数据、各个构件的工作实时温度中一项或多项组合，对目标电路的测试数据信息进行划分为三个种类，在此可根据需要在目标电路的三维模型展示情况不同，选择相应的划分种类。而后根据三种类别测试数据信息，在目标电路的三维模型中构建相应的状态显示图层。而后将状态显示图层分别写入至目标电路的三维模型中各个构件内，获得各个构件的状态显示图层，以便于对各个构件的测试情况进行获取。即将目标电路测试数据信息写入至各个构件的状态显示图层中，获得目标电路的三维模型状况图。根据目标电路的三维模型状况图，来实现让目标电路的测试情况进行展示，以便于让测试操作人员能够清晰直观的获得目标电路中各个构件的测试情况。继而能够让测试操作人员更加直观的观察出目标电路中各个构件的测试故障点位。
在本实施例中，为了能够更近一步的便于测试操作人员对目标电路的测试数据进行观察和预警，所述获得目标电路的三维模型测试图的方法还包括：
按照目标电路的三维模型中的状态显示图层区间大小，并结合目标电路的测试数据信息进行不同层级划分，以实现让目标电路的三维模型中的状态显示图层能够进行不同测试数据值的进行展示。在本实施例中，可将状态显示图层划分为至少两个状态显示段。而后将状态显示图层中两个状态显示段，根据目标电路的测试数据信息划分层级，以实现分别获得状态显示段的指示数据；在此为了区别目标电路中各个构件的实时测试数据信息情况，在此对状态显示段的指示数据进行颜色渲染，获得状态显示图层中不同状态显示段的渲染效果图。即可将状态显示图层中的两个状态显示段进行不同颜色的划分，以便于在后续对目标电路不同时序段的测试数据进行区别，以实现让测试操作人员能够进行观察。实现将目标电路的实时测试数据信息，写入至状态显示图层中，在不同状态显示段进行数据展示，获得目标电路的三维模型测试图。在本实施例中，通过利用目标电路三维模型中状态显示图层的不同颜色的状态显示段对目标电路的测试数据进行展示，能够让测试操作人员实现对目标电路中各个构件的具体测试情况进行展示，以实现便于让测试操作人员能够进行直观清晰观察出目标电路的测试情况。
在本实施例中，为了能够便于理解如何根据目标电路的测试数据信息情况结合目标电路的三维模型进行对目标电路的测试情况进行分析的，在此进行如下举例说明。具体的，所述获得目标电路的三维模型测试图的方法包括：
根据目标电路的电路路线情况，获得目标电路的测试路径；即根据对目标电路的测试方案，来获取对目标电路的测试路径，以实现得到测试路径中各个构件的连接情况。即根据目标电路的测试路径，在目标电路的三维模型中确定测试构件。而后利用实时采集的目标电路测试数据信息，利用目标电路的三维模型测试图进行展示，对目标电路的测试路径中各个测试构件进行测试状态获取，并结合三维模型测试图的状态显示图层中不同状态显示段的渲染效果图，获得目标电路的测试情况信息，以实现便于让测试操作人员能够进行直观清晰观察出目标电路的测试情况。
本发明第二方面提供了一种微处理器SIP电路测试状态监控系统，采用了第一方面中任一项所述的一种微处理器SIP电路测试状态监控方法，为了实现让所述监控系统对微处理器SIP电路测试状态进行监控，所述监控系统还包括：数据采集模块、数据处理模块、数据渲染模块，在本实施例中，所述数据采集模块可通过采集设备（温度传感器、检测电路中一项或多项组合来获取目标电路在测试时的数据，继而实现实时采集目标电路的测试数据。所述数据处理模块与所述数据采集模块电性相连，所述数据处理模块用于将测试数据进行处理，以满足后续写入至目标电路的三维模型中。所述数据渲染模块用于将测试数据进行写入至目标电路的三维模型中，以实现让目标电路的测试数据在三维模型中的状态显示图层进行渲染。在本实施例中，所述监控方法通过采用了上述中的监控方法，能够让操作人员能够清晰明了的获得目标电路中各个构件的测试情况，以便于找出目标电路的测试故障点。能够高效的对目标电路测试情况进行了解掌握，即实现解决了现有技术中对微处理器SIP电路老化测试采用人工观察导致整体测试情况监控不到位的缺点。使得对目标电路的测试效率得到了有效提高。另外，在本实施例中，为了能够让整个测试系统对目标电路的测试结果具备可溯性，所述测试系统还设置有溯源模块，所述溯源模块用于记录存储不同时序段的目标电路三维模型的测试效果图，以便于测试操作人员能够对目标电路的测试数据进行分析判断。
在一些实施方式中，所述监控系统可以利用诸如HTTP（Hyper Text TransferProtocol，超文本传输协议）之类的任何当前已知或未来研发的网络协议进行通信，并且可以与任意形式或介质的数字数据通信（例如，通信网络）互连。通信网络的示例包括局域网（“LAN”），广域网（“WAN”），网际网（例如，互联网）以及端对端网络（例如，ad hoc端对端网络），以及任何当前已知或未来研发的网络。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：现场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、片上系统（SOC）、复杂可编程逻辑设备（CPLD）等等。
本发明第三方面提供一种计算机可读介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现如第一方面中任一项所述的一种微处理器SIP电路测试状态监控方法。本实施例中的计算机可读介质可以以一种或多种程序设计语言或其组合来编写用于执行本公开的一些实施例的操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网（LAN）或广域网（WAN）——连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
特别地，根据本公开的一些实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的一些实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。
以上描述仅为本公开的一些较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开的实施例中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开的实施例中公开的（但不限于）具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (8)

1.一种微处理器SIP电路测试状态监控方法，其特征在于，包括：
获取目标电路的设计信息，对目标电路的设计信息进行数据处理，获得目标电路的模型点云集合；
根据目标电路的模型点云集合，构建目标电路的三维模型，并结合目标电路的电路连通情况，对目标电路的三维模型进行模拟处理，获得目标电路的电路路线情况信息；
对测试中的目标电路进行实时数据采集，获得目标电路测试数据信息；
将目标电路测试数据信息写入至目标电路的三维模型，并结合目标电路的电路路线情况信息，对目标电路的三维模型进行测试渲染，获得目标电路的三维模型测试图；
根据目标电路的三维模型测试图，并结合目标电路的电路路线情况信息，对目标电路进行数据分析，获得目标电路的测试情况信息；
其中，所述获得目标电路的模型点云集合的方法包括：
获取目标电路中各个构件构成信息；
根据目标电路中各个构件构成信息，分别对目标电路中各个构件进行空间点云构建，获得目标电路中各个构件的点云集合；
以目标电路中任一个构件为参考构建点位，根据目标电路的设计信息，将目标电路中的各个构件点云集合进行点云集合转化，获得目标电路中全部构件的模型点云集合；
其中，所述获得目标电路的电路路线情况信息的方法包括：
根据目标电路的设计信息，获得目标电路中的各个构件连通情况信息；
根据目标电路中的各个构件连通情况信息，结合目标电路中全部构件的模型点云集合，对目标电路的三维模型进行电路连通模拟；
根据目标电路的三维模型中电路连通模拟情况，将目标电路的三维模型中各条连通路线进行分类归纳，获得目标电路在三维模型中的至少一条电路连通路线情况信息。
2.根据权利要求1所述的一种微处理器SIP电路测试状态监控方法，其特征在于，所述目标电路测试数据信息包括：
目标电路测试环境数据、各个构件电压电流流通数据、各个构件的工作实时温度中一项或多项组合。
3.根据权利要求2所述的一种微处理器SIP电路测试状态监控方法，其特征在于，所述获得目标电路的三维模型测试图的方法包括：
将目标电路测试数据信息进行划分，获得至少三种类别测试数据信息；
根据三种类别测试数据信息，在目标电路的三维模型中构建状态显示图层；
将状态显示图层分别写入至目标电路的三维模型中各个构件内，获得各个构件的状态显示图层；
将目标电路测试数据信息写入至各个构件的状态显示图层中，获得目标电路的三维模型状况图。
4.根据权利要求3所述的一种微处理器SIP电路测试状态监控方法，其特征在于，所述获得目标电路的三维模型测试图的方法还包括：
根据状态显示图层的区间大小，并结合目标电路的测试数据信息进行不同层级划分，将状态显示图层划分为至少两个状态显示段；
将状态显示图层中两个状态显示段，根据目标电路的测试数据信息划分层级，分别获得状态显示段的指示数据；
对状态显示段的指示数据进行颜色渲染，获得状态显示图层中不同状态显示段的渲染效果图；
将目标电路的实时测试数据信息，写入至状态显示图层中，在不同状态显示段进行数据展示，获得目标电路的三维模型测试图。
5.根据权利要求4中所述的一种微处理器SIP电路测试状态监控方法，其特征在于，所述获得目标电路的测试情况信息的方法包括：
根据目标电路的电路路线情况，获得目标电路的测试路径；
根据目标电路的测试路径，在目标电路的三维模型中确定测试构件；
根据目标电路的三维模型测试图，对测试构件进行状态获取，并结合三维模型测试图的状态显示图层中不同状态显示段的渲染效果图，获得目标电路的测试情况信息。
6.一种微处理器SIP电路测试状态监控系统，其特征在于，采用了权利要求1-5中任一项所述的一种微处理器SIP电路测试状态监控方法。
7.根据权利要求6所述的一种微处理器SIP电路测试状态监控系统，其特征在于，所述监控系统还包括：
数据采集模块，所述数据采集模块用于实时采集目标电路的测试数据；
数据处理模块，所述数据处理模块用于将测试数据进行处理；
数据渲染模块，所述数据渲染模块用于将测试数据进行写入至目标电路的三维模型中。
8.一种计算机存储介质，其特征在于，其上存储有计算机程序，其中，所述程序被处理器执行时实现如权利要求1-5中任一项所述的一种微处理器SIP电路测试状态监控方法。
CN202311379488.9A 2023-10-24 2023-10-24 微处理器sip电路测试状态监控方法、系统及存储介质 Active CN117115364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311379488.9A CN117115364B (zh) 2023-10-24 2023-10-24 微处理器sip电路测试状态监控方法、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311379488.9A CN117115364B (zh) 2023-10-24 2023-10-24 微处理器sip电路测试状态监控方法、系统及存储介质

Publications (2)

Publication Number Publication Date
CN117115364A CN117115364A (zh) 2023-11-24
CN117115364B true CN117115364B (zh) 2024-01-19

Family

ID=88800593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311379488.9A Active CN117115364B (zh) 2023-10-24 2023-10-24 微处理器sip电路测试状态监控方法、系统及存储介质

Country Status (1)

Country Link
CN (1) CN117115364B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233161A (ja) * 2003-01-29 2004-08-19 Sony Corp 集積回路試験装置及び方法、並びに集積回路試験用プログラム
CN109596974A (zh) * 2019-01-10 2019-04-09 无锡中微腾芯电子有限公司 一种多层堆叠的3d-sip芯片测试方法
CN110717307A (zh) * 2019-09-11 2020-01-21 哈尔滨工程大学 一种基于边界扫描电路的sip器件可测试性方法
CN211528606U (zh) * 2019-11-18 2020-09-18 无锡天芯互联科技有限公司 一种sip芯片的老化测试系统
CN112965903A (zh) * 2021-03-09 2021-06-15 北京百度网讯科技有限公司 测试方法、装置、电子设备及计算机可读存储介质
CN114609923A (zh) * 2020-12-03 2022-06-10 华为技术有限公司 仿真测试方法、装置及系统
CN115843466A (zh) * 2020-07-09 2023-03-24 特克特朗尼克公司 指示制造电子电路的探测目标
CN116819277A (zh) * 2023-06-12 2023-09-29 中国电子科技集团公司第二十四研究所 一种sip集成电路可靠性试验批量监测系统及其测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335069B (en) * 2005-07-15 2010-12-21 Ryo Takatsuki Ic chip component, multi chip module, integrated structure thereof and method for manufacturing them
US11215662B2 (en) * 2018-06-27 2022-01-04 Intel Corporation Method, device and system to protect circuitry during a burn-in process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233161A (ja) * 2003-01-29 2004-08-19 Sony Corp 集積回路試験装置及び方法、並びに集積回路試験用プログラム
CN109596974A (zh) * 2019-01-10 2019-04-09 无锡中微腾芯电子有限公司 一种多层堆叠的3d-sip芯片测试方法
CN110717307A (zh) * 2019-09-11 2020-01-21 哈尔滨工程大学 一种基于边界扫描电路的sip器件可测试性方法
CN211528606U (zh) * 2019-11-18 2020-09-18 无锡天芯互联科技有限公司 一种sip芯片的老化测试系统
CN115843466A (zh) * 2020-07-09 2023-03-24 特克特朗尼克公司 指示制造电子电路的探测目标
CN114609923A (zh) * 2020-12-03 2022-06-10 华为技术有限公司 仿真测试方法、装置及系统
CN112965903A (zh) * 2021-03-09 2021-06-15 北京百度网讯科技有限公司 测试方法、装置、电子设备及计算机可读存储介质
CN116819277A (zh) * 2023-06-12 2023-09-29 中国电子科技集团公司第二十四研究所 一种sip集成电路可靠性试验批量监测系统及其测试方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Failure Analysis for SIP IC after TC reliability test;Bardon Cui;2022 IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA);1-15 *
基于SIP的高速芯片协同测试;杨翥翔;中国优秀硕士论文全文库信息科技辑;1-78 *
基于三维GIS技术的输电线路特征参数测试方法研究;杨先进 等;电子设计工程;第28卷(第12期);1-5 *

Also Published As

Publication number Publication date
CN117115364A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
US10389458B2 (en) Method and apparatus for testing RF performance of a satellite wiring harness and signal processing units
CN112382064A (zh) 一种基于数字孪生技术的电力物联网故障预警方法及系统
CN106874187B (zh) 代码覆盖率收集方法和装置
EP2143065A1 (en) Data visualization of a datacenter
EP2508955B1 (en) Method, apparatus, computer program product and aircraft, with system diagnosis and status reporting
CN102608519B (zh) 基于节点信息的电路故障诊断方法
CN205540263U (zh) 一种新能源汽车对标分析与评价系统
CN117115364B (zh) 微处理器sip电路测试状态监控方法、系统及存储介质
CN113591333B (zh) 一种基于数字孪生的gis设备温度仿真模型的构建方法
CN113094325B (zh) 设备部署方法、装置、计算机系统和计算机可读存储介质
CN113037593A (zh) 基于可视化平台系统的信息显示方法、装置及系统
JP2016148618A (ja) 試験システム
CN116451545B (zh) 一种大气环境盐雾浓度测试模拟方法、系统及测试装置
CN112052566A (zh) 一种智能电缆模拟仿真方法及系统
Romero-Perigault et al. Wireless Current Monitoring for Autonomous Robot Navigation
CN111239510B (zh) 一种空调emc的自助测试方法及测试系统
CN107980226B (zh) 一种信息处理方法和装置
Osolinskyi et al. The hybrid research stand based on labview within iot
CN117274237A (zh) 基于图像渲染的老化实验模拟方法、系统及测试装置
CN117540179B (zh) 一种用于实现环境检测的方法及系统
JP5458213B1 (ja) 情報処理装置、情報処理方法、及びプログラム
Yurcik Tool update: NVisionIP improvements (difference view, sparklines, and shapes)
CN116539081A (zh) 一种用于工业生产用传感器监测方法、系统及存储介质
Zou et al. Virtual maintenance training system of airborne electronic equipment
Di Giorgio et al. Virtual reality in satellite integration and testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant