CN110717307A - 一种基于边界扫描电路的sip器件可测试性方法 - Google Patents

Abstract

本发明公开了一种基于边界扫描电路的SIP器件可测试性方法。具体包括步骤1：基于边界扫描可测试性技术建立系统级封装器件结构的基本可测试性电路结构；步骤2：基于边界扫描可测试性方法对电路中非JTAG器件的测试改进设计；步骤3：基于边界扫描可测试性方法对器件中电路网络的测试改进设计。本发明提高对封装器件的覆盖率，提高封装系统中电路网络的覆盖率，从而对系统级封装器件的可测试性进行评估，方便对系统内的电路进行调试，及高效的检测封装系统内的电路的完备性。

Description

一种基于边界扫描电路的SIP器件可测试性方法

技术领域

本发明涉及一种基于边界扫描电路的SIP器件可测试性方法，属于系统级封装器件中的可测试性领域。

背景技术

系统级封装是电子元器件封装技术的重要发展方向之一，而可测试性设计也是近年来电子系统设计发展的重要组成部分，为系统级封装器件的电路调试提供方便，对电子系统的可靠性有重要的作用。随着电子产品的广泛使用，对于系统级封装器件的要求越来越高，封装系统的设计也更加复杂，系统级封装器件的多元化，逻辑的复杂性，更是为其可测试性设计增加了难度。基于对电子产品的可测试性分析以及对成本和资源的节约，对电子产品进行内部可测试性进行改进设计，以便提高其覆盖性及可靠性。

发明内容

针对上述现有技术，本发明要解决的技术问题是提供一种通过合理的边界扫描测试系统，得到准确的扫描测试数据，通过分析扫描测试结果数据判断封装器件中的故障，并定位故障原因和故障位置，从而方便封装系统中电路的调试的基于边界扫描电路的SIP器件可测试性改进方法。

为解决上述技术问题，本发明的一种基于边界扫描电路的SIP器件可测试性改进方法，包括以下步骤：

步骤1：基于边界扫描可测试性技术建立系统级封装器件结构的基本可测试性电路结构；

步骤2：基于边界扫描可测试性方法对电路中非JTAG器件的测试改进设计；

步骤3：基于边界扫描可测试性方法对器件中电路网络的测试改进设计。

本发明还包括：

1.步骤1所述的基本可测试性电路结构包括测试存取口、控制器、指令寄存器和测试数据寄存器；测试过程包括：通过TMS调用测试电路中的测试逻辑，以TMS的信号驱动控制器模式的选择，同时从TDI端口向JTAG接口输入数据信息，数据在测试时钟恰当的配合下在测试系统中选择合适的扫描路线对被测试系统进行扫描测试，完成测试后的扫描结果数据通过TDO引脚从JTAG接口输出

2.步骤2具体包括：

对封装系统电路中的非JTAG器件按照功能进行逻辑簇测试，采用环绕处理、利用带有JTAG接口的器件的资源对非JTAG器件进行测试，完成对非JTAG器件的输入控制和输出检测，将非JTAG器件的输入管脚与边界扫描器件的测试系统中的输出管脚相连，形成一个边界扫描链，之后通过扫描链中的边界扫描器件的输出端口将测试的结果数据输出，并在非JTAG器件的测试系统中加入相应的控制器，以此来完成对非JTAG器件的扫描测试。

3.步骤3具体包括：

对于多元控制的信号，设计JTAG测试逻辑，实现对于多元信号驱动器的独立控制；对于电路中需要时钟同步操作的非JTAG器件，设计JTAG测试逻辑电路方便对时钟进行同步控制；对于工作电压不相同的器件，在设计DTF电路时，增加相对应的电平转换电路，用以保证整个边界扫描测试系统中的电平一致。

本发明有益效果：本发明具体设计了对于系统级封装器件的测试电路的设计，以及对器件测试系统电路的优化设计。通过合理的边界扫描测试系统，得到准确的扫描测试数据，通过分析扫描测试结果数据判断封装器件中的故障，并定位故障原因和故障位置，从而方便封装系统中电路的调试。本发明通过使用边界扫描方法对SIP器件进行可测试性改进设计，并依据系统级封装器件的电路特点对其扫描结构进行完整的优化设计；之后对边界扫描测试系统电路进行优化提升，以提高对封装器件的覆盖率；最后对边界扫描测试系统电路进行最优设计，以便于提高封装系统中电路网络的覆盖率，从而对系统级封装器件的可测试性进行评估，方便对系统内的电路进行调试，及高效的检测封装系统内的电路的完备性。

附图说明

图1是边界扫描可测试性方法改进设计流程图

图2是边界扫描技术电路设计的原理图

图3是系统内边界扫描测试系统电路的连接图

图4是系统内非JTAG测试系统电路的连接图

具体实施方式

下面结合附图对本发明具体实施方式做进一步说明。

本发明应用边界扫描技术设计系统级封装器件的测试链路；应用边界扫描的测试方法进一步对被测试器件的电路进行改进优化设计，以便提升边界扫描测试测试对系统级封装器件的覆盖率；应用边界扫描的方法更进一步的对被测试器件的电路进行改进设计，以便增强边界扫描测试测试对系统级封装器件中电路的网络覆盖率。对系统级封装器件进行可测试性设计，能够及时准确的检测出封装系统的状态及定位故障原因及位置，方便对系统级封装电路进行调试。

本发明实施过程包括：

1)基于边界扫描测试性方法的SIP器件边界扫描电路基本结构

基于边界扫描可测试性技术建立系统级封装器件结构的基本可测试性电路结构，是根据IEEE1149.1标准设计结的边界扫描测试系统。通过对其基本边界扫描链路的合理设计，实现系统级封装器件的基本可测试性检测，为后续对边界扫描测试系统电路的优化设计，以及对边界扫描测试系统电路的最优设计奠定基础。

2)基于边界扫描可测试性方法对电路中非JTAG器件的测试改进设计

以设计的边界扫描测试系统为基础，利用扫描链中对边界扫描器件的测试电路的资源，合理的设计对电路中非JTAG器件的测试电路，以更好的实现对电路中边界扫描测试电路进行优化设计。

3)基于边界扫描可测试性方法对器件中电路网络的测试改进设计

利用边界扫描器件的IO引脚进行合理的设计，以对电路中边界扫描测试电路进行最优设计；对于多元控制的信号，设计合理的边界扫描测试逻辑，以实现对多元控制信号输出的独立控制；对于一些工作电压不相同的器件，在设计DTF电路时，增加相对应的电平转换电路，用以保证整个边界扫描测试链路中的电平一致。从而实现边界扫描测试系统对系统级封装器件的更为全面的测试。

本发明属于系统级封装器件中的可测试性设计领域，其中具体涉及了对于系统级封装器件的可测试性电路的设计、器件的故障原因与定位及器件的状态测试，通过对系统级封装器件的可测试性监测，从而能够及时准确的对产品的状态进行确定，以方便对系统电路进行调试。

本次设计主要采用可测试性设计中的边界扫描技术，边界扫描技术主要应用于数字集成电路器件的可测试设计方法。将测试电路设置在集成电路的周围，然后将连接器的各个输入、输出连接起来，形成一个串行的移位寄存器，通过连接的路径可以输入由“1”和“0”组成的不同编码组合，从而进行“扫描”式的测试，根据测试输出的结果运用现代的一些算法分析，如人工神经网络、遗传算法等进一步分析判断被测试电路的状态。如在进行系统级封装器件的测试时，当选择合适的模式控制时，测试电路以移位寄存链的形式绕行在集成电路中，并对封装器件中的所有引脚进行扫描，然后将扫描测试的数据输入到系统中的数据寄存器链中，最终通过测试数据检测系统级封装器件中的各部分焊接故障和封装内的连接故障，从而很大程度的方便了封装系统电路的调试。

1)基于边界扫描测试性方法的SIP器件边界扫描电路基本结构

根据IEEE1149.1标准SIP器件的边界扫描结构设计主要包括四个基本单元：测试存取口、控制器、指令寄存器以及测试数据寄存器。其中各组成部分的功能如下：

测试存取口：主要包含了4条测试总线：测试数据输入(TDI)主要是用于测试系统中指令数据通过TDI引脚输入JTAG接口；测试数据输出(TDO)主要是用于测试系统中扫描结果数据通过TDO引脚从JTAG接口输出；测试模式选择(TMS)主要用于设置JTAG接口处的某种特定的测试模式；测试时钟输入(TCK)主要作用为配合TMS的测试模式工作，提高测试系统的兼容性。

控制器：是边界扫描技术中的核心单元，通过测试模式选择(TMS)的信号驱动控制器的状态，实现控制器对边界扫描测试系统扫描方式及扫描状态的控制和监视。

测试数据寄存器：边界扫描测试系统中的重要组成部分，测试数据寄存器根据其作用不同分为多种类型，不同类型的数据寄存器起着不同的作用，如移位寄存器，用于测试数据在测试过程中数据移动的路径载体，以实现对边界的扫描。

在边界扫描测试系统电路中，其主要测试过程如下：通过TMS调用测试电路中的测试逻辑，以TMS的信号驱动控制器模式的选择，同时从TDI端口向JTAG接口输入数据信息，数据在测试时钟恰当的配合下在测试系统中选择合适的扫描路线对被测试系统进行扫描测试，完成测试后的扫描结果数据通过TDO引脚从JTAG接口输出。从而完成整个测试流程，达到对被测试系统的扫描测试的目的。如图2边界扫描技术电路设计的原理图所示。

在系统级封装器件的可测试性设计中，为了保证测试系统的测试效率，采用并行链的方式连接整个系统内的测试电路。如图3系统内边界扫描测试系统连接图所示。在系统级封装器件系统的边界扫描设计中，将系统级封装内的边界扫描器件分成若干个组合，每个组合内的器件测试电路以串行的方式连接，而组合之间以并行的方式连接。在组合内的串行链中，器件之间按照顺序连接，即上一个器件的TDO端口连接下一个器件的TDI端口，而组合中的第一个器件的TDI端口和最后一个器件的TDO端口则独立出来参与组合外的接口连接。而在并行链中，所有组合共用一个TCK信号和一个TMS信号，而TDI信号和TDO信号则是相互独立的，当对系统内的不同扫描链进行测试时，通过加载不同的数据，实现对系统级封装器件的测试。这样对于不同的扫描测试系统能够实现独立的控制，以完成对边界扫描测试电路的设计。

2)基于边界扫描可测试性方法对电路中非JTAG器件的测试改进设计。

通过基本的边界扫描测试能够检测出系统级封装器件中的一些电路故障和系统级封装系统的状态。但由于在一个完整的系统级封装系统中不仅包含带有JTAG接口的器件，还包含有一些非JTAG器件，所以还要对非JTAG器件进行相应的测试电路的设计。在对非JTAG器件进行设计时，首先要保证边界扫描器件的标准性以及基本边界扫描测试系统的搭建完整性，然后，对系统级封装系统中的非JTAG器件进行扫描测试电路的设计。在对非JTAG测试系统的设计中主要应用簇设计。

如图4系统内非JTAG测试系统电路的连接图。在簇设计中利用边界扫描器件的扫描测试系统中的资源完成系统内的非JTAG器件的测试设计。即将非JTAG器件的输入管脚与边界扫描器件的测试系统中的输出管脚相连，形成一个边界扫描链，之后通过扫描链中的边界扫描器件的输出端口将测试的结果数据输出，并在非JTAG器件的测试系统中加入相应的控制器，以此来完成对非JTAG器件的扫描测试。

3)基于边界扫描可测试性方法对器件中电路网络的测试改进设计。

针对系统级封装器件的电路网络的可测试性，在完整的JTAG设计中能够完成部分的测试，但由于系统内器件的多元化、电路的复杂性通常的扫描测试链路不能完成对所有器件和电路的扫描测试。对于一些多元控制的信号，设计JTAG测试逻辑，以便实现对于多元信号驱动器的独立控制。而对于电路中需要时钟同步操作的非JTAG器件，设计JTAG测试逻辑电路方便对时钟进行同步控制。另外，对于一些工作电压不相同的器件，在设计DTF电路时，增加相对应的电平转换电路，用以保证整个边界扫描测试系统中的电平一致。通过基于边界扫描可测试性方法对器件中电路网络的测试改进设计，测试出非JTAG器件的可靠性数据，实现对器件的完整测试，对器件的可靠性有更加全面的掌握。

本发明具体实施方式还包括：

基于边界扫描测试性方法的SIP器件边界扫描电路基本结构包括：

合理的边界扫描测试系统布局；对边界扫描测试测试系统总线的匹配进行设计；对复杂系统的边界扫描测试系统进行合理设计；及设计合理的边界扫描测试系统的JTAG接口。

基于边界扫描可测试性方法对电路中非JTAG器件的测试改进设计包括：

使用标准的、可循环的且兼容性良好的JTAG接口器件，并且所使用的测试器件能够方便的得到规范的BSDL文件，对电路中的边界扫描测试电路进行改进设计；封装系统电路中的非JTAG器件，按照其功能进行合理的逻辑簇测试，采用合理的环绕处理利用带有JTAG接口的器件的资源对非JTAG器件进行测试，从而实现对非JTAG器件的输入控制和输出检测，已达到对非JTAG器件的充分访问，实现对非JTAG器件较为全面的测试。

基于边界扫描可测试性方法对器件中电路网络的测试改进设计包括：

利用边界扫描器件的IO引脚对边界测试系统电路进行改进设计；相对于多元控制的信号，设计合理的边界扫描测试逻辑，以实现对多元控制信号输出的独立控制；对于一些工作电压不相同的器件，在设计DTF电路时，增加相对应的电平转换电路，用以保证整个边界扫描测试系统中的电平一致。

Claims (4)

1.一种基于边界扫描电路的SIP器件可测试性方法，其特征在于，包括以下步骤：

步骤1：基于边界扫描可测试性技术建立系统级封装器件结构的基本可测试性电路结构；

步骤2：基于边界扫描可测试性方法对电路中非JTAG器件的测试改进设计；

步骤3：基于边界扫描可测试性方法对器件中电路网络的测试改进设计。

2.根据权利要求1所述的一种基于边界扫描电路的SIP器件可测试性方法，其特征在于：步骤1所述的基本可测试性电路结构包括测试存取口、控制器、指令寄存器和测试数据寄存器；测试过程包括：通过TMS调用测试电路中的测试逻辑，以TMS的信号驱动控制器模式的选择，同时从TDI端口向JTAG接口输入数据信息，数据在测试时钟恰当的配合下在测试系统中选择合适的扫描路线对被测试系统进行扫描测试，完成测试后的扫描结果数据通过TDO引脚从JTAG接口输出。

3.根据权利要求1所述的一种基于边界扫描电路的SIP器件可测试性方法，其特征在于：步骤2具体包括：

对封装系统电路中的非JTAG器件按照功能进行逻辑簇测试，采用环绕处理、利用带有JTAG接口的器件的资源对非JTAG器件进行测试，完成对非JTAG器件的输入控制和输出检测，将非JTAG器件的输入管脚与边界扫描器件的测试系统中的输出管脚相连，形成一个边界扫描链，之后通过扫描链中的边界扫描器件的输出端口将测试的结果数据输出，并在非JTAG器件的测试系统中加入相应的控制器，以此来完成对非JTAG器件的扫描测试。

4.根据权利要求1所述的一种基于边界扫描电路的SIP器件可测试性方法，其特征在于：步骤3具体包括：

对于多元控制的信号，设计JTAG测试逻辑，实现对于多元信号驱动器的独立控制；对于电路中需要时钟同步操作的非JTAG器件，设计JTAG测试逻辑电路方便对时钟进行同步控制；对于工作电压不相同的器件，在设计DTF电路时，增加相对应的电平转换电路，用以保证整个边界扫描测试系统中的电平一致。

Images