CN102621483A - 多链路并行边界扫描测试装置及方法 - Google Patents

多链路并行边界扫描测试装置及方法 Download PDF

Info

Publication number
CN102621483A
CN102621483A CN2012100830408A CN201210083040A CN102621483A CN 102621483 A CN102621483 A CN 102621483A CN 2012100830408 A CN2012100830408 A CN 2012100830408A CN 201210083040 A CN201210083040 A CN 201210083040A CN 102621483 A CN102621483 A CN 102621483A
Authority
CN
China
Prior art keywords
control unit
boundary scan
scan
test
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100830408A
Other languages
English (en)
Other versions
CN102621483B (zh
Inventor
蒋句平
田宝华
屈婉霞
李宝峰
郑明玲
张晓明
宋振龙
李小芳
邢建英
胡积平
魏登萍
李元山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUNAN GREATWALL GALAXY TECHNOLOGY CO., LTD.
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201210083040.8A priority Critical patent/CN102621483B/zh
Publication of CN102621483A publication Critical patent/CN102621483A/zh
Application granted granted Critical
Publication of CN102621483B publication Critical patent/CN102621483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种多链路并行边界扫描测试装置及方法,装置包括测试控制器和与待测边界扫描链一一对应的扫描控制单元,扫描控制单元包括多链路控制逻辑和测试数据输入端口、测试结果输出端口、控制器接口、边界扫描链接口;方法步骤如下:1)测试控制器输出无效信号,检测所有并行布置的待测边界扫描链的数量;2)测试控制器设置扫描选择码,并将扫描选择码输出至各个扫描控制单元;3)测试控制器输出有效信号,扫描控制单元根据扫描选择码控制待测边界扫描链的选择与断开;4)测试控制器输出边界扫描测试数据,扫描控制单元对选择的待测边界扫描链进行测试并将最终测试结果输出至测试控制器。本发明具有测试效率高、使用简单方便的优点。

Description

多链路并行边界扫描测试装置及方法
技术领域
本发明涉及边界扫描测试领域,尤其涉及一种多链路并行边界扫描测试装置及方法。
背景技术
边界扫描测试(BST-Boundary Scan Test)技术是一种将可测试性直接设计到芯片里的技术,是针对解决芯片级到系统级测试、核心逻辑电路互连测试、数字电路到模拟电路或模数电路测试的一系列测试技术。美国电气与电子工程学会(IEEE)把在器件设计中加入边界扫描测试技术及应用该技术来测试器件的方法标准化为IEEE1149系列标准。自从IEEE于1990年公布了IEEE1149.1边界扫描标准以后,边界扫描技术得到了迅速的发展和应用。由于边界扫描技术能够对大规模集成电路、微电路、复杂PCB的功能和连线的正确性进行有效的测试,并且成本相对较低,得到了计算机业界广泛的支持和应用。
现在的电路板上有很多带有边界扫描功能的数字器件,这些器件按一定的方式构成一条或者多条边界扫描链,如图1为符合IEEE1149.1边界扫描联合测试标准的边界扫描链路示意图,多条这样的边界扫描链利用同样的方式也能够构成一条大的边界扫描链。每个具有边界扫描功能的数字器件都含有一个边界扫描测试访问端口,该端口提供五个引脚用于外界访问和控制边界机制:TDI为测试数据输入端口,TDO为测试数据输出端口,TMS为测试模式选择端口,TCK为测试时钟端口,TRST为可选的复位端口。具体实施例中,第一个数字器件的TDO与第二个器件的TDI相连,第二个数字器件的TDO与第三个器件的TDI相连,通过这种方式三个数字器件就构成了一条边界扫描链。
目前业界大多数边界扫描测试方法都是针对图1所示的单链测试进行的,对于同时对两个或者两个以上的边界扫描链进行测试的多链并行测试方法并不多,基本都是需要测试人员手工进行多条边界扫描链的设置,这在大部分的情况下是可行的,但在某些特殊的环境里,比如刀片式服务器中,假如每个刀片上有一个边界扫描链,那么对边界扫描链路的设置进行更改,就需要插拔刀片;反过来,插拔刀片也需要更改边界扫描链路的设置,这样做既影响了系统的正常运行,也不方便。
发明内容
本发明要解决的技术问题是提供一种能够实现多个并行边界扫描链的自动扫描,无需插拔刀片或者更改边界扫描链路的设置,测试效率高、使用简单方便的多链路并行边界扫描测试装置及方法。
为了解决上述技术问题,本发明采用的技术方案为:
一种多链路并行边界扫描测试装置,包括测试控制器,所述测试控制器的输出端口包括边界扫描时钟端口、测试模式选择端口、测试数据输出端口、测试结果输入端口,所述扫描测试装置还包括与待测边界扫描链一一对应的扫描控制单元,所述测试控制器的输出端口还包括用于控制扫描控制单元进行边界扫描或者链路选择的使能信号输出端口,所述扫描控制单元包括用于控制当前待测边界扫描链的选择状态以及转发测试信号的多链路控制逻辑和分别与所述多链路控制逻辑相连的测试数据输入端口、测试结果输出端口、控制器接口、边界扫描链接口,所述控制器接口分别与测试控制器的使能信号输出端口、边界扫描时钟端口、测试模式选择端口相连,所述边界扫描链接口与待测边界扫描链相连,各个所述扫描控制单元之间依次通过测试数据输入端口和测试结果输出端口首尾相连呈链状,链首的扫描控制单元的测试数据输入端口与测试控制器的测试数据输出端口相连,链尾的扫描控制单元的测试结果输出端口与测试控制器的测试结果输入端口相连。
作为上述技术方案的进一步改进:
所述多链路控制逻辑包括用于控制待测边界扫描链选择状态的移位寄存器和用于控制所述边界扫描链接口通断状态的多路选通开关,所述移位寄存器为1位移位寄存器,所述移位寄存器的输入端分别通过多路选通开关与测试控制器的测试数据输出端口相连、通过控制器接口21与测试控制器的使能信号输出端口相连,所述多路选通开关的输入端与测试数据输入端口相连,所述多路选通开关的输出端与扫描控制单元的测试结果输出端口相连,所述多路选通开关的控制端分别与移位寄存器的输出端、测试控制器的使能信号输出端口相连。
所述多路选通开关包括选通开关控制模块和三个可选通路,所述选通开关控制模块的控制端分别与移位寄存器的输出端相连、通过控制器接口与测试控制器的使能信号输出端口相连;所述三个可选通路中,一个可选通路为用于将扫描控制单元的测试数据输入端口、测试结果输出端口与边界扫描链接口连通的待测边界扫描链选通通路;一个可选通路为用于将扫描控制单元的测试数据输入端口、测试结果输出端口直接连通的待测边界扫描链断开通路;一个可选通路为用于将各个扫描控制单元的移位寄存器串接于扫描控制单元的测试数据输入端口、测试结果输出端口之间形成一个多位移位寄存器的移位寄存器串联通路。
本发明还提供一种多链路并行边界扫描测试方法,其实施步骤如下:
1)针对每一个待测边界扫描链设置一个用于控制当前待测边界扫描链的选择状态以及转发测试信号的扫描控制单元,将各个扫描控制单元之间依次通过测试数据输入端口和测试结果输出端口首尾相连呈链状,在测试控制器上增加一个用于控制扫描控制单元进行边界扫描或者链路选择的使能信号输出端口;
2)测试控制器通过使能信号输出端口输出值为无效的使能信号,检测所有扫描控制单元的数量,通过串行移位的方式向链首的控制扫描控制单元输入扫描选择码;
3)测试控制器通过使能信号输出端口输出值为有效的使能信号,各个扫描控制单元获取扫描选择码中的对应位,并根据所述对应位的值配置待测边界扫描链的状态为选择或者断开;
4)测试控制器向链首的控制扫描控制单元发送边界扫描测试数据,然后选择待测边界扫描链的扫描控制单元将输入的边界扫描测试数据对待测边界扫描链进行测试并将结果作为下一个扫描控制单元输入的边界扫描测试数据,断开待测边界扫描链的扫描控制单元则将输入的边界扫描测试数据直接转发至下一个扫描控制单元输入的边界扫描测试数据,最终由链尾的扫描控制单元将最终的边界扫描测试结果输出至测试控制器。
作为上述技术方案的进一步改进:
所述步骤1)中设置扫描控制单元时在每一个扫描控制单元内部设置一个1位的移位寄存器,所述使能信号为无效时各个扫描控制单元的移位寄存器串联形成一个多位移位寄存器;所述步骤2)中所述扫描选择码为一串长度与所有待测边界扫描链的数量相同的二进制字符串;所述步骤3)中扫描控制单元获取所述扫描选择码的对应位具体是指通过移位寄存器获取选择码的对应位,且在所述对应位为1时设置对应的待测边界扫描链的状态为选择或者断开,在所述对应位为0时设置对应的待测边界扫描链的状态为断开或者选择。
所述步骤1)中设置扫描控制单元时在每一个扫描控制单元内部设置一个多路选通开关,所述多路选通开关包括用于选择待测边界扫描链的待测边界扫描链选通通路、用于断开待测边界扫描链的待测边界扫描链断开通路和用于将所述1位的移位寄存器串接形成一个多位移位寄存器的移位寄存器串联通路,当使能信号为无效时所述移位寄存器串联通路被选通;当使能信号为有效时,如果所述扫描控制单元的对应位为1时则待测边界扫描链选通通路被选通或者待测边界扫描链断开通路被选通,如果所述扫描控制单元的对应位为0时则待测边界扫描链断开通路被选通或者待测边界扫描链选通通路被选通。
所述步骤2)中检测所有扫描控制单元的数量的详细步骤包括:
A)设置二进制格式的标识符串;
B)在边界扫描时钟信号的控制下将所述标识符串通过串行移位的方式输入链首的控制扫描控制单元,并开始对所述边界扫描时钟信号的脉冲进行计数;
C)在链尾的扫描控制单元输出完整的标识符串后停止计数并读取计数值;
D)将所述计数值减去标识符串的长度即可得到所有扫描控制单元的数量。
本发明多链路并行边界扫描测试装置具有下述优点:
1、本发明通过测试控制器新增加一个使能信号输出端口,且针对每一个待测边界扫描链设置一个用于控制选择待测边界扫描链以及转发测试信号的扫描控制单元,通过使能信号输出端口和扫描控制单元一起控制待测边界扫描链的选择,解决了现有技术中不能自动完成多个边界扫描链路增减配置和测试的问题,能够实现多个并行边界扫描链的自动扫描、自动完成多个待测边界扫描链的选择和测试,具有无需插拔刀片或者更改边界扫描链路设置、测试效率高、使用简单方便的优点。
2、本发明中的多链路控制逻辑进一步包括移位寄存器和多路选通开关,能够通过可编程逻辑器件或者锁存器和与非门等逻辑器件构成组合电路来实现,具有结构简单、逻辑少、实现容易的优点。
3、本发明中的多路选通开关进一步包括三个可选通路,且其中一个可选通路为用于将各个扫描控制单元的移位寄存器串接形成一个多位移位寄存器的移位寄存器串联通路,通过该移位寄存器串联通路结合输入的标识符串能够自动识别出待测边界扫描链的数量,使用简单方便,尤其适用于具有大量待测边界扫描链的情况,能够提高测试的效率。
本发明多链路并行边界扫描测试方法为与前述本发明多链路并行边界扫描测试装置结构相对应的测试实现方法,因此也具备前述本发明多链路并行边界扫描测试装置所对应的优点。
附图说明
图1为现有技术的一个扫描链的电路原理示意图。
图2为本发明实施例的主体电路原理示意图。
图3为本发明实施例中扫描控制单元的电路原理示意图。
图例说明:1、测试控制器;2、扫描控制单元;21、控制器接口;22、边界扫描链接口;23、移位寄存器;24、多路选通开关。
具体实施方式
本实施例多链路并行边界扫描测试方法的基本步骤如下:
1)针对每一个待测边界扫描链设置一个用于控制当前待测边界扫描链的选择状态以及转发测试信号的扫描控制单元,将各个扫描控制单元之间依次通过测试数据输入端口和测试结果输出端口首尾相连呈链状,在测试控制器上增加一个用于控制扫描控制单元进行边界扫描或者链路选择的使能信号输出端口;
2)测试控制器通过使能信号输出端口输出值为无效的使能信号,检测所有扫描控制单元的数量,通过串行移位的方式向链首的控制扫描控制单元输入扫描选择码;
3)测试控制器通过使能信号输出端口输出值为有效的使能信号,各个扫描控制单元获取扫描选择码中的对应位,并根据对应位的值配置待测边界扫描链的状态为选择或者断开;
4)测试控制器向链首的控制扫描控制单元发送边界扫描测试数据,然后选择待测边界扫描链的扫描控制单元将输入的边界扫描测试数据对待测边界扫描链进行测试并将结果作为下一个扫描控制单元输入的边界扫描测试数据,断开待测边界扫描链的扫描控制单元则将输入的边界扫描测试数据直接转发至下一个扫描控制单元输入的边界扫描测试数据,最终由链尾的扫描控制单元将最终的边界扫描测试结果输出至测试控制器。
步骤1)中设置扫描控制单元时在每一个扫描控制单元内部设置一个1位的移位寄存器,使能信号为无效时各个扫描控制单元的移位寄存器串联形成一个多位移位寄存器;步骤2)中扫描选择码为一串长度与所有待测边界扫描链的数量相同的二进制字符串;步骤3)中扫描控制单元获取扫描选择码的对应位具体是指通过移位寄存器获取选择码的对应位,且在对应位为1时设置对应的待测边界扫描链的状态为选择或者断开,在对应位为0时设置对应的待测边界扫描链的状态为断开或者选择。
步骤1)中设置扫描控制单元时在每一个扫描控制单元内部设置一个多路选通开关,多路选通开关包括用于选择待测边界扫描链的待测边界扫描链选通通路、用于断开待测边界扫描链的待测边界扫描链断开通路和用于将1位的移位寄存器串接形成一个多位移位寄存器的移位寄存器串联通路,当使能信号为无效时移位寄存器串联通路被选通;当使能信号为有效时,如果扫描控制单元的对应位为1时则待测边界扫描链选通通路被选通或者待测边界扫描链断开通路被选通,如果扫描控制单元的对应位为0时则待测边界扫描链断开通路被选通或者待测边界扫描链选通通路被选通。
步骤2)中检测所有扫描控制单元的数量的详细步骤包括:
A)设置二进制格式的标识符串;
B)在边界扫描时钟信号的控制下将标识符串通过串行移位的方式输入链首的控制扫描控制单元,并开始对边界扫描时钟信号的脉冲进行计数;
C)在链尾的扫描控制单元输出完整的标识符串后停止计数并读取计数值;
D)将计数值减去标识符串的长度即可得到所有扫描控制单元的数量。
如图2所示,本实施例的多链路并行边界扫描测试装置包括测试控制器1和与待测边界扫描链一一对应的扫描控制单元2,扫描控制单元2用于控制待测边界扫描链的选择状态以及用于转发测试信号。测试控制器1的输出端口包括边界扫描时钟端口(TCK0)、测试模式选择端口(TMS0)、测试数据输出端口(TDI0)、测试结果输入端口(TDO0)四个基本的边界扫描测试端口以及一个额外的用于控制扫描控制单元2进行边界扫描或者链路选择的使能信号输出端口(Enable)。测试控制器1与传统的测试控制器相比,新增加了一个使能信号输出端口(Enable)。扫描控制单元2包括用于控制当前待测边界扫描链的选择状态以及转发测试信号的多链路控制逻辑和分别与多链路控制逻辑相连的测试数据输入端口(TDI1)、测试结果输出端口(TDO1)、控制器接口21、边界扫描链接口22,控制器接口21分别与测试控制器1的Enable、TCK0、TMS0相连,测试控制器1通过控制器接口21控制待测边界扫描链的并行测试和操作;边界扫描链接口22与待测边界扫描链的TCK、TMS、TDI、TDO端口相连,测试控制器1通过边界扫描链接口22向待测边界扫描链输入测试数据,并读取测试响应。各个扫描控制单元2之间依次通过TDI1和TDO1首尾相连呈链状,链首的扫描控制单元2的TDI1与测试控制器1的TDI0相连,链尾的扫描控制单元2的TDO1与测试控制器1的TDO0相连。
本实施例中,刀片主板D1~刀片主板D3组成三个并行设置的待测边界扫描链,每一个刀片主板的TCK、TMS、TDI、TDO端口分别与一个扫描控制单元2的边界扫描链接口22相连,在扫描控制单元2首尾相连形成的链状结构中,与刀片主板D1对应的扫描控制单元2位于链首,与刀片主板D3对应的扫描控制单元2位于链尾。扫描控制单元2的结构简单、逻辑少、实现容易,最方便的实现方式就是用可编程逻辑器件来实现,例如采用Xilinx Spartan系列可编程逻辑器件、Altera MAX3000系列可编程逻辑器件等。此外,扫描控制单元2还可以用其它方式实现,比如用锁存器和与非门等逻辑器件构成组合电路等,无论具体的实现方式怎么样,只要可以实现多链路并行边界扫描测试控制装置上述的功能即可。
如图3所示,多链路控制逻辑包括用于控制待测边界扫描链选择状态的移位寄存器23和用于控制边界扫描链接口22通断状态的多路选通开关24,其中移位寄存器23为1位移位寄存器,移位寄存器23的输入端分别通过多路选通开关24与扫描控制单元2的TDI1相连、通过控制器接口21与测试控制器1的Enable相连,移位寄存器23的时钟端口与控制器接口21的TCK1相连,多路选通开关24的输入端与扫描控制单元2的TDI1相连,多路选通开关24的输出端与扫描控制单元2的TDO1相连,多路选通开关24的控制端分别与移位寄存器23的输出端、测试控制器1的Enable相连。
本实施例中,多路选通开关24包括选通开关控制模块和三个可选通路,选通开关控制模块的控制端分别与移位寄存器23的输出端相连、通过控制器接口21与测试控制器1的Enable相连;三个可选通路中,一个可选通路(左1号位置~右1号位置之间)为用于将扫描控制单元2的TDI1、TDO1与边界扫描链接口22连通的待测边界扫描链选通通路;一个可选通路(左2号位置~右2号位置之间)为用于将扫描控制单元2的TDI1、TDO1直接连通的待测边界扫描链断开通路;一个可选通路(左3号位置~右3号位置之间)为用于将各个扫描控制单元2的移位寄存器23串接于扫描控制单元2的TDI1、TDO1之间形成一个多位移位寄存器的移位寄存器串联通路。
本实施例中通过测试控制器1的Enable输出的使能信号和移位寄存器23来实现自动选择指定的一个或多个待测边界扫描链进行测试和操作的功能,通过测试控制器1的Enable输出的使能信号控制多链边界扫描测试装置的工作状态。在本实施例中,使能信号为1(逻辑高电平)时为有效信号,为0(逻辑低电平)时为无效信号。
将使能信号设置为有效(逻辑高电平)时,本实施例多链路并行边界扫描测试装置处在边界扫描测试状态,此时多路选通开关24选通通路由移位寄存器23的当前值决定:当移位寄存器23的值为1时,多路选通开关24位于1号位置,待测边界扫描链选通通路被选通,此时扫描控制单元2的TDI1、TDO1通过边界扫描链接口22分别与待测边界扫描链的TDI、TDO连通,与边界扫描链接口22相连的待测边界扫描链就被选通,此时可以对待测边界扫描链进行边界扫描测试和操作;当移位寄存器23的值为0时,多路选通开关24位于2号位置,待测边界扫描链断开通路被选通,此时扫描控制单元2的TDI1、TDO1直接连通,与边界扫描链接口22相连的待测边界扫描链被断开。
将使能信号设置为无效(逻辑低电平)时,本实施例多链路并行边界扫描测试装置处在边界扫描测试链选择状态,多路选通开关24位于3号位置,移位寄存器串联通路被选通,此时各个扫描控制单元2的移位寄存器23串接于TDI1、TDO1之间,形成一个多位移位寄存器,所有扫描控制单元2的移位寄存器23通过TDI1、TDO1首尾相连构成了一个多位移位寄存器,在TCK时钟信号的控制下可以进行移位操作。如图3所示,当多路选通开关24位于3号位置时,本实施例中所有扫描控制单元2的移位寄存器23构成一个3位的多位移位寄存器。
移位寄存器23具有两个功能:待测边界扫描链数目判定以及待测边界扫描链选择。在本实施例多链路并行边界扫描测试装置处在边界扫描测试链选择状态时,可以对移位寄存器23进行数据的移入移出操作,操作人员可以在多位移位寄存器的输入端输入一个标识符串,同时接收多位移位寄存器的输出并对时钟脉冲计数。当接收到完整的标识符串以后,将时钟脉冲的计数值减掉标识符串的长度,所得到的结果就是当前的所有待测边界扫描链的总数目。在待测边界扫描链数目已确定的情况下,操作人员就可以通过扫描选择码指定一个或多个待测边界扫描链,并将需要选择进行边界扫描测试的移位寄存器23的值设置为1,其它的移位寄存器23设置为0。在使能信号设置为有效后,移位寄存器23的值为1的待测边界扫描链就被选通,移位寄存器23的值为0的待测边界扫描链被断开。
本实施例多链路并行边界扫描测试装置进行多链路并行边界扫描测试的步骤如下:
a)将使能信号设置为无效(值为0)。
将使能信号设置为0后,所有的扫描控制单元2处在边界扫描测试链选择状态下,多路选通开关24处在如图3所示的开关3位置,此时所有移位寄存器23首尾相连构成一个3位移位寄存器。
b)确定待测边界扫描链数目。如果已经确定待测边界扫描链数目,则可以跳过此步骤,直接执行下一步;在本实施例中,假设待测边界扫描链的数目未知,在边界扫描测试时钟信号TCK的控制下,将8位的标识符串01010011输入到3位移位寄存器,同时检测3位移位寄存器的输出并对时钟脉冲计数;由于在本实施例中,多链路选择控制移位寄存器为3位,因此将8位的标识符串完全从3位移位寄存器的输入移位到输出,需要进行11次移位操作,因此最终在3位移位寄存器的输出端检测到完整的标识符串时,TCK的时钟脉冲计数值为11。用此时钟脉冲计数值减掉标识符串的长度,就可以确定待测边界扫描链的数目,如在本实施例中,最后可以检测出待测边界扫描链的数目为3。
c)确定扫描选择码。实施例中,扫描选择码为三位二进制字符,刀片主板D1对应扫描选择码的第1位,刀片主板D2对应扫描选择码的第2位,刀片主板D3对应扫描选择码的第3位。如需选择刀片主板D1进行测试,则扫描选择码为100,如需选择刀片主板D2和刀片主板D3进行测试,则扫描选择码为011,以此类推,选择哪个刀片主板进行测试,就在扫描选择码上的对应位设置为1;如果不需要选择,就在扫描选择码上的对应位设置为0。
d)将扫描选择码输入到3位移位寄存器。确定了待测边界扫描链的数目以及扫描选择码后,就可以在边界扫描测试时钟信号TCK的控制下,将扫描选择码输入到3位移位寄存器。
e)将使能信号设置为有效(值为1)。将使能信号设置为1,所有的扫描控制单元2就由边界扫描测试链选择状态转变为边界扫描测试状态。多路选通开关24的选通位置由移位寄存器的当前值决定。当移位寄存器23的值为1时,多路选通开关24位于1号位置,边界扫描链接口22的TDI与待测边界扫描链的TDI相连,边界扫描链接口22的TDO与待测边界扫描链的TDO相连,对应的待测边界扫描链被选通,可以对此待测边界扫描链进行边界扫描测试和操作;当移位寄存器23的值为0时,多路选通开关24位于2号位置,扫描控制单元2的TDI与TDO直接相连,边界扫描链接口22的TDI和TDO悬空,从而对应的待测边界扫描链被断开。
f)对选定的各个待测边界扫描链进行边界扫描测试。
测试控制器1将边界扫描测试数据发送给链首的扫描控制单元2,接收到边界扫描测试数据的扫描控制单元2如果待测边界扫描链选通通路导通则对待测边界扫描链进行测试并将结果发送至下一个扫描控制单元2,如果待测边界扫描链断开通路导通则将来自上一个扫描控制单元2的边界扫描测试数据直接发送至下一个扫描控制单元2,最终由链尾的扫描控制单元2将最终的边界扫描测试结果输出至测试控制器1,完成边界扫描测试操作。
本实施例已应用于本单位自行研制的高性能大规模并行计算机系统中,通过验证,可以自动检测系统中的边界扫描链路数目,并且通过链路选择机制自动选择指定的一个和多个刀片主板进行测试和操作,同时也可以进行多链路的并行测试和操作,成功解决了现有技术中不能自动完成多个边界扫描链路增减配置和测试的问题。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种多链路并行边界扫描测试装置,包括测试控制器(1),所述测试控制器(1)的输出端口包括边界扫描时钟端口、测试模式选择端口、测试数据输出端口、测试结果输入端口,其特征在于:所述扫描测试装置还包括与待测边界扫描链一一对应的扫描控制单元(2),所述测试控制器(1)的输出端口还包括用于控制扫描控制单元(2)进行边界扫描或者链路选择的使能信号输出端口,所述扫描控制单元(2)包括用于控制当前待测边界扫描链的选择状态以及转发测试信号的多链路控制逻辑和分别与所述多链路控制逻辑相连的测试数据输入端口、测试结果输出端口、控制器接口(21)、边界扫描链接口(22),所述控制器接口(21)分别与测试控制器(1)的使能信号输出端口、边界扫描时钟端口、测试模式选择端口相连,所述边界扫描链接口(22)与待测边界扫描链相连,各个所述扫描控制单元(2)之间依次通过测试数据输入端口和测试结果输出端口首尾相连呈链状,链首的扫描控制单元(2)的测试数据输入端口与测试控制器(1)的测试数据输出端口相连,链尾的扫描控制单元(2)的测试结果输出端口与测试控制器(1)的测试结果输入端口相连。
2.根据权利要求1所述的多链路并行边界扫描测试装置, 其特征在于:所述多链路控制逻辑包括用于控制待测边界扫描链选择状态的移位寄存器(23)和用于控制所述边界扫描链接口(22)通断状态的多路选通开关(24),所述移位寄存器(23)为1位移位寄存器,所述移位寄存器(23)的输入端分别通过多路选通开关(24)与测试控制器(1)的测试数据输出端口相连、通过控制器接口(21)与测试控制器(1)的使能信号输出端口相连,所述多路选通开关(24)的输入端与测试数据输入端口相连,所述多路选通开关(24)的输出端与扫描控制单元(2)的测试结果输出端口相连,所述多路选通开关(24)的控制端分别与移位寄存器(23)的输出端、测试控制器(1)的使能信号输出端口相连。
3.根据权利要求2所述的多链路并行边界扫描测试装置, 其特征在于:所述多路选通开关(24)包括选通开关控制模块和三个可选通路,所述选通开关控制模块的控制端分别与移位寄存器(23)的输出端相连、通过控制器接口(21)与测试控制器(1)的使能信号输出端口相连;所述三个可选通路中,一个可选通路为用于将扫描控制单元(2)的测试数据输入端口、测试结果输出端口与边界扫描链接口(22)连通的待测边界扫描链选通通路;一个可选通路为用于将扫描控制单元(2)的测试数据输入端口、测试结果输出端口直接连通的待测边界扫描链断开通路;一个可选通路为用于将各个扫描控制单元(2)的移位寄存器(23)串接于扫描控制单元(2)的测试数据输入端口、测试结果输出端口之间形成一个多位移位寄存器的移位寄存器串联通路。
4.一种多链路并行边界扫描测试方法,其特征在于其实施步骤如下:
1)针对每一个待测边界扫描链设置一个用于控制当前待测边界扫描链的选择状态以及转发测试信号的扫描控制单元,将各个扫描控制单元之间依次通过测试数据输入端口和测试结果输出端口首尾相连呈链状,在测试控制器上增加一个用于控制扫描控制单元进行边界扫描或者链路选择的使能信号输出端口;
2)测试控制器通过使能信号输出端口输出值为无效的使能信号,检测所有扫描控制单元的数量,通过串行移位的方式向链首的控制扫描控制单元输入扫描选择码;
3)测试控制器通过使能信号输出端口输出值为有效的使能信号,各个扫描控制单元获取扫描选择码中的对应位,并根据所述对应位的值配置待测边界扫描链的状态为选择或者断开;
4)测试控制器向链首的控制扫描控制单元发送边界扫描测试数据,然后选择待测边界扫描链的扫描控制单元将输入的边界扫描测试数据对待测边界扫描链进行测试并将结果作为下一个扫描控制单元输入的边界扫描测试数据,断开待测边界扫描链的扫描控制单元则将输入的边界扫描测试数据直接转发至下一个扫描控制单元输入的边界扫描测试数据,最终由链尾的扫描控制单元将最终的边界扫描测试结果输出至测试控制器。
5.根据权利要求4所述的多链路并行边界扫描测试方法,其特征在于:所述步骤1)中设置扫描控制单元时在每一个扫描控制单元内部设置一个1位的移位寄存器,所述使能信号为无效时各个扫描控制单元的移位寄存器串联形成一个多位移位寄存器;所述步骤2)中所述扫描选择码为一串长度与所有待测边界扫描链的数量相同的二进制字符串;所述步骤3)中扫描控制单元获取所述扫描选择码的对应位具体是指通过移位寄存器获取选择码的对应位,且在所述对应位为1时设置对应的待测边界扫描链的状态为选择或者断开,在所述对应位为0时设置对应的待测边界扫描链的状态为断开或者选择。
6.根据权利要求5所述的多链路并行边界扫描测试方法,其特征在于:所述步骤1)中设置扫描控制单元时在每一个扫描控制单元内部设置一个多路选通开关,所述多路选通开关包括用于选择待测边界扫描链的待测边界扫描链选通通路、用于断开待测边界扫描链的待测边界扫描链断开通路和用于将所述1位的移位寄存器串接形成一个多位移位寄存器的移位寄存器串联通路,当使能信号为无效时所述移位寄存器串联通路被选通;当使能信号为有效时,如果所述扫描控制单元的对应位为1时则待测边界扫描链选通通路被选通或者待测边界扫描链断开通路被选通,如果所述扫描控制单元的对应位为0时则待测边界扫描链断开通路被选通或者待测边界扫描链选通通路被选通。
7.根据权利要求4或5或6所述的多链路并行边界扫描测试方法,其特征在于,所述步骤2)中检测所有扫描控制单元的数量的详细步骤包括:
A)设置二进制格式的标识符串;
B)在边界扫描时钟信号的控制下将所述标识符串通过串行移位的方式输入链首的控制扫描控制单元,并开始对所述边界扫描时钟信号的脉冲进行计数;
C)在链尾的扫描控制单元输出完整的标识符串后停止计数并读取计数值;
D)将所述计数值减去标识符串的长度即可得到所有扫描控制单元的数量。
CN201210083040.8A 2012-03-27 2012-03-27 多链路并行边界扫描测试装置及方法 Active CN102621483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210083040.8A CN102621483B (zh) 2012-03-27 2012-03-27 多链路并行边界扫描测试装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210083040.8A CN102621483B (zh) 2012-03-27 2012-03-27 多链路并行边界扫描测试装置及方法

Publications (2)

Publication Number Publication Date
CN102621483A true CN102621483A (zh) 2012-08-01
CN102621483B CN102621483B (zh) 2014-04-16

Family

ID=46561514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210083040.8A Active CN102621483B (zh) 2012-03-27 2012-03-27 多链路并行边界扫描测试装置及方法

Country Status (1)

Country Link
CN (1) CN102621483B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103678068A (zh) * 2013-12-23 2014-03-26 大唐微电子技术有限公司 一种环形边界扫描装置及方法
CN104484248A (zh) * 2014-11-28 2015-04-01 英业达科技有限公司 计算机主板上电故障的诊断方法及装置
CN106918724A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于快捷外设互联标准插槽的测试电路板
CN107430166A (zh) * 2015-04-16 2017-12-01 瑞萨电子株式会社 半导体器件及扫描测试方法
CN108226740A (zh) * 2016-12-09 2018-06-29 英业达科技有限公司 提供扩充联合测试工作组接口的扩充电路板
CN109863413A (zh) * 2016-05-20 2019-06-07 默升科技集团有限公司 Serdes应用中基于扫描的测试设计
CN110007217A (zh) * 2019-05-22 2019-07-12 哈尔滨工业大学(威海) 一种低功耗边界扫描测试方法
CN110717307A (zh) * 2019-09-11 2020-01-21 哈尔滨工程大学 一种基于边界扫描电路的sip器件可测试性方法
CN110873814A (zh) * 2018-08-30 2020-03-10 迈普通信技术股份有限公司 链路整合模组、实现边界扫描链整合测试的系统及方法
CN111443275A (zh) * 2019-01-17 2020-07-24 瑞昱半导体股份有限公司 电路测试系统及电路测试方法
CN112542128A (zh) * 2020-12-29 2021-03-23 天津市滨海新区微电子研究院 一种微显示面板驱动电路及方法
CN112579331A (zh) * 2019-09-27 2021-03-30 意法半导体有限公司 错误检测方法
WO2021088735A1 (zh) * 2019-11-04 2021-05-14 中兴通讯股份有限公司 链路的检测方法及装置、电子设备、计算机可读介质
CN114113990A (zh) * 2021-08-31 2022-03-01 西南电子技术研究所(中国电子科技集团公司第十研究所) 嵌入式边界扫描控制器
WO2023272439A1 (zh) * 2021-06-28 2023-01-05 华为技术有限公司 芯片和芯片测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0640920A1 (en) * 1993-08-30 1995-03-01 AT&T Corp. Boundary-scan-based system and method for test and diagnosis
WO2004008319A2 (en) * 2002-07-11 2004-01-22 Advanced Micro Devices, Inc. Method and apparatus for determining a processor state without interrupting processor operation
CN1516015A (zh) * 2003-01-09 2004-07-28 华为技术有限公司 多链边界扫描测试系统及多链边界扫描测试方法
CN1808159A (zh) * 2004-11-18 2006-07-26 三洋电机株式会社 扫描测试电路
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0640920A1 (en) * 1993-08-30 1995-03-01 AT&T Corp. Boundary-scan-based system and method for test and diagnosis
WO2004008319A2 (en) * 2002-07-11 2004-01-22 Advanced Micro Devices, Inc. Method and apparatus for determining a processor state without interrupting processor operation
CN1516015A (zh) * 2003-01-09 2004-07-28 华为技术有限公司 多链边界扫描测试系统及多链边界扫描测试方法
CN1808159A (zh) * 2004-11-18 2006-07-26 三洋电机株式会社 扫描测试电路
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
屈婉霞等: "多机系统调试诊断关键技术与方法研究", 《计算机工程与设计》, vol. 27, no. 5, 16 March 2006 (2006-03-16), pages 4 *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103678068A (zh) * 2013-12-23 2014-03-26 大唐微电子技术有限公司 一种环形边界扫描装置及方法
CN103678068B (zh) * 2013-12-23 2016-09-28 大唐微电子技术有限公司 一种环形边界扫描装置及方法
CN104484248A (zh) * 2014-11-28 2015-04-01 英业达科技有限公司 计算机主板上电故障的诊断方法及装置
CN107430166A (zh) * 2015-04-16 2017-12-01 瑞萨电子株式会社 半导体器件及扫描测试方法
CN106918724A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于快捷外设互联标准插槽的测试电路板
CN109863413B (zh) * 2016-05-20 2022-03-25 默升科技集团有限公司 Serdes应用中基于扫描的测试设计
CN109863413A (zh) * 2016-05-20 2019-06-07 默升科技集团有限公司 Serdes应用中基于扫描的测试设计
CN108226740B (zh) * 2016-12-09 2020-06-02 英业达科技有限公司 提供扩充联合测试工作组接口的扩充电路板
CN108226740A (zh) * 2016-12-09 2018-06-29 英业达科技有限公司 提供扩充联合测试工作组接口的扩充电路板
CN110873814A (zh) * 2018-08-30 2020-03-10 迈普通信技术股份有限公司 链路整合模组、实现边界扫描链整合测试的系统及方法
CN111443275A (zh) * 2019-01-17 2020-07-24 瑞昱半导体股份有限公司 电路测试系统及电路测试方法
CN111443275B (zh) * 2019-01-17 2022-06-17 瑞昱半导体股份有限公司 电路测试系统及电路测试方法
CN110007217B (zh) * 2019-05-22 2021-06-25 哈尔滨工业大学(威海) 一种低功耗边界扫描测试方法
CN110007217A (zh) * 2019-05-22 2019-07-12 哈尔滨工业大学(威海) 一种低功耗边界扫描测试方法
CN110717307A (zh) * 2019-09-11 2020-01-21 哈尔滨工程大学 一种基于边界扫描电路的sip器件可测试性方法
CN110717307B (zh) * 2019-09-11 2024-03-22 哈尔滨工程大学 一种基于边界扫描电路的sip器件可测试性方法
CN112579331A (zh) * 2019-09-27 2021-03-30 意法半导体有限公司 错误检测方法
WO2021088735A1 (zh) * 2019-11-04 2021-05-14 中兴通讯股份有限公司 链路的检测方法及装置、电子设备、计算机可读介质
CN112542128A (zh) * 2020-12-29 2021-03-23 天津市滨海新区微电子研究院 一种微显示面板驱动电路及方法
WO2023272439A1 (zh) * 2021-06-28 2023-01-05 华为技术有限公司 芯片和芯片测试装置
CN114113990A (zh) * 2021-08-31 2022-03-01 西南电子技术研究所(中国电子科技集团公司第十研究所) 嵌入式边界扫描控制器
CN114113990B (zh) * 2021-08-31 2023-08-04 西南电子技术研究所(中国电子科技集团公司第十研究所) 嵌入式边界扫描控制器

Also Published As

Publication number Publication date
CN102621483B (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
CN102621483B (zh) 多链路并行边界扫描测试装置及方法
CN100587508C (zh) 实现高速测试电路的扫描链和方法
US7389456B2 (en) IC with linking module in series with TAP circuitry
US20230160958A1 (en) 3d tap & scan port architectures
CN102305907A (zh) 多芯片封装结构的测试方法和系统
US11307251B1 (en) Circuit and testing circuit thereof
CN102841305A (zh) 一种对fpga实时调试的系统和方法
CN103487747A (zh) 符合边界扫描标准的扫描子链型测试结构及测试方法
US6988228B2 (en) Configurable scan path structure
CN103091627B (zh) 一种可配置的边界扫描寄存器链电路
CN104156288B (zh) 一种基于jtag链的故障定位和软件升级电路及其实现方法
CN103163451B (zh) 面向超级计算系统的自选通边界扫描调测试方法及装置
US7930606B2 (en) Selectively debugging processor cores through instruction codes
JP4549701B2 (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
CN1516015B (zh) 多链边界扫描测试系统及多链边界扫描测试方法
CN102760497A (zh) 含有jtag接口的芯片
US20080036505A1 (en) Semiconductor integrated circuit device
KR20060055595A (ko) 칩 테스트를 위한 테스트 억세스 포트의 간소화 장치
US20080204076A1 (en) Integrated Circuit and a Method For Designing a Boundary Scan Super-Cell
EP2141597B1 (en) Semiconductor integrated circuit
WO2007042622A1 (en) A jtag testing arrangement for an integrated circuit
KR100697264B1 (ko) 딜레이 체인 회로를 이용한 반도체 장치의 테스트 회로 및그의 테스트 방법
CN114003449A (zh) 一种基于jtag菊花链的调试系统
KR20070049305A (ko) 독립된 제이택 체인들을 하나의 통합된 제이택 체인으로연결할 수 있는 제이택 시스템
WO2009007906A1 (en) Circuitry for synchronous testing of an asynchronous logic module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170803

Address after: 12, building 410013, building 233, Yuelu Avenue, Changsha, Hunan

Patentee after: Hunan Industrial Technology Cooperative Innovation Research Institute

Address before: Zheng Jie in Hunan province 410073 city Changsha Yan w pool No. 47 Chinese PLA National Defense University of science and technology of Computer Science

Patentee before: National University of Defense Technology of People's Liberation Army of China

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180910

Address after: 410205 the two floor of CLP software park headquarters, 39 Jian Shan Road, Yuelu District, Changsha, Hunan.

Patentee after: HUNAN GREATWALL GALAXY TECHNOLOGY CO., LTD.

Address before: 410013 12 building, science and technology building, 233 Yuelu Avenue, Changsha, Hunan.

Patentee before: Hunan Industrial Technology Cooperative Innovation Research Institute

TR01 Transfer of patent right