CN1808159A - 扫描测试电路 - Google Patents

扫描测试电路 Download PDF

Info

Publication number
CN1808159A
CN1808159A CNA2005100034530A CN200510003453A CN1808159A CN 1808159 A CN1808159 A CN 1808159A CN A2005100034530 A CNA2005100034530 A CN A2005100034530A CN 200510003453 A CN200510003453 A CN 200510003453A CN 1808159 A CN1808159 A CN 1808159A
Authority
CN
China
Prior art keywords
circuit
scan
clock
scan test
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100034530A
Other languages
English (en)
Inventor
小石川悟
渡边正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1808159A publication Critical patent/CN1808159A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects

Abstract

在扫描测试电路中，移位动作时的时钟周期比捕获动作时的时钟周期短。例如，将移位动作时的时钟周期设定为20纳秒，而将捕获动作时的时钟周期设定为100纳秒。在这里，虽然时钟经由时钟端子CLK从LSI的外部的LSI测试器被提供，但是时钟的周期也可在LSI测试器侧与扫描使能信号(SCANEN)的变化同步地切换。根据本发明，能够缩小移位动作所占用的时间，并能够实现缩短扫描测试所需要的时间。从而，缩短扫描测试电路所需要的时间并降低测试成本。

Description

扫描测试电路
技术领域
本发明涉及一种用于使大规模集成电路的测试容易化的扫描测试电路。
背景技术
一般来说，大规模集成电路(以下称为LSI)在出厂上市时利用LSI测试器来进行是否优良的判定测试。这个时候所使用的测试模型，需要在构成LSI的多个逻辑电路中找出尽可能多的故障部位。
但是，随着LSI的大规模化，如果对全部的逻辑电路进行测试，就会增加测试向量的数量以及测试时间。因此，为了解决这个问题，执行所谓的易测性设计(Design For testability)。
易测性设计是为了在LSI的设计阶段固定LSI测试方案而在LSI中插入测试电路的设计方法。作为LSI测试能否容易进行的基本指标，存在着被称为可观察性(Observability)和可控制性(Controllability)的概念。所谓的“可观察性良好”的电路是指对于电路内某个节点，可容易地从外部观察到其逻辑值的电路，而所谓的“可控制性良好”的电路是指可以容易地根据从外部输入的数据来设定电路内某个节点的逻辑值。电路的可观察性和可控制性越好，越容易作成有效的测试模型，其结果也提高了构成LSI的逻辑电路的故障检测率。在提高这种可观察性和可控制性的一种测试电路中存在扫描测试电路。
扫描测试电路与LSI内的各逻辑电路相对，是配置了触发器电路的电路，它将多个触发器电路链状连接从而构成移位寄存器，执行将各触发器中所取得的数据连续移位的移位(shift)动作，以及在各触发器中获得各逻辑电路的输出的捕获(capture)动作。
也就是，通过初始的移位动作将各触发器的数据作为测试信号提供给各逻辑电路，接下来通过捕获动作在各触发器中获得各逻辑电路的输出数据。然后，通过下一个移位动作从最后一段触发器开始按照时间序列地取得各个触发器所获得的各逻辑电路的输出数据。然后，通过将根据按上述那样所获得的各逻辑电路的输出数据与其期望值进行比较，来执行各逻辑电路的良否判断。
然而，由于扫描测试电路反复进行上述那种移位动作和捕获动作，因而出现了测试时间过长以及测试成本增加的问题。特别是，由于移位动作，反复进行构成移位寄存器的触发器的级数次的数据移位，因而占用了大部分测试时间。
专利文献1：特开2001-59856号公报。
发明内容
本发明的目的在于，提供一种缩短扫描测试电路所需要的时间并降低测试成本的扫描测试电路。
本发明的特征在于，基于移位动作时的移位寄存器的动作可以比捕获动作更快速进行这点，使得移位动作时的时钟周期比捕获动作时的时钟周期短。
本发明为扫描测试电路，包括：多个逻辑电路；和对应各逻辑电路配置的多个扫描触发器电路，所述扫描触发器电路，在扫描使能信号为第一电平时构成移位寄存器，并进行按照时钟的移位动作，在所述扫描使能信号为第二电平时，根据所述时进行获得所述逻辑电路的输出数据的捕获动作，其中所述移位动作时的时钟周期比捕获动作时的时钟周期短
发明效果
根据本发明的扫描测试电路，由于缩短占用了大部分测试时间的移位动作的时钟周期，就能够大幅度减少扫描测试的测试时间并且降低测试成本。
附图说明
图1是表示有关本发明的实施方式的扫描测试电路的电路图。
图2是表示有关本发明实施方式的扫描测试电路中的动作模式的图。
图3是现有的扫描测试电路的时钟波形图。
图4是本发明实施方式的扫描电路的时钟波形图。
图中：SFF1：第一扫描触发器电路；SFF2：第二扫描触发器电路；SFF3：第三扫描触发器电路；MPX1：第一多路复用器；MPX2：第二多路复用器；MPX3：第三多路复用器；FF1：第一D型触发器电路；FF2：第二D型触发器电路；FF3：第三D型触发器电路；LG1：第一逻辑电路；LG2：第二逻辑电路；LG3：第三逻辑电路；SEL1：选择器。
具体实施方式
下面，参照附图对有关本发明实施方式的扫描测试电路进行说明。
图1是表示该扫描测试电路的电路图。在第一、第二、第三和第四逻辑电路LG1、LG2、LG3和LG4之间，设置第一、第二和第三扫描触发器电路SFF1、SFF2和SFF3。第一、第二、第三和第四逻辑电路LG1、LG2、LG3和LG4由包含有与电路和与非电路的组合逻辑电路构成。
第一扫描触发器电路SFF1具有第一多路复用器MPX1和第一D型触发器电路FF1(延迟触发器电路)，其中第一多路复用器MPX1根据扫描使能信号SCANEN，来选择来自于数据输入端子DIN的扫描测试信号或对应于上述扫描测试信号的第一逻辑电路LG1的输出中的任一个，并向D型触发器电路FF1的输入端子D输出所选的信号。
另外，第二扫描触发器电路SFF2具有第二多路复用器MPX2和第二D型触发器电路FF2，其中第二多路复用器MPX2根据扫描使能信号SCANEN，来选择来自于上一级的第一扫描触发器电路SFF1的扫描测试信号，或对应于上述扫描测试信号的第二逻辑电路LG2的输出中的任一个，并向第二D型触发器电路FF2的输入端子D输出所选的信号。
另外，第三扫描触发器电路SFF3具有第三多路复用器MPX3和第三D型触发器电路FF3，其中第三多路复用器MPX3根据扫描使能信号SCANEN，来选择来自上一级的第二扫描触发器电路SFF2的扫描测试信号，或对应于上述扫描测试信号的第三逻辑电路LG3的输出中的任一个，并向第三D型触发器电路FF3的输入端子D输出所选的信号。
从时钟端子CLK向第一、第二和第三D型触发器电路FF1、FF2和FF3的时钟输入端子C输入共用时钟。还有，虽然在图1中示出了三个逻辑电路以及三个扫描触发器电路，但是，在实际的LSI中逻辑电路以及与之相应的扫描触发器的数目可达数千到数万个。
另外，选择器SEL1根据扫描使能信号，来选择来自于前一级的第三扫描触发器电路SFF3的扫描测试信号，或对应于上述测试信号的第三逻辑电路LG3的输出中的任一个，并将所选择的信号输出到数据输出端子Dout。
接着，参照图2对上述扫描测试电路的动作进行说明。当扫描使能信号SCANEN为高电平时，扫描测试电路被设定为移位模式。也就是说，第一多路复用器MPX1选择来自数据输入端子DIN1的扫描测试信号，第二多路复用器MPX2选择来自第一扫描触发器电路SFF1的扫描测试信号，第三多路复用器MPX3选择来自第二扫描触发器电路SFF2的扫描测试信号，选择器SEL1选择来自第三扫描触发器电路SFF3的扫描测试信号。
由此，第一、第二和第三D型触发器电路FF1、FF2和FF3被链状连接而构成移位寄存器。因而，在从时钟输入端子输入的每一个时钟内，将来自数据输入端子DIN1的扫描测试信号依次从D型触发器电路的输出端子Q送到下一级D型触发器电路的输入端子D。即用相当于3级数量的时钟的时间进行移位。
接着，如果扫描使能信号SCANEN变为低电平，则扫描测试电路就被设定为捕获模式。也就是说，第一多路复用器MPX1选择来自第一逻辑电路LG1的输出数据，第二多路复用器MPX2选择来自第二逻辑电路LG2的输出数据，第三多路复用器MPX3选择来自第三逻辑电路LG3的输出数据，选择器SEL1选择来自第四逻辑电路LG4的数据信号。
在该捕获动作中，来自第一、第二和第三逻辑电路LG1、LG2和LG3的输出数据分别被获取到第一、第二和第三D型触发器电路FF1、FF2和FF3中并被保持。此时，为了在第一、第二和第三D型触发器电路FF1、FF2和FF3中同时获取各个输出数据，在相当于一个时钟的时间内执行所有的数据保持动作。
接着，如果扫描使能信号SCANEN再次变为高电平，则扫描测试电路就再一次被设定为移位模式。如此一来，第一、第二和第三D型触发器电路FF1、FF2和FF3再一次被链状连接而构成移位寄存器。并且，在从时钟输入端子CLK输入的每一个时钟内，对在第一、第二和第三D型触发器电路FF1、FF2和FF3中所保持的来自第一、第二和第三逻辑电路LG1、LG2和LG3的输出数据移位，在数据输出端子Dout中，能够按时间序列观察上述各输出数据。接着，通过将这样所得到的各逻辑电路的输出数据与其期望值进行比较，来对各逻辑电路进行良否判断。
本发明的特征在于，移位动作时的时钟周期比捕获动作时的时钟周期更短。在现有的扫描测试电路中，如图3所示，移位动作时的时钟周期与捕获动作时的时钟周期相同。这种情况下，时钟周期，为了确保捕获动作所需时间，将必要的周期设定成例如100纳秒。
对此，本发明通过利用为了在移位动作时使移位寄存器动作所需要的时钟周期比捕获动作所需要的时钟周期短，如图4所示，而使移位动作时的时钟周期比捕获动作时的时钟周期更短。例如，移位动作时的时钟周期被设定成20纳秒，而捕获动作时的时钟周期被设定成100纳秒。
在这里，虽然时钟经由时钟端子CLK从LSI外部的LSI测试器被提供，但时钟的周期也可在LSI测试器侧与扫描使能信号SCANEN的变化同步地切换。由此，根据本发明，可缩小移位动作所占用的时间，且可实现缩短扫描测试所需要的时间。

Claims (3)

1、一种扫描测试电路，包括：多个逻辑电路；和对应各逻辑电路配置的多个扫描触发器电路，所述扫描触发器电路，在扫描使能信号为第一电平时构成移位寄存器，并进行按照时钟的移位动作，在所述扫描使能信号为第二电平时，根据所述时钟进行获得所述逻辑电路的输出数据的捕获动作，
其中所述移位动作时的时钟周期比捕获动作时的时钟周期短。
2、根据权利要求1所述的扫描测试电路，其特征在于，
所述捕获动作所需要的时钟数为1。
3、根据权利要求1所述的扫描测试电路，其特征在于，
所述扫描触发器电路具有多路复用器，其在所述扫描使能信号为所述第二电平时选择所述逻辑电路的输出，而在所述扫描使能信号为所述第一电平时选择上一级的扫描触发器电路的输出。
CNA2005100034530A 2004-11-18 2005-10-28 扫描测试电路 Pending CN1808159A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004333913 2004-11-18
JP2004333913A JP2006145307A (ja) 2004-11-18 2004-11-18 スキャンテスト回路

Publications (1)

Publication Number Publication Date
CN1808159A true CN1808159A (zh) 2006-07-26

Family

ID=36625180

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100034530A Pending CN1808159A (zh) 2004-11-18 2005-10-28 扫描测试电路

Country Status (5)

Country Link
US (1) US20060156132A1 (zh)
JP (1) JP2006145307A (zh)
KR (1) KR20060055393A (zh)
CN (1) CN1808159A (zh)
TW (1) TWI279569B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661448B (zh) * 2008-08-26 2011-06-29 华晶科技股份有限公司 数据排序装置及方法
CN101762783B (zh) * 2010-01-18 2011-12-21 山东华芯半导体有限公司 一种片上测试电路有效误差信息的读出方法
CN102621483A (zh) * 2012-03-27 2012-08-01 中国人民解放军国防科学技术大学 多链路并行边界扫描测试装置及方法
CN102062836B (zh) * 2009-11-17 2013-02-06 三星半导体(中国)研究开发有限公司 扫描寄存器、扫描链、芯片及其测试方法
CN103576082A (zh) * 2012-08-06 2014-02-12 飞思卡尔半导体公司 低功率扫描触发器单元
CN106461724A (zh) * 2014-05-08 2017-02-22 德克萨斯仪器股份有限公司 用于测试时间减少的方法和设备
CN115542140A (zh) * 2022-11-29 2022-12-30 深圳市爱普特微电子有限公司 用于产生全速扫描测试时钟信号的方法及系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105807206B (zh) * 2016-03-11 2018-08-07 福州瑞芯微电子股份有限公司 一种芯片测试时钟电路及其测试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6966021B2 (en) * 1998-06-16 2005-11-15 Janusz Rajski Method and apparatus for at-speed testing of digital circuits

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661448B (zh) * 2008-08-26 2011-06-29 华晶科技股份有限公司 数据排序装置及方法
CN102062836B (zh) * 2009-11-17 2013-02-06 三星半导体(中国)研究开发有限公司 扫描寄存器、扫描链、芯片及其测试方法
CN101762783B (zh) * 2010-01-18 2011-12-21 山东华芯半导体有限公司 一种片上测试电路有效误差信息的读出方法
CN102621483A (zh) * 2012-03-27 2012-08-01 中国人民解放军国防科学技术大学 多链路并行边界扫描测试装置及方法
CN102621483B (zh) * 2012-03-27 2014-04-16 中国人民解放军国防科学技术大学 多链路并行边界扫描测试装置及方法
CN103576082A (zh) * 2012-08-06 2014-02-12 飞思卡尔半导体公司 低功率扫描触发器单元
CN103576082B (zh) * 2012-08-06 2018-01-12 恩智浦美国有限公司 低功率扫描触发器单元
CN106461724A (zh) * 2014-05-08 2017-02-22 德克萨斯仪器股份有限公司 用于测试时间减少的方法和设备
CN115542140A (zh) * 2022-11-29 2022-12-30 深圳市爱普特微电子有限公司 用于产生全速扫描测试时钟信号的方法及系统
CN115542140B (zh) * 2022-11-29 2023-03-10 深圳市爱普特微电子有限公司 用于产生全速扫描测试时钟信号的方法及系统

Also Published As

Publication number Publication date
US20060156132A1 (en) 2006-07-13
TWI279569B (en) 2007-04-21
JP2006145307A (ja) 2006-06-08
KR20060055393A (ko) 2006-05-23
TW200626919A (en) 2006-08-01

Similar Documents

Publication Publication Date Title
CN1808159A (zh) 扫描测试电路
US7836368B2 (en) Dynamically reconfigurable shared scan-in test architecture
CN1091880C (zh) 利用联合测试行动组织标准的i/o状态翻转测试方法
CN100587508C (zh) 实现高速测试电路的扫描链和方法
US6988232B2 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
US6000051A (en) Method and apparatus for high-speed interconnect testing
CN101144847B (zh) 集成电路和指定集成电路的方法
CN101911491B (zh) 用于分析扫描链和确定扫描链中的保持时间故障的数目或位置的方法
US10725101B2 (en) Addressable test chip with multiple-stage transmission gates
US8281278B2 (en) System and method for supporting design of semiconductor integrated circuit including processing scan chains
US5448166A (en) Powered testing of mixed conventional/boundary-scan logic
JP2003332443A (ja) 半導体集積回路とその設計支援装置およびテスト方法
JPWO2006087844A1 (ja) 配線の接続状態検査装置
CN114296510A (zh) 一种片上时钟控制器
US6662324B1 (en) Global transition scan based AC method
US5230001A (en) Method for testing a sequential circuit by splicing test vectors into sequential test pattern
US7240262B2 (en) Scan-path circuit, logic circuit including the same, and method for testing integrated circuit
CN114781304A (zh) 一种芯片的引脚状态控制方法、系统、芯片以及上位机
Jang et al. Reconfigurable scan architecture for high diagnostic resolution
Ko et al. RTL scan design for skewed-load at-speed test under power constraints
EP1357388A2 (en) Input/output characterization register (chain) for an integrated circuit
EP0543506A2 (en) Enhanced boundary-scan interconnect test diagnosis through utilization of board topology data
Donglikar et al. Fast circuit topology based method to configure the scan chains in illinois scan architecture
US20030074623A1 (en) Algorithmic test pattern generator
KR20020087931A (ko) 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication