JPWO2006087844A1 - 配線の接続状態検査装置 - Google Patents
配線の接続状態検査装置 Download PDFInfo
- Publication number
- JPWO2006087844A1 JPWO2006087844A1 JP2007503573A JP2007503573A JPWO2006087844A1 JP WO2006087844 A1 JPWO2006087844 A1 JP WO2006087844A1 JP 2007503573 A JP2007503573 A JP 2007503573A JP 2007503573 A JP2007503573 A JP 2007503573A JP WO2006087844 A1 JPWO2006087844 A1 JP WO2006087844A1
- Authority
- JP
- Japan
- Prior art keywords
- multiplexer
- relay switch
- odd
- relay
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
奇数番目の配線に接続される複数の端子を順次に切り替える奇数用マルチプレクサ１１ｏと、偶数番目の配線に接続される複数の端子を順次に切り替える偶数用マルチプレクサ１１ｅと、奇数用マルチプレクサ１１ｏを接地端子に接続するか否かを切り替える奇数用リレースイッチ１３ｏ−１，１３ｏ−２と、偶数用マルチプレクサ１１ｅを接地端子に接続するか否かを切り替える偶数用リレースイッチ１１ｅ−１，１１ｅ−２とを備え、一方のリレースイッチが接地端子への接続を選択していないときは他方が接地端子への接続を選択するように動作させることにより、高速に動作が可能なマルチプレクサを用いて配線を高速に順次選択していき、選択した配線に隣接する他の配線をリレースイッチで接地するように切り替えながらマルチプレクサの入力端子２に現れる電位を測定することで、配線のオープンテストとショートテストとを高速に行えるようにする。
Description
本発明は配線の接続状態検査装置に関し、特に、配線のオープン（断線）の有無と配線間のショート（短絡）の有無とを同時に検査する装置に用いて好適なものである。
一般に、半導体集積回路の製造時には、不良製品を選別するために種々の検査を行うことが必要である。その検査の中に、配線が断線されていないかどうか、配線間が短絡されていなかどうかを検査する、いわゆるオープンショートテストというものがある。このオープンショートテストは、数ある検査項目の中で最も時間のかかるテストの１つである。そのため、このオープンショートテストに要する時間をできるだけ短くすることが望まれている。
そのような観点から、従来、オープンの有無とショートの有無とを同時に検査することを可能にした。手法が提案されている（例えば、特許文献１，２参照）。
特許文献１：特開２００１−１３２１５号公報
特許文献２：特開２００４−７７１６７号公報
これらの特許文献１，２に記載されたテスト手法は何れも、ＬＳＩ内部に形成される保護ダイオードを利用して検査する手法について開示している。図１にその動作原理を示す。例えば、ＬＳＩの端子１０２に接続された配線のオープンショートテストを行う場合は、当該端子１０２に定電流回路１０４から定電流を流し、当該端子１０２に隣接する他の端子１０１，１０３は接地する。このとき、オープン／ショートの異常が無ければ、ＬＳＩの保護ダイオード１０５が正常に働く結果、ダイオード特性に従った電位が端子１０２に現れる。一方、端子１０２にオープン異常が生じていれば、端子１０２の電位は、定電流のクランプ電位となる。また、端子１０２がその隣接端子１０１，１０３とショートしていれば、当該端子１０２の電位は０Ｖとなる。
したがって、被テスト端子に定電流を流すとともに他の隣接端子を接地して、被テスト端子の電位を測定することにより、オープンテストとショートテストとを同時に行うことができる。すなわち、そのときの測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。そして、被テスト端子を順次切り替えていけば、全ての端子についてオープンショートテストを行うことができる。
このように、特許文献１，２に記載の技術では、オープンテストとショートテストとを同時に行うことにより、オープンショートテストに要する時間の短縮化を図っている。しかしながら、被テスト端子を順次切り替えていくためにはスイッチング動作が必要であり、そのスイッチング動作自体に多くの時間がかかってしまうという問題があった。
従来、このようなスイッチング動作には、リレースイッチが一般的に用いられていた。例えば、図２に示すように、半導体ＬＳＩの各出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，・・・に対応してそれぞれリレースイッチ１１１−１，１１１−２，１１１−３，・・・を設け、それぞれ第１の分岐接点１１１ａを定電流回路１０４−１，１０４−２，１０４−３，・・・に接続し、第２の分岐接点１１１ｂを接地し、共通接点１１１ｃを半導体ＬＳＩの各出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，・・・に接続する。各出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，・・・には、それぞれ保護ダイオード１１２−１，１１２−２，１１２−３，・・・が接続されている。そして、被テスト端子ＯＵＴ２に対応するリレースイッチ１１１−２のみ第１の分岐接点１１１ａ側に接続するとともに、他の端子に対応するリレースイッチ１１１−１，１１１−３，・・・は第２の分岐接点１１１ｂ側に接続するという方法である。
しかし、リレースイッチを切り替えた後、それが完全にオン状態となって安定に動作するまでには相当に長い時間が必要であり、リレースイッチの動作速度（信号の切替時間）はそれほど速いものとは言えない。したがって、テスト対象の端子数が多くなればなるほど、合計のスイッチング時間が長くなり、オープンショートテストに要する時間が増大してしまうという問題があった。
また、出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，・・・毎にリレースイッチ１１１−１，１１１−２，１１１−３，・・・を用いた構成の場合、それらのリレースイッチ１１１−１，１１１−２，１１１−３，・・・毎に定電流回路１０４−１，１０４−２，１０４−３，・・・を含む複数の測定器を設ける必要があり、テスト装置の回路規模が大きくなってしまうという問題もあった。
そのような観点から、従来、オープンの有無とショートの有無とを同時に検査することを可能にした。手法が提案されている（例えば、特許文献１，２参照）。
特許文献１：特開２００１−１３２１５号公報
特許文献２：特開２００４−７７１６７号公報
これらの特許文献１，２に記載されたテスト手法は何れも、ＬＳＩ内部に形成される保護ダイオードを利用して検査する手法について開示している。図１にその動作原理を示す。例えば、ＬＳＩの端子１０２に接続された配線のオープンショートテストを行う場合は、当該端子１０２に定電流回路１０４から定電流を流し、当該端子１０２に隣接する他の端子１０１，１０３は接地する。このとき、オープン／ショートの異常が無ければ、ＬＳＩの保護ダイオード１０５が正常に働く結果、ダイオード特性に従った電位が端子１０２に現れる。一方、端子１０２にオープン異常が生じていれば、端子１０２の電位は、定電流のクランプ電位となる。また、端子１０２がその隣接端子１０１，１０３とショートしていれば、当該端子１０２の電位は０Ｖとなる。
したがって、被テスト端子に定電流を流すとともに他の隣接端子を接地して、被テスト端子の電位を測定することにより、オープンテストとショートテストとを同時に行うことができる。すなわち、そのときの測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。そして、被テスト端子を順次切り替えていけば、全ての端子についてオープンショートテストを行うことができる。
このように、特許文献１，２に記載の技術では、オープンテストとショートテストとを同時に行うことにより、オープンショートテストに要する時間の短縮化を図っている。しかしながら、被テスト端子を順次切り替えていくためにはスイッチング動作が必要であり、そのスイッチング動作自体に多くの時間がかかってしまうという問題があった。
従来、このようなスイッチング動作には、リレースイッチが一般的に用いられていた。例えば、図２に示すように、半導体ＬＳＩの各出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，・・・に対応してそれぞれリレースイッチ１１１−１，１１１−２，１１１−３，・・・を設け、それぞれ第１の分岐接点１１１ａを定電流回路１０４−１，１０４−２，１０４−３，・・・に接続し、第２の分岐接点１１１ｂを接地し、共通接点１１１ｃを半導体ＬＳＩの各出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，・・・に接続する。各出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，・・・には、それぞれ保護ダイオード１１２−１，１１２−２，１１２−３，・・・が接続されている。そして、被テスト端子ＯＵＴ２に対応するリレースイッチ１１１−２のみ第１の分岐接点１１１ａ側に接続するとともに、他の端子に対応するリレースイッチ１１１−１，１１１−３，・・・は第２の分岐接点１１１ｂ側に接続するという方法である。
しかし、リレースイッチを切り替えた後、それが完全にオン状態となって安定に動作するまでには相当に長い時間が必要であり、リレースイッチの動作速度（信号の切替時間）はそれほど速いものとは言えない。したがって、テスト対象の端子数が多くなればなるほど、合計のスイッチング時間が長くなり、オープンショートテストに要する時間が増大してしまうという問題があった。
また、出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，・・・毎にリレースイッチ１１１−１，１１１−２，１１１−３，・・・を用いた構成の場合、それらのリレースイッチ１１１−１，１１１−２，１１１−３，・・・毎に定電流回路１０４−１，１０４−２，１０４−３，・・・を含む複数の測定器を設ける必要があり、テスト装置の回路規模が大きくなってしまうという問題もあった。
これに対して、リレースイッチの代わりにマルチプレクサ回路を用いる方法が考えられる。マルチプレクサ回路は、複数の入力端子に並列的に加えられる入力信号を順次に切り替えて、出力端子から１つずつ直列信号として出力するものであり、その切り替えに要する時間は、リレースイッチに比べて短い。また、マルチプレクサに接続する定電流回路の数も１つで済み、テスト装置の回路規模を小さくすることが可能である。
しかしながら、マルチプレクサ回路を用いた場合は、図３のように、半導体ＬＳＩの各出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，・・・のうち何れか１つの出力端子をマルチプレクサ１２１によって選択することは可能であるが、選択されていない他の出力端子を接地するというスイッチング動作は行うことができない。そのため、オープンテストを行うことはできるが、それと同時にショートテストを行うことができないという問題が生じてしまう。
本発明は、このような問題を解決するために成されたものであり、オープンショートテストに要する時間を短くするとともに、オープンショートテストを行うテスト装置の回路規模を小さくすることを目的としている。
このような課題を解決するために、本発明は、奇数番目の配線に接続される複数の端子を順次に切り替えて１つずつ選択する奇数用マルチプレクサと、偶数番目の配線に接続される複数の端子を順次に切り替えて１つずつ選択する偶数用マルチプレクサと、奇数用マルチプレクサを接地端子に接続するか否かを切り替える奇数用リレースイッチと、偶数用マルチプレクサを接地端子に接続するか否かを切り替える偶数用リレースイッチとを備え、奇数用リレースイッチおよび偶数用リレースイッチの一方が接地端子への接続を選択していないときは他方が接地端子への接続を選択するようにしている。
このように構成した本発明によれば、リレースイッチに比べて高速に動作が可能なマルチプレクサを用いて半導体ＬＳＩの被テスト端子（被テスト配線）を高速に順次選択していきながら、選択した配線に隣接する他の配線をリレースイッチで接地するように切り替えておき、マルチプレクサの端子に現れる電位を測定することにより、配線のオープンテストとショートテストとを極めて高速に行うことができる。
本発明の他の態様では、マルチプレクサを階層構造にし、奇数用マルチプレクサおよび偶数用マルチプレクサと上位層のマルチプレクサとの間に奇数用リレースイッチおよび偶数用リレースイッチを設けている。
このように構成した本発明によれば、複数階層のマルチプレクサを使って端子の数を減らすことができ、その端子に接続される定電流回路の数を減らして接続状態検査装置の回路規模を小さくすることができる。
本発明の他の態様では、奇数用マルチプレクサおよび偶数用マルチプレクサを複数組備えるとともに、奇数用リレースイッチおよび偶数用リレースイッチを複数組備え、複数組のマルチプレクサと上位層のマルチプレクサとの間に複数組のリレースイッチを設けている。
このように構成した本発明の他の態様によれば、或る階層における複数組の奇数用マルチプレクサおよび偶数用マルチプレクサのうち、信号の選択期間中に係るマルチプレクサに接続された奇数用（偶数用）リレースイッチと、そのマルチプレクサが選択している信号の配線に隣接する配線を接地するための偶数用（奇数用）リレースイッチとをオンとし、それ以外のリレースイッチをオフとすることにより、リレースイッチがオフとされたマルチプレクサの抵抗成分と容量成分とをツリー構造中から切り離すことができ、マルチプレクサの動作速度に影響を与える時定数の値を小さくすることができる。これにより、接続状態検査装置全体の動作速度が、複数のマルチプレクサの縦続接続に起因する時定数の増大によって遅くなってしまうという不都合を防止することができる。これにより、配線のオープンテストとショートテストとを極めて高速に行うことができる。
また、本発明の他の態様では、複数組のリレースイッチの少なくとも一部のリレースイッチのオン期間をオーバーラップさせるようにしている。
このように構成した本発明の他の態様によれば、或るリレースイッチがオンにされてそれに接続されたマルチプレクサで信号の選択が行われているときに、少なくとももう１つのリレースイッチがオンにされている。これにより、信号の選択に使用するマルチプレクサを次のものに切り替える際に、切り替え後の新たなマルチプレクサに接続されたリレースイッチは既にオン状態が確立しており、リレースイッチがオフからオンになるまでの長い時間を全く待たなくて済む。つまり、リレースイッチがオフからオンに切り替わる際には比較的長い時間を要するが、そのような長い待ち時間を持つことなく、複数のマルチプレクサを切れ目無く順次に動作させていくことができる。これにより、配線のオープンテストとショートテストとを極めて高速に行うことができる。
また、本発明の他の態様では、複数組のリレースイッチの少なくとも一部のリレースイッチのオン期間をオーバーラップさせる場合に、上位層のマルチプレクサの互いに異なる端子に接続されているリレースイッチのオン期間をオーバーラップさせるようにしている。
このように構成した本発明の他の態様によれば、オーバーラップして同時にオンとなっている複数のリレースイッチがあっても、その中の１つ以外は、上位層のマルチプレクサが信号の選択状態になくてツリー構造から切り離されることになるので、当該１つ以外のリレースイッチに接続されている下位層のマルチプレクサが持つ抵抗成分や容量成分をツリー構造中から切り離して、マルチプレクサの動作速度に影響を与える時定数の値をより小さくすることができる。これにより、配線のオープンテストとショートテストとを極めて高速に行うことができる。
しかしながら、マルチプレクサ回路を用いた場合は、図３のように、半導体ＬＳＩの各出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，・・・のうち何れか１つの出力端子をマルチプレクサ１２１によって選択することは可能であるが、選択されていない他の出力端子を接地するというスイッチング動作は行うことができない。そのため、オープンテストを行うことはできるが、それと同時にショートテストを行うことができないという問題が生じてしまう。
本発明は、このような問題を解決するために成されたものであり、オープンショートテストに要する時間を短くするとともに、オープンショートテストを行うテスト装置の回路規模を小さくすることを目的としている。
このような課題を解決するために、本発明は、奇数番目の配線に接続される複数の端子を順次に切り替えて１つずつ選択する奇数用マルチプレクサと、偶数番目の配線に接続される複数の端子を順次に切り替えて１つずつ選択する偶数用マルチプレクサと、奇数用マルチプレクサを接地端子に接続するか否かを切り替える奇数用リレースイッチと、偶数用マルチプレクサを接地端子に接続するか否かを切り替える偶数用リレースイッチとを備え、奇数用リレースイッチおよび偶数用リレースイッチの一方が接地端子への接続を選択していないときは他方が接地端子への接続を選択するようにしている。
このように構成した本発明によれば、リレースイッチに比べて高速に動作が可能なマルチプレクサを用いて半導体ＬＳＩの被テスト端子（被テスト配線）を高速に順次選択していきながら、選択した配線に隣接する他の配線をリレースイッチで接地するように切り替えておき、マルチプレクサの端子に現れる電位を測定することにより、配線のオープンテストとショートテストとを極めて高速に行うことができる。
本発明の他の態様では、マルチプレクサを階層構造にし、奇数用マルチプレクサおよび偶数用マルチプレクサと上位層のマルチプレクサとの間に奇数用リレースイッチおよび偶数用リレースイッチを設けている。
このように構成した本発明によれば、複数階層のマルチプレクサを使って端子の数を減らすことができ、その端子に接続される定電流回路の数を減らして接続状態検査装置の回路規模を小さくすることができる。
本発明の他の態様では、奇数用マルチプレクサおよび偶数用マルチプレクサを複数組備えるとともに、奇数用リレースイッチおよび偶数用リレースイッチを複数組備え、複数組のマルチプレクサと上位層のマルチプレクサとの間に複数組のリレースイッチを設けている。
このように構成した本発明の他の態様によれば、或る階層における複数組の奇数用マルチプレクサおよび偶数用マルチプレクサのうち、信号の選択期間中に係るマルチプレクサに接続された奇数用（偶数用）リレースイッチと、そのマルチプレクサが選択している信号の配線に隣接する配線を接地するための偶数用（奇数用）リレースイッチとをオンとし、それ以外のリレースイッチをオフとすることにより、リレースイッチがオフとされたマルチプレクサの抵抗成分と容量成分とをツリー構造中から切り離すことができ、マルチプレクサの動作速度に影響を与える時定数の値を小さくすることができる。これにより、接続状態検査装置全体の動作速度が、複数のマルチプレクサの縦続接続に起因する時定数の増大によって遅くなってしまうという不都合を防止することができる。これにより、配線のオープンテストとショートテストとを極めて高速に行うことができる。
また、本発明の他の態様では、複数組のリレースイッチの少なくとも一部のリレースイッチのオン期間をオーバーラップさせるようにしている。
このように構成した本発明の他の態様によれば、或るリレースイッチがオンにされてそれに接続されたマルチプレクサで信号の選択が行われているときに、少なくとももう１つのリレースイッチがオンにされている。これにより、信号の選択に使用するマルチプレクサを次のものに切り替える際に、切り替え後の新たなマルチプレクサに接続されたリレースイッチは既にオン状態が確立しており、リレースイッチがオフからオンになるまでの長い時間を全く待たなくて済む。つまり、リレースイッチがオフからオンに切り替わる際には比較的長い時間を要するが、そのような長い待ち時間を持つことなく、複数のマルチプレクサを切れ目無く順次に動作させていくことができる。これにより、配線のオープンテストとショートテストとを極めて高速に行うことができる。
また、本発明の他の態様では、複数組のリレースイッチの少なくとも一部のリレースイッチのオン期間をオーバーラップさせる場合に、上位層のマルチプレクサの互いに異なる端子に接続されているリレースイッチのオン期間をオーバーラップさせるようにしている。
このように構成した本発明の他の態様によれば、オーバーラップして同時にオンとなっている複数のリレースイッチがあっても、その中の１つ以外は、上位層のマルチプレクサが信号の選択状態になくてツリー構造から切り離されることになるので、当該１つ以外のリレースイッチに接続されている下位層のマルチプレクサが持つ抵抗成分や容量成分をツリー構造中から切り離して、マルチプレクサの動作速度に影響を与える時定数の値をより小さくすることができる。これにより、配線のオープンテストとショートテストとを極めて高速に行うことができる。
図１は、ＬＳＩ内部に形成される保護ダイオードを利用してオープンショートテストを行う手法の動作原理を説明するための図である。
図２は、被テスト端子を順次切り替えていくために必要なスイッチング動作を実現する一般的な回路構成例を示す図である。
図３は、被テスト端子を順次切り替えていくために必要なスイッチング動作を実現する他の回路構成例を示す図である。
図４は、第１の実施形態による配線の接続状態検査装置の構成例を示す図である。
図５は、第１の実施形態による配線の接続状態検査装置の動作例を示すタイミングチャートである。
図６は、第２の実施形態による配線の接続状態検査装置の構成例を示す図である。
図７は、第２の実施形態による配線の接続状態検査装置の動作例を示すタイミングチャートである。
図８は、第２の実施形態による配線の接続状態検査装置の他の構成例を示す図である。
図２は、被テスト端子を順次切り替えていくために必要なスイッチング動作を実現する一般的な回路構成例を示す図である。
図３は、被テスト端子を順次切り替えていくために必要なスイッチング動作を実現する他の回路構成例を示す図である。
図４は、第１の実施形態による配線の接続状態検査装置の構成例を示す図である。
図５は、第１の実施形態による配線の接続状態検査装置の動作例を示すタイミングチャートである。
図６は、第２の実施形態による配線の接続状態検査装置の構成例を示す図である。
図７は、第２の実施形態による配線の接続状態検査装置の動作例を示すタイミングチャートである。
図８は、第２の実施形態による配線の接続状態検査装置の他の構成例を示す図である。
（第１の実施形態）
以下に、本発明の一実施形態を図面に基づいて説明する。図４は、第１の実施形態に係る接続状態検査装置の構成例を示す図である。図４に示すように、第１の実施形態による接続状態検査装置は、３つのマルチプレクサ１１ｏ，１１ｅ，１２を備え、これらをツリー構造状に接続して構成されている。このうち、第１のマルチプレクサ１１ｏ（本発明の奇数用マルチプレクサに相当）および第２のマルチプレクサ１１ｅ（本発明の偶数用マルチプレクサに相当）は第１層に属し、第３のマルチプレクサ１２はそれより１つの上の階層である第２層に属している。
このように、第１層において、１つのマルチプレクサではなく２つのマルチプレクサ１１ｏ，１１ｅを設けているのは、半導体ＬＳＩが持つ複数の出力端子を奇数番目の出力端子と偶数番目の出力端子とに区別して処理できるようにするためである。
これら複数のマルチプレクサ１１ｏ，１１ｅ，１２はそれぞれ、複数の端子を順次に切り替えて１つずつ選択する。すなわち、第１のマルチプレクサ１１ｏは、４つの端子１−１，１−３，１−５，１−７を順次に切り替えて１つずつ選択する。第２のマルチプレクサ１１ｅは、４つの端子１−２，１−４，１−６，１−８を順次に切り替えて１つずつ選択する。第３のマルチプレクサ１２は、２つの端子ＣＨ１，ＣＨ２を順次に切り替えて１つずつ選択する。第３のマルチプレクサ１２のもう一方の端子２の先には、定電流回路３が接続される。
通常、マルチプレクサは、複数の入力端子から並列的に入力される複数の信号を順次に切り替えて１つの出力端子から１つずつ出力する用途に使われる。本実施形態ではこれとは逆に、１つの端子から入力される信号を複数の端子に順次に振り分けて出力する用途に使用する。すなわち、第１および第２のマルチプレクサ１１ｏ，１１ｅでは端子１−１〜１−８が出力端子として使われる。また、第３のマルチプレクサ１２では端子ＣＨ１，ＣＨ２が出力端子として使われる。ＣＭＯＳプロセスを利用したアナログスイッチでマルチプレクサを構成した場合、このような使い方が可能である。
第１のマルチプレクサ１１ｏが持つ４つの出力端子１−１，１−３，１−５，１−７は、被検査対象の半導体ＬＳＩ（図示せず）の奇数番目の出力端子に接続される。また、第２のマルチプレクサ１１ｅが持つ４つの出力端子１−２，１−４，１−６，１−８は、半導体ＬＳＩの偶数番目の出力端子に接続される。各出力端子１−１〜１−８の符号に付いている１〜８の添え数字は、半導体ＬＳＩの出力端子の並び順に対応している。すなわち、８個の出力端子に接続されている互いに隣接する８本の配線のうち、奇数番目の配線が第１のマルチプレクサ１１ｏに接続され、偶数番目の配線が第２のマルチプレクサ１１ｅに接続されることになる。なお、被検査対象である半導体ＬＳＩの各出力端子には、それぞれ保護ダイオードが接続されている。
本実施形態では、ツリー構造の第１層における２個のマルチプレクサ１１ｏ，１１ｅと、それより１つ上の第２層における第３のマルチプレクサ１２との間に、４個のリレースイッチ１３ｏ−１，１３ｏ−２，１３ｅ−１，１３ｅ−２を設けている。第１および第２のリレースイッチ１３ｏ−１，１３ｏ−２は本発明の奇数用リレースイッチに相当し、第３および第４のリレースイッチ１３ｅ−１，１３ｅ−２は本発明の偶数用リレースイッチに相当する。
第１のリレースイッチ１３ｏ−１は、第１のマルチプレクサ１１ｏの入力端子と第３のマルチプレクサ１２の第１の出力端子ＣＨ１との間に設けている。第２のリレースイッチ１３ｏ−２は、グランド（接地端子）と第３のマルチプレクサ１２の第１の出力端子ＣＨ１との間に設けている。これら２つのリレースイッチ１３ｏ−１，１３ｏ−２の各入力端子は、１つの信号ラインに接続されて第３のマルチプレクサ１２の第１の出力端子ＣＨ１に接続されている。
また、第３のリレースイッチ１３ｅ−１は、第２のマルチプレクサ１１ｅの入力端子と第３のマルチプレクサ１２の第２の出力端子ＣＨ２との間に設けている。第４のリレースイッチ１３ｅ−２は、グランド（接地端子）と第３のマルチプレクサ１２の第２の出力端子ＣＨ２との間に設けている。これら２つのリレースイッチ１３ｅ−１，１３ｅ−２の各入力端子は、１つの信号ラインに接続されて第３のマルチプレクサ１２の第２の出力端子ＣＨ２に接続されている。
次に、上記のように構成した第１の実施形態に係る接続状態検査装置の動作について説明する。図５は、第１の実施形態に係る接続状態検査装置の動作例を示すタイミングチャートである。
図５に示すように、まず第１のリレースイッチ１３ｏ−１と第３のリレースイッチ１３ｅ−１と第４のリレースイッチ１３ｅ−２とをオンにするとともに、第２のリレースイッチ１３０−２をオフにする。これにより、第２層における第３のマルチプレクサ１２の第１の出力端子ＣＨ１には第１層における第１のマルチプレクサ１１ｏを介して半導体ＬＳＩの奇数番目の配線が接続され、偶数番目の配線は第２のマルチプレクサ１１ｅ、第３のリレースイッチ１３ｅ−１、第４のリレースイッチ１３ｅ−２を介して接地された状態となる。
第１のリレースイッチ１３ｏ−１がオンにされた直後はまだオン状態が確立していないので、第１のリレースイッチ１３ｏ−１のオン状態が確立するころのタイミングで第１のマルチプレクサ１１ｏを動作状態（オン状態）とさせる。また、第３のリレースイッチ１３ｅ−１、第４のリレースイッチ１３ｅ−２がオンにされた直後はまだオン状態が確立していないので、第３のリレースイッチ１３ｅ−１、第４のリレースイッチ１３ｅ−２のオン状態が確立するころのタイミングで第２のマルチプレクサ１１ｅを動作状態（オン状態）とさせる。ここで、マルチプレクサはリレースイッチに比べて、オン状態が確立するまでの時間が極めて短いので、直ちに動作状態とすることが可能となる。
また、第３のマルチプレクサ１２は、第１のマルチプレクサ１１ｏと同時かそれよりも前にオン状態にされる。このとき、第３のマルチプレクサ１２は、第１の出力端子ＣＨ１を選択するように切り替えられている。
これにより、被検査対象である半導体ＬＳＩが持つ奇数番目の出力端子に接続されている奇数番目の配線のみが２つのマルチプレクサ１１ｏ，１２を介して定電流回路３に接続され、偶数番目の出力端子に接続されている偶数番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第３のマルチプレクサ１２および第１のリレースイッチ１３ｏ−１を通って第１のマルチプレクサ１１ｏの出力端子１−１，１−３，１−５，１−７から順次出力される。
動作状態とされた第１のマルチプレクサ１１ｏは、定電流回路３から第３のマルチプレクサ１２および第１のリレースイッチ１３ｏ−１を介して入力される信号を４つの出力端子１−１，１−３，１−５，１−７に順次に切り替えて出力する。
また、第１のマルチプレクサ１１ｏと同時に動作状態とされた第２のマルチプレクサ１１ｅは、４つの出力端子１−２，１−４，１−６，１−８を順次切り替えて選択する。これにより、４つの出力端子１−２，１−４，１−６，１−８に接続されている半導体ＬＳＩの偶数番目の配線が、第３のリレースイッチ１３ｅ−１、第４のリレースイッチ１３ｅ−２を介して順次接地される。
例えば、第１のマルチプレクサ１１ｏにおいて１番目の出力端子１−１を選択しているときは、第２のマルチプレクサ１１ｅにおいても１番目の出力端子１−２を選択する。第１のマルチプレクサ１１ｏにおいて２番目の出力端子１−３を選択しているときは、第２のマルチプレクサ１１ｅにおいても２番目の出力端子１−４を選択する。第１のマルチプレクサ１１ｏにおいて３番目の出力端子１−５を選択しているときは、第２のマルチプレクサ１１ｅにおいても３番目の出力端子１−６を選択する。また、第１のマルチプレクサ１１ｏにおいて４番目の出力端子１−７を選択しているときは、第２のマルチプレクサ１１ｅにおいても４番目の出力端子１−８を選択する。
上述したように、４つの出力端子１−１，１−３，１−５，１−７の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第３のマルチプレクサ１２、第１のリレースイッチ１３ｏ−１および第１のマルチプレクサ１１ｏを介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの奇数番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。
すなわち、例えば第１のマルチプレクサ１１ｏにおいて１番目の出力端子１−１を選択しているときは、それに対応する半導体ＬＳＩの１番目の出力端子に接続されている１番目の配線が第１のマルチプレクサ１１ｏ、第１のリレースイッチ１３ｏ−１、第３のマルチプレクサ１２を介して定電流回路３に接続される。一方、半導体ＬＳＩの１番目の配線が定電流回路３に接続されているときに、これに隣接する２番目の配線は、第２のマルチプレクサ１１ｅ、第３のリレースイッチ１３ｅ−１、第４のリレースイッチ１３ｅ−２を介して接地されている。そのため、１番目の配線にオープン異常がなく、かつ、２番目の配線間にショート異常も無ければ、保護ダイオードが正常に働く結果、ダイオード特性に従った電位が入力端子２に現れる。一方、１番目の配線にオープン異常が生じていれば、入力端子２の電位は所定のクランプ電位となる。また、１番目の配線と２番目の配線との間にショート異常が生じていれば、入力端子２の電位は０Ｖとなる。
したがって、第１のリレースイッチ１３ｏ−１と第３のリレースイッチ１３ｅ−１と第４のリレースイッチ１３ｅ−２とをオンにするとともに、第１のマルチプレクサ１１ｏで１番目の出力端子１−１を、第２のマルチプレクサ１１ｅで１番目の出力端子１−２を選択して、そのとき入力端子２に現れる電位を測定することにより、１番目の配線に関してオープンテストと２番目の配線間におけるショートテストとを同時に行うことができる。すなわち、そのときの測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。そして、第１のマルチプレクサ１１ｏおよび第２のマルチプレクサ１１ｅで選択する出力端子を順次切り替えていけば、半導体ＬＳＩの奇数番目の配線についてオープンショートテストを順次行うことができる。
第１のマルチプレクサ１１ｏで全ての出力端子１−１，１−３，１−５，１−７を選択し終わったら、次に第４のリレースイッチ１３ｅ−２をオフに切り替えるとともに、第２のリレースイッチ１３ｏ−２をオンに切り替える。これにより、第２層における第３のマルチプレクサ１２の第２の出力端子ＣＨ２には第１層における第２のマルチプレクサ１１ｅを介して半導体ＬＳＩの偶数番目の配線が接続され、奇数番目の配線は第１のマルチプレクサ１１ｏ、第１のリレースイッチ１３ｏ−１、第２のリレースイッチ１３ｏ−２を介して接地された状態となる。
第２のリレースイッチ１３ｏ−２がオンにされた直後はまだオン状態が確立していないので、第２のリレースイッチ１３ｏ−２のオン状態が確立するころのタイミングで第１のマルチプレクサ１１ｏを動作状態（オン状態）とさせる。また、これと略同じタイミングで第２のマルチプレクサ１１ｅも動作状態（オン状態）とさせる。ここで、マルチプレクサはリレースイッチに比べて、オン状態が確立するまでの時間が極めて短いので、直ちに動作状態とすることが可能となる。
このとき、第３のマルチプレクサ１２は動作状態となっており、第２の出力端子ＣＨ２を選択するように切り替えられている。なお、第３のマルチプレクサ１２において、第１の出力端子ＣＨ１の選択状態から第２の出力端子ＣＨ２の選択状態へと切り替える動作も高速に行うことができる。
これにより、被検査対象である半導体ＬＳＩが持つ偶数番目の出力端子に接続されている偶数番目の配線のみが２つのマルチプレクサ１１ｅ，１２を介して定電流回路３に接続され、奇数番目の出力端子に接続されている奇数番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第３のマルチプレクサ１２および第３のリレースイッチ１３ｅ−１を通って第２のマルチプレクサ１１ｅの出力端子１−２，１−４，１−６，１−８から順次出力される。
動作状態とされた第２のマルチプレクサ１１ｅは、定電流回路３から第３のマルチプレクサ１２および第３のリレースイッチ１３ｅ−１を介して入力される信号を４つの出力端子１−２，１−４，１−６，１−８に順次に切り替えて出力する。
また、第２のマルチプレクサ１１ｅと同時に動作状態とされた第１のマルチプレクサ１１ｏは、４つの出力端子１−１，１−３，１−５，１−７を順次切り替えて選択する。これにより、４つの出力端子１−１，１−３，１−５，１−７に接続されている半導体ＬＳＩの奇数番目の配線が、第１のリレースイッチ１３ｏ−１、第２のリレースイッチ１３ｏ−２を介して順次接地される。
例えば、第２のマルチプレクサ１１ｅにおいて１番目の出力端子１−２を選択しているときは、第１のマルチプレクサ１１ｏにおいて２番目の出力端子１−３を選択する。第２のマルチプレクサ１１ｅにおいて２番目の出力端子１−４を選択しているときは、第１のマルチプレクサ１１ｏにおいて３番目の出力端子１−５を選択する。第２のマルチプレクサ１１ｅにおいて３番目の出力端子１−６を選択しているときは、第１のマルチプレクサ１１ｏにおいて４番目の出力端子１−７を選択する。また、第２のマルチプレクサ１１ｅにおいて４番目の出力端子１−８を選択しているときは、第１のマルチプレクサ１１ｏにおいて１番目の出力端子１−１を選択する。
なお、第２のマルチプレクサ１１ｅの４番目の出力端子１−８に接続されている８番目の配線に隣接する配線は、第１のマルチプレクサ１１ｏの４番目の出力端子１−７に接続されている７番目の配線である。しかし、７番目の配線と８番目の配線との組は、第２のリレースイッチ１３ｏ−２がオフで第４のリレースイッチ１３ｅ−２がオンのときに既に選択済みなので、ここでは第１のマルチプレクサ１１ｏにおいて４番目の出力端子１−７を選択せず、１番目の出力端子１−１を選択している。しかし、ここで選択する出力端子は、４つの出力端子１−１，１−３，１−５，１−７の何れでも良い。
上述したように、４つの出力端子１−２，１−４，１−６，１−８の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第３のマルチプレクサ１２、第３のリレースイッチ１３ｅ−１および第２のマルチプレクサ１１ｅを介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの偶数番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。
例えば、第１のリレースイッチ１３ｏ−１と第２のリレースイッチ１３ｏ−２と第３のリレースイッチ１３ｅ−１とをオンにするとともに、第２のマルチプレクサ１１ｅで１番目の出力端子１−２を、第１のマルチプレクサ１１ｅで２番目の出力端子１−３を選択して、そのとき入力端子２に現れる電位を測定することにより、２番目の配線に関してオープンテストと３番目の配線間におけるショートテスト（１番目の配線間におけるショートテストは先ほど実施済み）とを同時に行うことができる。すなわち、そのときの測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。そして、第１のマルチプレクサ１１ｏおよび第２のマルチプレクサ１１ｅで選択する出力端子を順次切り替えていけば、半導体ＬＳＩの偶数番目の配線についてオープンショートテストを順次行うことができる。
以上詳しく説明したように、第１の実施形態によれば、リレースイッチに比べて高速に動作が可能なマルチプレクサ１１ｏ，１１ｅを用いて半導体ＬＳＩの配線を高速に順次選択していきながら、選択した配線に隣接する他の配線をリレースイッチ１３ｏ−２，１３ｅ−２で接地するように切り替えておき、入力端子２に現れる電位を測定することにより、保護ダイオードを利用したオープンショートテストを極めて高速に行うことができる。また、３つのマルチプレクサ１１ｏ，１１ｅ，１２を使って入力端子２を１つに絞っているので、それに接続される定電流回路３の数が１つで済み、接続状態検査装置の回路規模を小さくすることもできる。
（第２の実施形態）
次に、本発明の第２の実施形態を図面に基づいて説明する。図６は、第２の実施形態に係る接続状態検査装置の構成例を示す図である。図６に示すように、第２の実施形態による接続状態検査装置は、５つのマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２，２２を備え、これらをツリー構造状に接続して構成されている。このうち、第１〜第４のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２は第１層に属し、第５のマルチプレクサ２２はそれより１つの上の階層である第２層に属している。
第１層のうち、第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２は奇数ブロックＯｄｄに属し、第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２は偶数ブロックＥｖｅｎに属している。このように、第１層において、奇数ブロックＯｄｄのマルチプレクサ２１ｏ−１，２１ｏ−２と偶数ブロックＥｖｅｎのマルチプレクサ２１ｅ−１，２１ｅ−２とに分けているのは、半導体ＬＳＩが持つ複数の出力端子を奇数番目の出力端子と偶数番目の出力端子とに区別して処理できるようにするためである。また、同じブロック内に複数のマルチプレクサを設けているのは、それらに対応して設けた複数のリレースイッチのオン期間を後述するようにオーバーラップさせた並列処理を可能にするためである。
これら複数のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２，２２はそれぞれ、複数の端子を順次に切り替えて１つずつ選択する。すなわち、第１のマルチプレクサ２１ｏ−１は、４つの端子１−１，１−３，１−５，１−７を順次に切り替えて１つずつ選択する。第２のマルチプレクサ２１ｏ−２は、４つの端子１−９，１−１１，１−１３，１−１５を順次に切り替えて１つずつ選択する。第３のマルチプレクサ２１ｅ−１は、４つの端子１−２，１−４，１−６，１−８を順次に切り替えて１つずつ選択する。第４のマルチプレクサ２１ｅ−２は、４つの端子１−１０，１−１２，１−１４，１−１６を順次に切り替えて１つずつ選択する。第５のマルチプレクサ２２は、４つの端子ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４を順次に切り替えて１つずつ選択する。第５のマルチプレクサ２２のもう一方の端子２の先には、定電流回路３が接続される。
本実施形態では、マルチプレクサを、１つの端子から入力される信号を複数の端子に順次に振り分けて出力する用途に使用する。すなわち、第１〜第４のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２では端子１−１〜１−１６が出力端子として使われる。また、第５のマルチプレクサ２２では端子ＣＨ１〜ＣＨ４が出力端子として使われる。
奇数ブロックＯｄｄにおける第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２が持つ８つの出力端子１−１，１−３，１−５，１−７，１−９，１−１１，１−１３，１−１５は、被検査対象の半導体ＬＳＩ（図示せず）の奇数番目の出力端子に接続される。また、偶数ブロックＥｖｅｎにおける第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２が持つ８つの出力端子１−２，１−４，１−６，１−８，１−１０，１−１２，１−１４，１−１６は、半導体ＬＳＩの偶数番目の出力端子に接続される。各出力端子１−１〜１−１６の符号に付いている１〜１６の添え数字は、半導体ＬＳＩの出力端子の並び順に対応している。すなわち、１６個の出力端子に接続されている互いに隣接する１６本の配線のうち、奇数番目の配線が第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２に接続され、偶数番目の配線が第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２に接続されることになる。なお、被検査対象である半導体ＬＳＩの各出力端子には、それぞれ保護ダイオードが接続されている。
本実施形態では、ツリー構造の第１層における４個のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２と、それより１つ上の第２層における第５のマルチプレクサ２２との間に、８個のリレースイッチ２３ｏ−１，２３ｏ−２，２３ｏ−３，２３ｏ−４，２３ｅ−１，２３ｅ−２，２３ｅ−３，２３ｅ−４を設けている。第１〜第４のリレースイッチ２３ｏ−１〜２３ｏ−４は奇数ブロックＯｄｄに属し、第５〜第８のリレースイッチ２３ｅ−１〜２３ｅ−４は偶数ブロックＥｖｅｎに属している。奇数ブロックＯｄｄに属する第１〜第４のリレースイッチ２３ｏ−１〜２３ｏ−４が本発明の奇数用リレースイッチに相当し、偶数ブロックＥｖｅｎに属する第５〜第８のリレースイッチ２３ｅ−１〜２３ｅ−４が本発明の偶数用リレースイッチに相当する。
第１のリレースイッチ２３ｏ−１は、第１のマルチプレクサ２１ｏ−１の入力端子と第５のマルチプレクサ２２の第１の出力端子ＣＨ１との間に設けている。第２のリレースイッチ２３ｏ−２は、グランド（接地端子）と第５のマルチプレクサ２２の第１の出力端子ＣＨ１との間に設けている。これら２つのリレースイッチ２３ｏ−１，２３ｏ−２の各入力端子は、１つの信号ラインに接続されて第５のマルチプレクサ２２の第１の出力端子ＣＨ１に接続されている。
第３のリレースイッチ２３ｏ−３は、第２のマルチプレクサ２１ｏ−２の入力端子と第５のマルチプレクサ２２の第３の出力端子ＣＨ３との間に設けている。第４のリレースイッチ２３ｏ−４は、グランド（接地端子）と第５のマルチプレクサ２２の第３の出力端子ＣＨ３との間に設けている。これら２つのリレースイッチ２３ｏ−３，２３ｏ−４の各入力端子は、１つの信号ラインに接続されて第５のマルチプレクサ２２の第３の出力端子ＣＨ３に接続されている。
第５のリレースイッチ２３ｅ−１は、第３のマルチプレクサ２１ｅ−１の入力端子と第５のマルチプレクサ２２の第２の出力端子ＣＨ２との間に設けている。第６のリレースイッチ２３ｅ−２は、グランド（接地端子）と第５のマルチプレクサ２２の第２の出力端子ＣＨ２との間に設けている。これら２つのリレースイッチ２３ｅ−１，２３ｅ−２の各入力端子は、１つの信号ラインに接続されて第５のマルチプレクサ２２の第２の出力端子ＣＨ２に接続されている。
第７のリレースイッチ２３ｅ−３は、第４のマルチプレクサ２１ｅ−２の入力端子と第５のマルチプレクサ２２の第４の出力端子ＣＨ４との間に設けている。第８のリレースイッチ２３ｅ−４は、グランド（接地端子）と第５のマルチプレクサ２２の第４の出力端子ＣＨ４との間に設けている。これら２つのリレースイッチ２３ｅ−３，２３ｅ−４の各入力端子は、１つの信号ラインに接続されて第５のマルチプレクサ２２の第４の出力端子ＣＨ４に接続されている。
次に、上記のように構成した第２の実施形態に係る接続状態検査装置の動作について説明する。図７は、第２の実施形態に係る接続状態検査装置の動作例を示すタイミングチャートである。
図７に示すように、まず第１のリレースイッチ２３ｏ−１と第５のリレースイッチ２３ｅ−１と第６のリレースイッチ２３ｅ−２とをオンにするとともに、その他のリレースイッチ２３ｏ−２〜２３ｏ−４，２３ｅ−３，２３ｅ−４をオフにする。これにより、第２層における第５のマルチプレクサ２２の第１の出力端子ＣＨ１には第１層における第１のマルチプレクサ２１ｏ−１を介して半導体ＬＳＩの１，３，５，７番目の配線が接続され、２，４，６，８番目の配線は第３のマルチプレクサ２１ｅ−１、第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２を介して接地された状態となる。
この状態で、第１のリレースイッチ２３ｏ−１と第５のリレースイッチ２３ｅ−１と第６のリレースイッチ２３ｅ−２とがオフとされるよりも前に、第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４とをオンにする。これにより、第１のリレースイッチ２３ｏ−１のオン期間における後半部と、第３のリレースイッチ２３ｏ−３のオン期間における前半部とがオーバーラップする。また、第５のリレースイッチ２３ｅ−１のオン期間における後半部と、第７のリレースイッチ２３ｅ−３のオン期間における前半部とがオーバーラップする。また、第６のリレースイッチ２３ｅ−２のオン期間における後半部と、第８のリレースイッチ２３ｅ−４のオン期間における前半部とがオーバーラップする。
第１のリレースイッチ２３ｏ−１がオンにされた直後はまだオン状態が確立していないので、第１のリレースイッチ２３ｏ−１のオン期間における後半部（第１のリレースイッチ２３ｏ−１のオン状態が確立するころのタイミング）で第１のマルチプレクサ２１ｏ−１を動作状態（オン状態）とさせる。また、第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２がオンにされた直後はまだオン状態が確立していないので、第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２のオン期間における後半部（第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２のオン状態が確立するころのタイミング）で第３のマルチプレクサ２１ｅ−１を動作状態（オン状態）とさせる。ここで、マルチプレクサはリレースイッチに比べて、オン状態が確立するまでの時間が極めて短いので、直ちに動作状態とすることが可能となる。
また、第５のマルチプレクサ２２は、第１のマルチプレクサ２１ｏ−１と同時かそれよりも前にオン状態にされる。このとき、第５のマルチプレクサ２２は、第１の入力端子ＣＨ１を選択するように切り替えられている。
これにより、被検査対象である半導体ＬＳＩが持つ１，３，５，７番目の出力端子に接続されている１，３，５，７番目の配線のみが２つのマルチプレクサ２１ｏ−１，２２を介して定電流回路３に接続され、これらに隣接する２，４，６，８番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第５のマルチプレクサ２２および第１のリレースイッチ２３ｏ−１を通って第１のマルチプレクサ２１ｏ−１の出力端子１−１，１−３，１−５，１−７から順次出力される。
動作状態とされた第１のマルチプレクサ２１ｏ−１は、定電流回路３から第５のマルチプレクサ２２および第１のリレースイッチ２３ｏ−１を介して入力される信号を４つの出力端子１−１，１−３，１−５，１−７に順次に切り替えて出力する。
また、第１のマルチプレクサ２１ｏ−１と同時に動作状態とされた第３のマルチプレクサ２１ｅ−１は、４つの出力端子１−２，１−４，１−６，１−８を順次切り替えて選択する。これにより、４つの出力端子１−２，１−４，１−６，１−８に接続されている半導体ＬＳＩの２，４，６，８番目の配線が、第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２を介して順次接地される。ここでは第１の実施形態と同様に、第１のマルチプレクサ２１ｏ−１においてｉ（ｉ＝１，２，３，４）番目の出力端子１−１，１−３，１−５，１−７を選択しているときは、第２のマルチプレクサ２１ｅ−１においてもｉ番目の出力端子１−２，１−４，１−６，１−８を選択する。
なお、このように第１および第３のマルチプレクサ２１ｏ−１，２１ｅ−１が動作しているときに、他の第２および第４のマルチプレクサ２１ｏ−２，２１ｅ−２は非動作状態であっても良いし、動作状態であっても良い（図７の例では非動作状態としている）。これは、以下のような理由による。
すなわち、個々のマルチプレクサには抵抗成分Ｒおよび容量成分Ｃの負荷が存在する。これらの抵抗成分Ｒと容量成分Ｃは、マルチプレクサの動作速度（信号の切替時間）に大きな影響を与えている。つまり、マルチプレクサが選択する信号を切り替えるときに、選択した信号ラインのオン状態が確立して信号を安定的に読み込めるようになるまでの時間に関しては、抵抗成分Ｒと容量成分Ｃとの積ＣＲが時定数として効いてくる。そのため、何れか一方の成分でも大きくなると、マルチプレクサの信号の切替速度は遅くなってしまう。よって、マルチプレクサの動作速度を速くするためには、抵抗成分Ｒと容量成分Ｃの値を小さくすることが望まれる。
図６のように複数のマルチプレクサをツリー状に接続してマルチプレクサ回路を構成した場合には、選択した信号ラインで繋がっている各段のマルチプレクサの抵抗成分Ｒと容量成分Ｃとが縦続接続されることになり、各成分の値が合計されて時定数が大きなものとなってしまう。例えば、上層のマルチプレクサで何れか１つの出力端子からの信号ラインを選択し、その下層のマルチプレクサで上層のマルチプレクサからの信号ラインを選択していたとすると、下層のマルチプレクサが持つ抵抗成分ＲＤおよび容量成分ＣＤと、上層のマルチプレクサが持つ抵抗成分ＲＵおよび容量成分ＣＵが各々縦続接続される形となり、時定数は（ＲＤ＋ＲＵ）×（ＣＤ＋ＣＵ）のように大きな値となってしまう。
これに対して、第２の実施形態では、下層のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２と上層のマルチプレクサ２２との間にリレースイッチ２３ｏ−１〜２３ｏ−４，２３ｅ−１〜２３ｅ−４を設ける構成とし、上層のマルチプレクサ２２との接続をＣＨ１〜ＣＨ４のように適切に切り分けている。そのため、第１および第３のマルチプレクサ２１ｏ−１，２１ｅ−２が動作しているときに、第２および第４のマルチプレクサ２１ｏ−２，２１ｅ−２に接続されている第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３はまだオフ状態となっている。なお、第１のリレースイッチ２３ｏ−１および第５のリレースイッチ２３ｅ−１と一部オーバーラップして第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３がオンとなる期間はあるが、この期間でオン状態は確立していない。したがって、第２および第４のマルチプレクサ２１ｏ−２，２１ｅ−２は信号の選択ラインから切り離されている。
また、第２層における第５のマルチプレクサ２２で第１の出力端子ＣＨ１を選択している状態のときは、第５のマルチプレクサ２２では第２〜第４の入力端子ＣＨ２〜ＣＨ４を選択する状態にはなっていない。よって、第３のマルチプレクサ２１ｅ−１が動作中であっても、これも信号の選択ラインから切り離されている。
つまり、第１のマルチプレクサ２１ｏ−１と第５のマルチプレクサ２２だけが第１のリレースイッチ２３ｏ−１を介して接続された状態となっている。したがって、第２〜第４のマルチプレクサ２１ｏ−２，２１ｅ−１，２１ｅ−２が例え動作状態であっても、これらの抵抗成分Ｒや容量成分Ｃが縦続接続されて時定数ＣＲの値が大きくなってしまうことがない。このために、第１および第３のマルチプレクサ２１ｏ−１，２１ｅ−１が動作しているときに、他の第２および第４のマルチプレクサ２１ｏ−２，２１ｅ−２は非動作状態であっても良いし、動作状態であっても良いのである。
上述したように、４つの出力端子１−１，１−３，１−５，１−７の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第５のマルチプレクサ２２、第１のリレースイッチ２３ｏ−１および第１のマルチプレクサ２１ｏ−１を介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの１，３，５，７番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。
すなわち、例えば第１のマルチプレクサ２１ｏ−１において１番目の出力端子１−１を選択しているときは、それに対応する半導体ＬＳＩの１番目の出力端子に接続されている１番目の配線が第１のマルチプレクサ２１ｏ−１、第１のリレースイッチ２３ｏ−１、第５のマルチプレクサ２２を介して定電流回路３に接続される。一方、半導体ＬＳＩの１番目の配線が定電流回路３に接続されているときに、これに隣接する２番目の配線は、第３のマルチプレクサ２１ｅ−１、第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２を介して接地されている。そのため、１番目の配線にオープン異常がなく、かつ、２番目の配線間にショート異常も無ければ、保護ダイオードが正常に働く結果、ダイオード特性に従った電位が入力端子２に現れる。一方、１番目の配線にオープン異常が生じていれば、入力端子２の電位は所定のクランプ電位となる。また、１番目の配線と２番目の配線との間にショート異常が生じていれば、入力端子２の電位は０Ｖとなる。
したがって、第１のリレースイッチ２３ｏ−１と第５のリレースイッチ２３ｅ−１と第６のリレースイッチ２３ｅ−２とをオンにするとともに、第１のマルチプレクサ２１ｏ−１で１番目の出力端子１−１を、第３のマルチプレクサ２１ｅ−１で１番目の出力端子１−２を選択して、そのとき入力端子２に現れる電位を測定することにより、１番目の配線に関してオープンテストと２番目の配線間におけるショートテストとを同時に行うことができる。すなわち、そのときの測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。そして、第１のマルチプレクサ２１ｏ−１および第３のマルチプレクサ２１ｅ−１で選択する出力端子を順次切り替えていけば、半導体ＬＳＩの１，３，５，７番目の配線についてオープンショートテストを順次行うことができる。
第１のマルチプレクサ２１ｏ−１で全ての出力端子１−１，１−３，１−５，１−７を選択し終わったら、第１のリレースイッチ２３ｏ−１と第５のリレースイッチ２３ｅ−１と第６のリレースイッチ２３ｅ−２とをオフに切り替えるとともに、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１とをオフ状態、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２とをオン状態に切り替える。
上述したように、第１のリレースイッチ２３ｏ−１と第３のリレースイッチ２３ｏ−３、第５のリレースイッチ２３ｅ−１と第７のリレースイッチ２３ｅ−３、および第６のリレースイッチ２３ｏ−２と第８のリレースイッチ２３ｅ−４は、それぞれオン期間の一部を互いにオーバーラップさせている。これにより、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１との動作が完了して次の第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２とに動作を切り替える際に、第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４は既にオン状態が確立している。したがって、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１の動作終了後に、第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４のオン状態が確立するまでの時間を待つことなく、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２とに直ちに切り替えて動作させることができる。
第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４のオン状態が確立しているとき、第２層における第５のマルチプレクサ２２の第３の出力端子ＣＨ３に第１層における第２のマルチプレクサ２１ｏ−２を介して半導体ＬＳＩの９，１１，１３，１５番目の配線が接続され、１０，１２，１４，１６番目の配線は第４のマルチプレクサ２１ｅ−２、第７のリレースイッチ２３ｅ−３、第８のリレースイッチ２３ｅ−４を介して接地された状態となる。
このとき、第５のマルチプレクサ２２は動作状態となっており、第３の入力端子ＣＨ３を選択するように切り替えられている。なお、第５のマルチプレクサ２２において、第１の出力端子ＣＨ１の選択状態から第３の出力端子ＣＨ３の選択状態へと切り替える動作も高速に行うことができる。
これにより、被検査対象である半導体ＬＳＩが持つ９，１１，１３，１５番目の出力端子に接続されている９，１１，１３，１５番目の配線のみが２つのマルチプレクサ２１ｏ−２，２２を介して定電流回路３に接続され、これらに隣接する１０，１２，１４，１６番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第５のマルチプレクサ２２および第３のリレースイッチ２３ｏ−３を通って第２のマルチプレクサ２１ｏ−２の出力端子１−９，１−１１，１−１３，１−１５から順次出力される。
このような状態で動作状態とされた第２のマルチプレクサ２１ｏ−２は、定電流回路３から第５のマルチプレクサ２２および第３のリレースイッチ２３ｏ−３を介して入力される信号を４つの出力端子１−９，１−１１，１−１３，１−１５に順次に切り替えて出力する。
また、第２のマルチプレクサ２１ｏ−２と同時に動作状態とされた第４のマルチプレクサ２１ｅ−２は、４つの出力端子１−１０，１−１２，１−１４，１−１６を順次切り替えて選択する。これにより、４つの出力端子１−１０，１−１２，１−１４，１−１６に接続されている半導体ＬＳＩの１０，１２，１４，１６番目の配線が、第７のリレースイッチ２３ｅ−３、第８のリレースイッチ２３ｅ−４を介して順次接地される。ここでも、第２のマルチプレクサ２１ｏ−２においてｉ（ｉ＝１，２，３，４）番目の出力端子１−９，１−１１，１−１３，１−１５を選択しているときは、第４のマルチプレクサ２１ｅ−２においてもｉ番目の出力端子１−１０，１−１２，１−１４，１−１６を選択する。
上述したように、４つの出力端子１−９，１−１１，１−１３，１−１５の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第５のマルチプレクサ２２、第３のリレースイッチ２３ｏ−３および第２のマルチプレクサ２１ｏ−２を介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの９，１１，１３，１５番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。すなわち、入力端子２の測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。
第２のマルチプレクサ２１ｏ−２で全ての出力端子１−９，１−１１，１−１３，１−１５を選択し終わったら、第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４とをオフに切り替えるとともに、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２をオフ状態、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１をオン状態に切り替える。このとき、第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４とがオフとされるよりも前に、第１のリレースイッチ２３ｏ−１と第２のリレースイッチ２３ｏ−２と第５のリレースイッチ２３ｅ−１とをオンにしておく。これにより、第３のリレースイッチ２３ｏ−３のオン期間における後半部と、第５のリレースイッチ２３ｅ−１のオン期間における前半部とがオーバーラップする。また、第７のリレースイッチ２３ｅ−３のオン期間における後半部と第１のリレースイッチ２３ｏ−１のオン期間における前半部とがオーバーラップする。また、第８のリレースイッチ２３ｅ−４のオン期間における後半部と第２のリレースイッチ２３ｏ−２のオン期間における前半部とがオーバーラップする。
第３のマルチプレクサ２１ｅ−１は、第５のリレースイッチ２３ｅ−１のオン期間における後半部（第５のリレースイッチ２３ｅ−１のオン状態が確立するころのタイミング）でオン状態となる。また、第１のマルチプレクサ２１ｏ−１は、第１のリレースイッチ２３ｏ−１、第２のリレースイッチ２３ｏ−２のオン期間における後半部（第１のリレースイッチ２３ｏ−１、第２のリレースイッチ２３ｏ−２のオン状態が確立するころのタイミング）でオン状態となる。したがって、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２の動作終了後に、第１のリレースイッチ２３ｏ−１と第２のリレースイッチ２３ｏ−２と第５のリレースイッチ２３ｅ−１のオン状態が確立するまでの時間を待つことなく、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１に直ちに切り替えて動作させることができる。
第１のリレースイッチ２３ｏ−１と第２のリレースイッチ２３ｏ−２と第５のリレースイッチ２３ｅ−１のオン状態が確立しているとき、第２層における第５のマルチプレクサ２２の第２の出力端子ＣＨ２に第１層における第３のマルチプレクサ２１ｅ−１を介して半導体ＬＳＩの２，４，６，８番目の配線が接続され、１，３，５，７番目の配線は第１のマルチプレクサ２１ｅ−１、第１のリレースイッチ２３ｏ−１、第２のリレースイッチ２３ｏ−２を介して接地された状態となる。
このとき、第５のマルチプレクサ２２は動作状態となっており、第２の入力端子ＣＨ２を選択するように切り替えられている。なお、第５のマルチプレクサ２２において、第３の入力端子ＣＨ３の選択状態から第２の入力端子ＣＨ２の選択状態へと切り替える動作も高速に行うことができる。
これにより、被検査対象である半導体ＬＳＩが持つ２，４，６，８番目の出力端子に接続されている２，４，６，８番目の配線のみが２つのマルチプレクサ２１ｅ−１，２２を介して定電流回路３に接続され、これらに隣接する１，３，５，７番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第５のマルチプレクサ２２および第５のリレースイッチ２３ｅ−１を通って第３のマルチプレクサ２１ｅ−１の出力端子１−２，１−４，１−６，１−８から順次出力される。
このような状態で動作状態とされた第３のマルチプレクサ２１ｅ−１は、定電流回路３から第５のマルチプレクサ２２および第５のリレースイッチ２３ｅ−１を介して入力される信号を４つの出力端子１−２，１−４，１−６，１−８に順次に切り替えて出力する。
また、第３のマルチプレクサ２１ｅ−１と同時に動作状態とされた第１のマルチプレクサ２１ｏ−１は、４つの出力端子１−１，１−３，１−５，１−７を順次切り替えて選択する。これにより、４つの出力端子１−１，１−３，１−５，１−７に接続されている半導体ＬＳＩの１，３，５，７番目の配線が、第１のリレースイッチ２３ｏ−１、第２のリレースイッチ２３ｏ−２を介して順次接地される。ここでは第１の実施形態と同様に、第３のマルチプレクサ２１ｅ−１においてｉ（ｉ＝１，２，３，４）番目の出力端子１−２，１−４，１−６，１−８を選択しているときは、第１のマルチプレクサ２１ｏ−１において（ｉ＋１）番目の出力端子１−３，１−５，１−７，１−１を選択する（ただし、ｉ＝４のときは５番目がないので１番目の入力端子１−１としている）。
上述したように、４つの出力端子１−２，１−４，１−６，１−８の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第５のマルチプレクサ２２、第５のリレースイッチ２３ｅ−１および第３のマルチプレクサ２１ｅ−１を介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの２，４，６，８番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。すなわち、入力端子２の測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。
第３のマルチプレクサ２１ｅ−３で全ての出力端子１−２，１−４，１−６，１−８を選択し終わったら、第１のリレースイッチ２３ｏ−１と第２のリレースイッチ２３ｏ−２と第５のリレースイッチ２３ｅ−１とをオフに切り替えるとともに、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１をオフ状態、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２をオン状態に切り替える。このとき、第１のリレースイッチ２３ｏ−１と第２のリレースイッチ２３ｏ−２と第５のリレースイッチ２３ｅ−１とがオフとされるよりも前に、第３のリレースイッチ２３ｏ−３と第４のリレースイッチ２３ｏ−４と第７のリレースイッチ２３ｅ−３とをオンにしておく。これにより、第１のリレースイッチ２３ｏ−１のオン期間における後半部と第３のリレースイッチ２３ｏ−３のオン期間における前半部とがオーバーラップする。また、第２のリレースイッチ２３ｏ−２のオン期間における後半部と、第４のリレースイッチ２３ｏ−４のオン期間における前半部とがオーバーラップする。また、第５のリレースイッチ２３ｅ−１のオン期間における後半部と第７のリレースイッチ２３ｅ−３のオン期間における前半部とがオーバーラップする。
第４のマルチプレクサ２１ｅ−２は、第７のリレースイッチ２３ｅ−３のオン期間における後半部（第７のリレースイッチ２３ｅ−３のオン状態が確立するころのタイミング）でオン状態となる。また、第２のマルチプレクサ２１ｏ−２は、第３のリレースイッチ２３ｏ−３、第４のリレースイッチ２３ｏ−４のオン期間における後半部（第３のリレースイッチ２３ｏ−３、第４のリレースイッチ２３ｏ−４のオン状態が確立するころのタイミング）でオン状態となる。したがって、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１の動作終了後に、第３のリレースイッチ２３ｏ−３と第４のリレースイッチ２３ｏ−４と第７のリレースイッチ２３ｅ−３のオン状態が確立するまでの時間を待つことなく、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２に直ちに切り替えて動作させることができる。
第３のリレースイッチ２３ｏ−３と第４のリレースイッチ２３ｏ−４と第７のリレースイッチ２３ｅ−３のオン状態が確立しているとき、第２層における第５のマルチプレクサ２２の第４の出力端子ＣＨ４に第１層における第４のマルチプレクサ２１ｅ−２を介して半導体ＬＳＩの１０，１２，１４，１６番目の配線が接続され、９，１１，１３，１５番目の配線は第２のマルチプレクサ２１ｏ−２、第３のリレースイッチ２３ｏ−３、第４のリレースイッチ２３ｏ−４を介して接地された状態となる。
このとき、第５のマルチプレクサ２２は動作状態となっており、第４の入力端子ＣＨ４を選択するように切り替えられている。なお、第５のマルチプレクサ２２において、第２の入力端子ＣＨ２の選択状態から第４の入力端子ＣＨ４の選択状態へと切り替える動作も高速に行うことができる。
これにより、被検査対象である半導体ＬＳＩが持つ１０，１２，１４，１６番目の出力端子に接続されている１０，１２，１４，１６番目の配線のみが２つのマルチプレクサ２１ｅ−２，２２を介して定電流回路３に接続され、これらに隣接する９，１１，１３，１５番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第５のマルチプレクサ２２および第７のリレースイッチ２３ｅ−３を通って第４のマルチプレクサ２１ｅ−２の出力端子１−１０，１−１２，１−１４，１−１６から順次出力される。
このような状態で動作状態とされた第４のマルチプレクサ２１ｅ−２は、定電流回路３から第５のマルチプレクサ２２および第７のリレースイッチ２３ｅ−３を介して入力される信号を４つの出力端子１−１０，１−１２，１−１４，１−１６に順次に切り替えて出力する。
また、第４のマルチプレクサ２１ｅ−２と同時に動作状態とされた第２のマルチプレクサ２１ｏ−２は、４つの出力端子１−９，１−１１，１−１３，１−１５を順次切り替えて選択する。これにより、４つの出力端子１−９，１−１１，１−１３，１−１５に接続されている半導体ＬＳＩの９，１１，１３，１５番目の配線が、第３のリレースイッチ２３ｏ−３、第４のリレースイッチ２３ｏ−４を介して順次接地される。ここでは、第４のマルチプレクサ２１ｅ−２においてｉ（ｉ＝１，２，３，４）番目の出力端子１−１０，１−１２，１−１４，１−１６を選択しているときは、第２のマルチプレクサ２１ｏ−２において（ｉ＋１）番目の出力端子１−１１，１−１３，１−１５，１−９を選択する（ただし、ｉ＝４のときは５番目がないので１番目の出力端子１−９としている）。
上述したように、４つの出力端子１−１０，１−１２，１−１４，１−１６の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第５のマルチプレクサ２２、第７のリレースイッチ２３ｅ−３および第４のマルチプレクサ２１ｅ−２を介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの１０，１２，１４，１６番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。すなわち、入力端子２の測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。
以上のようにして奇数ブロックＯｄｄにおける第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２と偶数ブロックＥｖｅｎにおける第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２とが切れ目無く動作している間、第５のマルチプレクサ２２は常に動作状態となっており、第１〜第４の出力端子ＣＨ１〜ＣＨ４を順次に選択している。
以上詳しく説明したように、第２の実施形態によれば、リレースイッチに比べて高速に動作が可能なマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２を用いて半導体ＬＳＩの配線を高速に順次選択していきながら、選択した配線に隣接する他の配線をリレースイッチ２３ｏ−２，２３ｏ−４，２３ｅ−２，２３ｅ−４で接地するように切り替えておき、入力端子２に現れる電位を測定することにより、保護ダイオードを利用したオープンショートテストを極めて高速に行うことができる。また、複数のマルチプレクサを使って入力端子２を１つに絞っているので、それに接続される定電流回路３の数が１つで済み、接続状態検査装置の回路規模を小さくすることもできる。
また、第２の実施形態では、第１層において信号の選択期間中であるマルチプレクサに接続されたリレースイッチと、接地のためにオンとされるリレースイッチとを除く他のリレースイッチはオフとすることにより、リレースイッチがオフとされた第１層のマルチプレクサの抵抗成分Ｒと容量成分Ｃとをツリー構造中から切り離すことができる。これにより、マルチプレクサ回路の動作速度に影響を与える時定数ＣＲの値が増大しないようにすることができる。なお、通常リレースイッチは抵抗値がマルチプレクサに比べて充分に小さいので、マルチプレクサと縦続接続しても、マルチプレクサ同士を縦続接続する場合に比べて直列抵抗の値を減らすことができ、結果的に時定数ＣＲの値を小さくすることができる。
また、第２の実施形態では、４個のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２の入力がそれぞれ第５のマルチプレクサ２２の４個の出力端子ＣＨ１〜ＣＨ４に個別に接続され、１つの出力端子に対して複数のマルチプレクサが並列的に接続されていない。すなわち、第２層における第５のマルチプレクサ２２の１つの出力端子には、２つのリレースイッチのみが並列に接続され、そのうちの１つのみに第１層のマルチプレクサが１つ縦続接続されているのみである。したがって、１つの信号ラインに並列接続されるマルチプレクサおよびリレースイッチの数を少なくして、個々のマルチプレクサや個々のリレースイッチにおける容量成分Ｃの値そのものが大きくならないようにすることができる。
このように、第２の実施形態によれば、多くのマルチプレクサやリレースイッチが同時には接続されないようにして、多くの抵抗成分Ｒや容量成分Ｃが縦続接続されないようにすることができるとともに、個々のマルチプレクサや個々のリレースイッチが持つ抵抗成分Ｒや容量成分Ｃの値そのものも小さくすることができる。したがって、合計の時定数ＣＲの値を小さくすることができ、時定数ＣＲの増大によってマルチプレクサ回路全体の動作速度が遅くなってしまうという不都合を防止することができる。
また、第２の実施形態によれば、８個のリレースイッチ２３ｏ−１〜２３ｏ−４，２３ｅ−１〜２３ｅ−４のうち３組のリレースイッチのオン期間をオーバーラップさせるようにしている。このため、配線の選択に使用する第１層のマルチプレクサを次のものに切り替えるとともに、その選択した配線に隣接する配線を接地する際に、切り替え後の新たなマルチプレクサに接続されたリレースイッチがオフからオンになるまでの長い時間を全く待たなくて済む。つまり、リレースイッチのオン状態が確立するまでの長い待ち時間を持つことなく、第１層における複数のマルチプレクサ２１ｏ−１，２１−２，２１ｅ−１，２１ｅ−２を切れ目無く切り替えて順次に動作させることができる。これにより、保護ダイオードを利用したオープンショートテストを極めて高速に行うことができる。
なお、上記第２の実施形態では、奇数ブロックＯｄｄにおける第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２を最初に順次選択し、その後で偶数ブロックＥｖｅｎにおける第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２を順次選択していく例について説明したが、本発明はこの例に限定されない。例えば、奇数ブロックＯｄｄにおける第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２，と偶数ブロックＥｖｅｎにおける第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２とを交互に選択していくようにしても良い。
また、上記第２の実施形態において、奇数ブロックＯｄｄにおける第１および第３のリレースイッチ２３ｏ−１，２３ｏ−３で第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２の何れかを選択しているときは、偶数ブロックＥｖｅｎにおける第５〜第８のリレースイッチ２３ｅ−１〜２３ｅ−４の全てをオンにして偶数ブロックＥｖｅｎを全て接地するようにしても良い。また、偶数ブロックＥｖｅｎにおける第５および第７のリレースイッチ２３ｅ−１，２３ｅ−３で第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２の何れかを選択しているときは、奇数ブロックＯｄｄにおける第１〜第４のリレースイッチ２３ｏ−１〜２３ｏ−４の全てをオンにして奇数ブロックＯｄｄを全て接地するようにしても良い。
また、上記第２の実施形態では、第２層における第５のマルチプレクサ２２の１つの出力端子に対してマルチプレクサは１つのみ（例えば、第１の出力端子ＣＨ１に対して第１のマルチプレクサ２１ｏ−１のみ）を接続する構成について説明した。上述のように、マルチプレクサの並列接続の数は少ない方が、当該マルチプレクサ自身が持つ容量成分Ｃの値そのものが大きくならないようにすることができる点で好ましいが、必ずしも接続数は１つである必要はなく、図８のように、１つの出力端子に対して複数のマルチプレクサを並列的に接続しても良い。その場合には、１つの出力端子と複数のマルチプレクサとの間にそれぞれリレースイッチを設けるとともに、それらのリレースイッチと並列的に、接地のためのリレースイッチを１つ設ける。また、このように構成した場合、ある出力端子に接続されているマルチプレクサを選択した後は、他の出力端子に接続されているマルチプレクサを選択するのが好ましい。異なる出力端子に接続されているマルチプレクサを交互に選択していくことによって、オーバーラップして同時にオンとなっている２つのリレースイッチがあっても、片方は第５のマルチプレクサ２２が選択状態になくてツリー構造から切り離されることになるので、時定数ＣＲを小さくする上で、より好ましい。
また、上記第１の実施形態では、第１層における各々のマルチプレクサ１１ｏ，１１ｅが４つの出力端子を備え、第２層におけるマルチプレクサ１２が２つの出力端子を備える例について説明したが、ここに示した入力端子の数は単なる一例であって、これに限定されるものではない。また、上記第２の実施形態では、第１層における各々のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２が４つの出力端子を備え、第２層におけるマルチプレクサ２２が４つの出力端子を備える例について説明したが、ここに示した入力端子の数は単なる一例であって、これに限定されるものではない。
また、上記第１の実施形態では第１層に２個のマルチプレクサ１１ｏ，１１ｅを備え、第２の実施形態では第１層に４個のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２を備える例について説明したが、ここに示したマルチプレクサの数は単なる一例であって、これに限定されるものではない。
また、上記第１および第２の実施形態では、第１層と第２層の２層構造から成るツリー接続の構成について説明したが、ここに示した階層の数は単なる一例であって、これに限定されるものではない。
また、上記第１および第２の実施形態では、入力端子２を最終的に１つに絞る例について説明したが、本発明はこれに限定されない。入力端子の数は複数であっても良い。入力端子の数を少なくした方が、それに接続される定電流回路３の数も少なくでき、回路規模をより小さくできる点で好ましいが、必ずしも入力端子を１つにする必要はない。例えば、選択しなければならない配線数が数千以上もある超多ピン構造のＬＳＩが検査対象の場合は、入力端子の数を数個に減らせるだけでも回路規模縮小の点で極めて大きな効果がある。それに加え、数個の定電流回路３でオープンショートテストを並列的に行うことにより、処理速度の高速化も図ることができる。
また、上記第１の実施形態において、第１のリレースイッチ１３ｏ−１と第３のリレースイッチ１３ｅ−１とを設けずにこの部分を短絡しておき、第２のリレースイッチ１３ｏ−２および第４のリレースイッチ１３ｅ−２だけで、第１および第２のマルチプレクサ１１ｏ，１１ｅの出力端子を接地端子に接続するか否かを切り替えるようにしても良い。
同様に、上記第２の実施形態において、第１のリレースイッチ２３ｏ−１と第３のリレースイッチ２３ｏ−３と第５のリレースイッチ２３ｅ−１と第７のリレースイッチ２３ｅ−３とを設けずにこの部分を短絡しておき、第２のリレースイッチ２３ｏ−２、第４のリレースイッチ２３ｏ−４、第６のリレースイッチ２３ｅ−２および第８のリレースイッチ２３ｅ−４だけで、第１〜第４のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２の出力端子を接地端子に接続するか否かを切り替えるようにしても良い。
ただし、上記第１および第２の実施形態で示したように、第１層のマルチプレクサと第２層のマルチプレクサとの間にリレースイッチを設けておくと、信号の選択状態になく動作が不要なときはリレースイッチをオフにすることによって第１層のマルチプレクサをツリー構造から切り離すことができ、時定数ＣＲを小さくする上で、より好ましい。
また、上記第１および第２の実施形態では、半導体ＬＳＩの出力端子に本実施形態の接続状態検査装置を接続してオープンショートテストを行う例について説明したが、半導体ＬＳＩの入力端子に本実施形態の接続状態検査装置を接続してオープンショートテストを行うことも同様に可能である。
その他、上記第１および第２の実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
以下に、本発明の一実施形態を図面に基づいて説明する。図４は、第１の実施形態に係る接続状態検査装置の構成例を示す図である。図４に示すように、第１の実施形態による接続状態検査装置は、３つのマルチプレクサ１１ｏ，１１ｅ，１２を備え、これらをツリー構造状に接続して構成されている。このうち、第１のマルチプレクサ１１ｏ（本発明の奇数用マルチプレクサに相当）および第２のマルチプレクサ１１ｅ（本発明の偶数用マルチプレクサに相当）は第１層に属し、第３のマルチプレクサ１２はそれより１つの上の階層である第２層に属している。
このように、第１層において、１つのマルチプレクサではなく２つのマルチプレクサ１１ｏ，１１ｅを設けているのは、半導体ＬＳＩが持つ複数の出力端子を奇数番目の出力端子と偶数番目の出力端子とに区別して処理できるようにするためである。
これら複数のマルチプレクサ１１ｏ，１１ｅ，１２はそれぞれ、複数の端子を順次に切り替えて１つずつ選択する。すなわち、第１のマルチプレクサ１１ｏは、４つの端子１−１，１−３，１−５，１−７を順次に切り替えて１つずつ選択する。第２のマルチプレクサ１１ｅは、４つの端子１−２，１−４，１−６，１−８を順次に切り替えて１つずつ選択する。第３のマルチプレクサ１２は、２つの端子ＣＨ１，ＣＨ２を順次に切り替えて１つずつ選択する。第３のマルチプレクサ１２のもう一方の端子２の先には、定電流回路３が接続される。
通常、マルチプレクサは、複数の入力端子から並列的に入力される複数の信号を順次に切り替えて１つの出力端子から１つずつ出力する用途に使われる。本実施形態ではこれとは逆に、１つの端子から入力される信号を複数の端子に順次に振り分けて出力する用途に使用する。すなわち、第１および第２のマルチプレクサ１１ｏ，１１ｅでは端子１−１〜１−８が出力端子として使われる。また、第３のマルチプレクサ１２では端子ＣＨ１，ＣＨ２が出力端子として使われる。ＣＭＯＳプロセスを利用したアナログスイッチでマルチプレクサを構成した場合、このような使い方が可能である。
第１のマルチプレクサ１１ｏが持つ４つの出力端子１−１，１−３，１−５，１−７は、被検査対象の半導体ＬＳＩ（図示せず）の奇数番目の出力端子に接続される。また、第２のマルチプレクサ１１ｅが持つ４つの出力端子１−２，１−４，１−６，１−８は、半導体ＬＳＩの偶数番目の出力端子に接続される。各出力端子１−１〜１−８の符号に付いている１〜８の添え数字は、半導体ＬＳＩの出力端子の並び順に対応している。すなわち、８個の出力端子に接続されている互いに隣接する８本の配線のうち、奇数番目の配線が第１のマルチプレクサ１１ｏに接続され、偶数番目の配線が第２のマルチプレクサ１１ｅに接続されることになる。なお、被検査対象である半導体ＬＳＩの各出力端子には、それぞれ保護ダイオードが接続されている。
本実施形態では、ツリー構造の第１層における２個のマルチプレクサ１１ｏ，１１ｅと、それより１つ上の第２層における第３のマルチプレクサ１２との間に、４個のリレースイッチ１３ｏ−１，１３ｏ−２，１３ｅ−１，１３ｅ−２を設けている。第１および第２のリレースイッチ１３ｏ−１，１３ｏ−２は本発明の奇数用リレースイッチに相当し、第３および第４のリレースイッチ１３ｅ−１，１３ｅ−２は本発明の偶数用リレースイッチに相当する。
第１のリレースイッチ１３ｏ−１は、第１のマルチプレクサ１１ｏの入力端子と第３のマルチプレクサ１２の第１の出力端子ＣＨ１との間に設けている。第２のリレースイッチ１３ｏ−２は、グランド（接地端子）と第３のマルチプレクサ１２の第１の出力端子ＣＨ１との間に設けている。これら２つのリレースイッチ１３ｏ−１，１３ｏ−２の各入力端子は、１つの信号ラインに接続されて第３のマルチプレクサ１２の第１の出力端子ＣＨ１に接続されている。
また、第３のリレースイッチ１３ｅ−１は、第２のマルチプレクサ１１ｅの入力端子と第３のマルチプレクサ１２の第２の出力端子ＣＨ２との間に設けている。第４のリレースイッチ１３ｅ−２は、グランド（接地端子）と第３のマルチプレクサ１２の第２の出力端子ＣＨ２との間に設けている。これら２つのリレースイッチ１３ｅ−１，１３ｅ−２の各入力端子は、１つの信号ラインに接続されて第３のマルチプレクサ１２の第２の出力端子ＣＨ２に接続されている。
次に、上記のように構成した第１の実施形態に係る接続状態検査装置の動作について説明する。図５は、第１の実施形態に係る接続状態検査装置の動作例を示すタイミングチャートである。
図５に示すように、まず第１のリレースイッチ１３ｏ−１と第３のリレースイッチ１３ｅ−１と第４のリレースイッチ１３ｅ−２とをオンにするとともに、第２のリレースイッチ１３０−２をオフにする。これにより、第２層における第３のマルチプレクサ１２の第１の出力端子ＣＨ１には第１層における第１のマルチプレクサ１１ｏを介して半導体ＬＳＩの奇数番目の配線が接続され、偶数番目の配線は第２のマルチプレクサ１１ｅ、第３のリレースイッチ１３ｅ−１、第４のリレースイッチ１３ｅ−２を介して接地された状態となる。
第１のリレースイッチ１３ｏ−１がオンにされた直後はまだオン状態が確立していないので、第１のリレースイッチ１３ｏ−１のオン状態が確立するころのタイミングで第１のマルチプレクサ１１ｏを動作状態（オン状態）とさせる。また、第３のリレースイッチ１３ｅ−１、第４のリレースイッチ１３ｅ−２がオンにされた直後はまだオン状態が確立していないので、第３のリレースイッチ１３ｅ−１、第４のリレースイッチ１３ｅ−２のオン状態が確立するころのタイミングで第２のマルチプレクサ１１ｅを動作状態（オン状態）とさせる。ここで、マルチプレクサはリレースイッチに比べて、オン状態が確立するまでの時間が極めて短いので、直ちに動作状態とすることが可能となる。
また、第３のマルチプレクサ１２は、第１のマルチプレクサ１１ｏと同時かそれよりも前にオン状態にされる。このとき、第３のマルチプレクサ１２は、第１の出力端子ＣＨ１を選択するように切り替えられている。
これにより、被検査対象である半導体ＬＳＩが持つ奇数番目の出力端子に接続されている奇数番目の配線のみが２つのマルチプレクサ１１ｏ，１２を介して定電流回路３に接続され、偶数番目の出力端子に接続されている偶数番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第３のマルチプレクサ１２および第１のリレースイッチ１３ｏ−１を通って第１のマルチプレクサ１１ｏの出力端子１−１，１−３，１−５，１−７から順次出力される。
動作状態とされた第１のマルチプレクサ１１ｏは、定電流回路３から第３のマルチプレクサ１２および第１のリレースイッチ１３ｏ−１を介して入力される信号を４つの出力端子１−１，１−３，１−５，１−７に順次に切り替えて出力する。
また、第１のマルチプレクサ１１ｏと同時に動作状態とされた第２のマルチプレクサ１１ｅは、４つの出力端子１−２，１−４，１−６，１−８を順次切り替えて選択する。これにより、４つの出力端子１−２，１−４，１−６，１−８に接続されている半導体ＬＳＩの偶数番目の配線が、第３のリレースイッチ１３ｅ−１、第４のリレースイッチ１３ｅ−２を介して順次接地される。
例えば、第１のマルチプレクサ１１ｏにおいて１番目の出力端子１−１を選択しているときは、第２のマルチプレクサ１１ｅにおいても１番目の出力端子１−２を選択する。第１のマルチプレクサ１１ｏにおいて２番目の出力端子１−３を選択しているときは、第２のマルチプレクサ１１ｅにおいても２番目の出力端子１−４を選択する。第１のマルチプレクサ１１ｏにおいて３番目の出力端子１−５を選択しているときは、第２のマルチプレクサ１１ｅにおいても３番目の出力端子１−６を選択する。また、第１のマルチプレクサ１１ｏにおいて４番目の出力端子１−７を選択しているときは、第２のマルチプレクサ１１ｅにおいても４番目の出力端子１−８を選択する。
上述したように、４つの出力端子１−１，１−３，１−５，１−７の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第３のマルチプレクサ１２、第１のリレースイッチ１３ｏ−１および第１のマルチプレクサ１１ｏを介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの奇数番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。
すなわち、例えば第１のマルチプレクサ１１ｏにおいて１番目の出力端子１−１を選択しているときは、それに対応する半導体ＬＳＩの１番目の出力端子に接続されている１番目の配線が第１のマルチプレクサ１１ｏ、第１のリレースイッチ１３ｏ−１、第３のマルチプレクサ１２を介して定電流回路３に接続される。一方、半導体ＬＳＩの１番目の配線が定電流回路３に接続されているときに、これに隣接する２番目の配線は、第２のマルチプレクサ１１ｅ、第３のリレースイッチ１３ｅ−１、第４のリレースイッチ１３ｅ−２を介して接地されている。そのため、１番目の配線にオープン異常がなく、かつ、２番目の配線間にショート異常も無ければ、保護ダイオードが正常に働く結果、ダイオード特性に従った電位が入力端子２に現れる。一方、１番目の配線にオープン異常が生じていれば、入力端子２の電位は所定のクランプ電位となる。また、１番目の配線と２番目の配線との間にショート異常が生じていれば、入力端子２の電位は０Ｖとなる。
したがって、第１のリレースイッチ１３ｏ−１と第３のリレースイッチ１３ｅ−１と第４のリレースイッチ１３ｅ−２とをオンにするとともに、第１のマルチプレクサ１１ｏで１番目の出力端子１−１を、第２のマルチプレクサ１１ｅで１番目の出力端子１−２を選択して、そのとき入力端子２に現れる電位を測定することにより、１番目の配線に関してオープンテストと２番目の配線間におけるショートテストとを同時に行うことができる。すなわち、そのときの測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。そして、第１のマルチプレクサ１１ｏおよび第２のマルチプレクサ１１ｅで選択する出力端子を順次切り替えていけば、半導体ＬＳＩの奇数番目の配線についてオープンショートテストを順次行うことができる。
第１のマルチプレクサ１１ｏで全ての出力端子１−１，１−３，１−５，１−７を選択し終わったら、次に第４のリレースイッチ１３ｅ−２をオフに切り替えるとともに、第２のリレースイッチ１３ｏ−２をオンに切り替える。これにより、第２層における第３のマルチプレクサ１２の第２の出力端子ＣＨ２には第１層における第２のマルチプレクサ１１ｅを介して半導体ＬＳＩの偶数番目の配線が接続され、奇数番目の配線は第１のマルチプレクサ１１ｏ、第１のリレースイッチ１３ｏ−１、第２のリレースイッチ１３ｏ−２を介して接地された状態となる。
第２のリレースイッチ１３ｏ−２がオンにされた直後はまだオン状態が確立していないので、第２のリレースイッチ１３ｏ−２のオン状態が確立するころのタイミングで第１のマルチプレクサ１１ｏを動作状態（オン状態）とさせる。また、これと略同じタイミングで第２のマルチプレクサ１１ｅも動作状態（オン状態）とさせる。ここで、マルチプレクサはリレースイッチに比べて、オン状態が確立するまでの時間が極めて短いので、直ちに動作状態とすることが可能となる。
このとき、第３のマルチプレクサ１２は動作状態となっており、第２の出力端子ＣＨ２を選択するように切り替えられている。なお、第３のマルチプレクサ１２において、第１の出力端子ＣＨ１の選択状態から第２の出力端子ＣＨ２の選択状態へと切り替える動作も高速に行うことができる。
これにより、被検査対象である半導体ＬＳＩが持つ偶数番目の出力端子に接続されている偶数番目の配線のみが２つのマルチプレクサ１１ｅ，１２を介して定電流回路３に接続され、奇数番目の出力端子に接続されている奇数番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第３のマルチプレクサ１２および第３のリレースイッチ１３ｅ−１を通って第２のマルチプレクサ１１ｅの出力端子１−２，１−４，１−６，１−８から順次出力される。
動作状態とされた第２のマルチプレクサ１１ｅは、定電流回路３から第３のマルチプレクサ１２および第３のリレースイッチ１３ｅ−１を介して入力される信号を４つの出力端子１−２，１−４，１−６，１−８に順次に切り替えて出力する。
また、第２のマルチプレクサ１１ｅと同時に動作状態とされた第１のマルチプレクサ１１ｏは、４つの出力端子１−１，１−３，１−５，１−７を順次切り替えて選択する。これにより、４つの出力端子１−１，１−３，１−５，１−７に接続されている半導体ＬＳＩの奇数番目の配線が、第１のリレースイッチ１３ｏ−１、第２のリレースイッチ１３ｏ−２を介して順次接地される。
例えば、第２のマルチプレクサ１１ｅにおいて１番目の出力端子１−２を選択しているときは、第１のマルチプレクサ１１ｏにおいて２番目の出力端子１−３を選択する。第２のマルチプレクサ１１ｅにおいて２番目の出力端子１−４を選択しているときは、第１のマルチプレクサ１１ｏにおいて３番目の出力端子１−５を選択する。第２のマルチプレクサ１１ｅにおいて３番目の出力端子１−６を選択しているときは、第１のマルチプレクサ１１ｏにおいて４番目の出力端子１−７を選択する。また、第２のマルチプレクサ１１ｅにおいて４番目の出力端子１−８を選択しているときは、第１のマルチプレクサ１１ｏにおいて１番目の出力端子１−１を選択する。
なお、第２のマルチプレクサ１１ｅの４番目の出力端子１−８に接続されている８番目の配線に隣接する配線は、第１のマルチプレクサ１１ｏの４番目の出力端子１−７に接続されている７番目の配線である。しかし、７番目の配線と８番目の配線との組は、第２のリレースイッチ１３ｏ−２がオフで第４のリレースイッチ１３ｅ−２がオンのときに既に選択済みなので、ここでは第１のマルチプレクサ１１ｏにおいて４番目の出力端子１−７を選択せず、１番目の出力端子１−１を選択している。しかし、ここで選択する出力端子は、４つの出力端子１−１，１−３，１−５，１−７の何れでも良い。
上述したように、４つの出力端子１−２，１−４，１−６，１−８の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第３のマルチプレクサ１２、第３のリレースイッチ１３ｅ−１および第２のマルチプレクサ１１ｅを介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの偶数番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。
例えば、第１のリレースイッチ１３ｏ−１と第２のリレースイッチ１３ｏ−２と第３のリレースイッチ１３ｅ−１とをオンにするとともに、第２のマルチプレクサ１１ｅで１番目の出力端子１−２を、第１のマルチプレクサ１１ｅで２番目の出力端子１−３を選択して、そのとき入力端子２に現れる電位を測定することにより、２番目の配線に関してオープンテストと３番目の配線間におけるショートテスト（１番目の配線間におけるショートテストは先ほど実施済み）とを同時に行うことができる。すなわち、そのときの測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。そして、第１のマルチプレクサ１１ｏおよび第２のマルチプレクサ１１ｅで選択する出力端子を順次切り替えていけば、半導体ＬＳＩの偶数番目の配線についてオープンショートテストを順次行うことができる。
以上詳しく説明したように、第１の実施形態によれば、リレースイッチに比べて高速に動作が可能なマルチプレクサ１１ｏ，１１ｅを用いて半導体ＬＳＩの配線を高速に順次選択していきながら、選択した配線に隣接する他の配線をリレースイッチ１３ｏ−２，１３ｅ−２で接地するように切り替えておき、入力端子２に現れる電位を測定することにより、保護ダイオードを利用したオープンショートテストを極めて高速に行うことができる。また、３つのマルチプレクサ１１ｏ，１１ｅ，１２を使って入力端子２を１つに絞っているので、それに接続される定電流回路３の数が１つで済み、接続状態検査装置の回路規模を小さくすることもできる。
（第２の実施形態）
次に、本発明の第２の実施形態を図面に基づいて説明する。図６は、第２の実施形態に係る接続状態検査装置の構成例を示す図である。図６に示すように、第２の実施形態による接続状態検査装置は、５つのマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２，２２を備え、これらをツリー構造状に接続して構成されている。このうち、第１〜第４のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２は第１層に属し、第５のマルチプレクサ２２はそれより１つの上の階層である第２層に属している。
第１層のうち、第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２は奇数ブロックＯｄｄに属し、第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２は偶数ブロックＥｖｅｎに属している。このように、第１層において、奇数ブロックＯｄｄのマルチプレクサ２１ｏ−１，２１ｏ−２と偶数ブロックＥｖｅｎのマルチプレクサ２１ｅ−１，２１ｅ−２とに分けているのは、半導体ＬＳＩが持つ複数の出力端子を奇数番目の出力端子と偶数番目の出力端子とに区別して処理できるようにするためである。また、同じブロック内に複数のマルチプレクサを設けているのは、それらに対応して設けた複数のリレースイッチのオン期間を後述するようにオーバーラップさせた並列処理を可能にするためである。
これら複数のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２，２２はそれぞれ、複数の端子を順次に切り替えて１つずつ選択する。すなわち、第１のマルチプレクサ２１ｏ−１は、４つの端子１−１，１−３，１−５，１−７を順次に切り替えて１つずつ選択する。第２のマルチプレクサ２１ｏ−２は、４つの端子１−９，１−１１，１−１３，１−１５を順次に切り替えて１つずつ選択する。第３のマルチプレクサ２１ｅ−１は、４つの端子１−２，１−４，１−６，１−８を順次に切り替えて１つずつ選択する。第４のマルチプレクサ２１ｅ−２は、４つの端子１−１０，１−１２，１−１４，１−１６を順次に切り替えて１つずつ選択する。第５のマルチプレクサ２２は、４つの端子ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４を順次に切り替えて１つずつ選択する。第５のマルチプレクサ２２のもう一方の端子２の先には、定電流回路３が接続される。
本実施形態では、マルチプレクサを、１つの端子から入力される信号を複数の端子に順次に振り分けて出力する用途に使用する。すなわち、第１〜第４のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２では端子１−１〜１−１６が出力端子として使われる。また、第５のマルチプレクサ２２では端子ＣＨ１〜ＣＨ４が出力端子として使われる。
奇数ブロックＯｄｄにおける第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２が持つ８つの出力端子１−１，１−３，１−５，１−７，１−９，１−１１，１−１３，１−１５は、被検査対象の半導体ＬＳＩ（図示せず）の奇数番目の出力端子に接続される。また、偶数ブロックＥｖｅｎにおける第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２が持つ８つの出力端子１−２，１−４，１−６，１−８，１−１０，１−１２，１−１４，１−１６は、半導体ＬＳＩの偶数番目の出力端子に接続される。各出力端子１−１〜１−１６の符号に付いている１〜１６の添え数字は、半導体ＬＳＩの出力端子の並び順に対応している。すなわち、１６個の出力端子に接続されている互いに隣接する１６本の配線のうち、奇数番目の配線が第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２に接続され、偶数番目の配線が第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２に接続されることになる。なお、被検査対象である半導体ＬＳＩの各出力端子には、それぞれ保護ダイオードが接続されている。
本実施形態では、ツリー構造の第１層における４個のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２と、それより１つ上の第２層における第５のマルチプレクサ２２との間に、８個のリレースイッチ２３ｏ−１，２３ｏ−２，２３ｏ−３，２３ｏ−４，２３ｅ−１，２３ｅ−２，２３ｅ−３，２３ｅ−４を設けている。第１〜第４のリレースイッチ２３ｏ−１〜２３ｏ−４は奇数ブロックＯｄｄに属し、第５〜第８のリレースイッチ２３ｅ−１〜２３ｅ−４は偶数ブロックＥｖｅｎに属している。奇数ブロックＯｄｄに属する第１〜第４のリレースイッチ２３ｏ−１〜２３ｏ−４が本発明の奇数用リレースイッチに相当し、偶数ブロックＥｖｅｎに属する第５〜第８のリレースイッチ２３ｅ−１〜２３ｅ−４が本発明の偶数用リレースイッチに相当する。
第１のリレースイッチ２３ｏ−１は、第１のマルチプレクサ２１ｏ−１の入力端子と第５のマルチプレクサ２２の第１の出力端子ＣＨ１との間に設けている。第２のリレースイッチ２３ｏ−２は、グランド（接地端子）と第５のマルチプレクサ２２の第１の出力端子ＣＨ１との間に設けている。これら２つのリレースイッチ２３ｏ−１，２３ｏ−２の各入力端子は、１つの信号ラインに接続されて第５のマルチプレクサ２２の第１の出力端子ＣＨ１に接続されている。
第３のリレースイッチ２３ｏ−３は、第２のマルチプレクサ２１ｏ−２の入力端子と第５のマルチプレクサ２２の第３の出力端子ＣＨ３との間に設けている。第４のリレースイッチ２３ｏ−４は、グランド（接地端子）と第５のマルチプレクサ２２の第３の出力端子ＣＨ３との間に設けている。これら２つのリレースイッチ２３ｏ−３，２３ｏ−４の各入力端子は、１つの信号ラインに接続されて第５のマルチプレクサ２２の第３の出力端子ＣＨ３に接続されている。
第５のリレースイッチ２３ｅ−１は、第３のマルチプレクサ２１ｅ−１の入力端子と第５のマルチプレクサ２２の第２の出力端子ＣＨ２との間に設けている。第６のリレースイッチ２３ｅ−２は、グランド（接地端子）と第５のマルチプレクサ２２の第２の出力端子ＣＨ２との間に設けている。これら２つのリレースイッチ２３ｅ−１，２３ｅ−２の各入力端子は、１つの信号ラインに接続されて第５のマルチプレクサ２２の第２の出力端子ＣＨ２に接続されている。
第７のリレースイッチ２３ｅ−３は、第４のマルチプレクサ２１ｅ−２の入力端子と第５のマルチプレクサ２２の第４の出力端子ＣＨ４との間に設けている。第８のリレースイッチ２３ｅ−４は、グランド（接地端子）と第５のマルチプレクサ２２の第４の出力端子ＣＨ４との間に設けている。これら２つのリレースイッチ２３ｅ−３，２３ｅ−４の各入力端子は、１つの信号ラインに接続されて第５のマルチプレクサ２２の第４の出力端子ＣＨ４に接続されている。
次に、上記のように構成した第２の実施形態に係る接続状態検査装置の動作について説明する。図７は、第２の実施形態に係る接続状態検査装置の動作例を示すタイミングチャートである。
図７に示すように、まず第１のリレースイッチ２３ｏ−１と第５のリレースイッチ２３ｅ−１と第６のリレースイッチ２３ｅ−２とをオンにするとともに、その他のリレースイッチ２３ｏ−２〜２３ｏ−４，２３ｅ−３，２３ｅ−４をオフにする。これにより、第２層における第５のマルチプレクサ２２の第１の出力端子ＣＨ１には第１層における第１のマルチプレクサ２１ｏ−１を介して半導体ＬＳＩの１，３，５，７番目の配線が接続され、２，４，６，８番目の配線は第３のマルチプレクサ２１ｅ−１、第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２を介して接地された状態となる。
この状態で、第１のリレースイッチ２３ｏ−１と第５のリレースイッチ２３ｅ−１と第６のリレースイッチ２３ｅ−２とがオフとされるよりも前に、第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４とをオンにする。これにより、第１のリレースイッチ２３ｏ−１のオン期間における後半部と、第３のリレースイッチ２３ｏ−３のオン期間における前半部とがオーバーラップする。また、第５のリレースイッチ２３ｅ−１のオン期間における後半部と、第７のリレースイッチ２３ｅ−３のオン期間における前半部とがオーバーラップする。また、第６のリレースイッチ２３ｅ−２のオン期間における後半部と、第８のリレースイッチ２３ｅ−４のオン期間における前半部とがオーバーラップする。
第１のリレースイッチ２３ｏ−１がオンにされた直後はまだオン状態が確立していないので、第１のリレースイッチ２３ｏ−１のオン期間における後半部（第１のリレースイッチ２３ｏ−１のオン状態が確立するころのタイミング）で第１のマルチプレクサ２１ｏ−１を動作状態（オン状態）とさせる。また、第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２がオンにされた直後はまだオン状態が確立していないので、第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２のオン期間における後半部（第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２のオン状態が確立するころのタイミング）で第３のマルチプレクサ２１ｅ−１を動作状態（オン状態）とさせる。ここで、マルチプレクサはリレースイッチに比べて、オン状態が確立するまでの時間が極めて短いので、直ちに動作状態とすることが可能となる。
また、第５のマルチプレクサ２２は、第１のマルチプレクサ２１ｏ−１と同時かそれよりも前にオン状態にされる。このとき、第５のマルチプレクサ２２は、第１の入力端子ＣＨ１を選択するように切り替えられている。
これにより、被検査対象である半導体ＬＳＩが持つ１，３，５，７番目の出力端子に接続されている１，３，５，７番目の配線のみが２つのマルチプレクサ２１ｏ−１，２２を介して定電流回路３に接続され、これらに隣接する２，４，６，８番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第５のマルチプレクサ２２および第１のリレースイッチ２３ｏ−１を通って第１のマルチプレクサ２１ｏ−１の出力端子１−１，１−３，１−５，１−７から順次出力される。
動作状態とされた第１のマルチプレクサ２１ｏ−１は、定電流回路３から第５のマルチプレクサ２２および第１のリレースイッチ２３ｏ−１を介して入力される信号を４つの出力端子１−１，１−３，１−５，１−７に順次に切り替えて出力する。
また、第１のマルチプレクサ２１ｏ−１と同時に動作状態とされた第３のマルチプレクサ２１ｅ−１は、４つの出力端子１−２，１−４，１−６，１−８を順次切り替えて選択する。これにより、４つの出力端子１−２，１−４，１−６，１−８に接続されている半導体ＬＳＩの２，４，６，８番目の配線が、第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２を介して順次接地される。ここでは第１の実施形態と同様に、第１のマルチプレクサ２１ｏ−１においてｉ（ｉ＝１，２，３，４）番目の出力端子１−１，１−３，１−５，１−７を選択しているときは、第２のマルチプレクサ２１ｅ−１においてもｉ番目の出力端子１−２，１−４，１−６，１−８を選択する。
なお、このように第１および第３のマルチプレクサ２１ｏ−１，２１ｅ−１が動作しているときに、他の第２および第４のマルチプレクサ２１ｏ−２，２１ｅ−２は非動作状態であっても良いし、動作状態であっても良い（図７の例では非動作状態としている）。これは、以下のような理由による。
すなわち、個々のマルチプレクサには抵抗成分Ｒおよび容量成分Ｃの負荷が存在する。これらの抵抗成分Ｒと容量成分Ｃは、マルチプレクサの動作速度（信号の切替時間）に大きな影響を与えている。つまり、マルチプレクサが選択する信号を切り替えるときに、選択した信号ラインのオン状態が確立して信号を安定的に読み込めるようになるまでの時間に関しては、抵抗成分Ｒと容量成分Ｃとの積ＣＲが時定数として効いてくる。そのため、何れか一方の成分でも大きくなると、マルチプレクサの信号の切替速度は遅くなってしまう。よって、マルチプレクサの動作速度を速くするためには、抵抗成分Ｒと容量成分Ｃの値を小さくすることが望まれる。
図６のように複数のマルチプレクサをツリー状に接続してマルチプレクサ回路を構成した場合には、選択した信号ラインで繋がっている各段のマルチプレクサの抵抗成分Ｒと容量成分Ｃとが縦続接続されることになり、各成分の値が合計されて時定数が大きなものとなってしまう。例えば、上層のマルチプレクサで何れか１つの出力端子からの信号ラインを選択し、その下層のマルチプレクサで上層のマルチプレクサからの信号ラインを選択していたとすると、下層のマルチプレクサが持つ抵抗成分ＲＤおよび容量成分ＣＤと、上層のマルチプレクサが持つ抵抗成分ＲＵおよび容量成分ＣＵが各々縦続接続される形となり、時定数は（ＲＤ＋ＲＵ）×（ＣＤ＋ＣＵ）のように大きな値となってしまう。
これに対して、第２の実施形態では、下層のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２と上層のマルチプレクサ２２との間にリレースイッチ２３ｏ−１〜２３ｏ−４，２３ｅ−１〜２３ｅ−４を設ける構成とし、上層のマルチプレクサ２２との接続をＣＨ１〜ＣＨ４のように適切に切り分けている。そのため、第１および第３のマルチプレクサ２１ｏ−１，２１ｅ−２が動作しているときに、第２および第４のマルチプレクサ２１ｏ−２，２１ｅ−２に接続されている第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３はまだオフ状態となっている。なお、第１のリレースイッチ２３ｏ−１および第５のリレースイッチ２３ｅ−１と一部オーバーラップして第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３がオンとなる期間はあるが、この期間でオン状態は確立していない。したがって、第２および第４のマルチプレクサ２１ｏ−２，２１ｅ−２は信号の選択ラインから切り離されている。
また、第２層における第５のマルチプレクサ２２で第１の出力端子ＣＨ１を選択している状態のときは、第５のマルチプレクサ２２では第２〜第４の入力端子ＣＨ２〜ＣＨ４を選択する状態にはなっていない。よって、第３のマルチプレクサ２１ｅ−１が動作中であっても、これも信号の選択ラインから切り離されている。
つまり、第１のマルチプレクサ２１ｏ−１と第５のマルチプレクサ２２だけが第１のリレースイッチ２３ｏ−１を介して接続された状態となっている。したがって、第２〜第４のマルチプレクサ２１ｏ−２，２１ｅ−１，２１ｅ−２が例え動作状態であっても、これらの抵抗成分Ｒや容量成分Ｃが縦続接続されて時定数ＣＲの値が大きくなってしまうことがない。このために、第１および第３のマルチプレクサ２１ｏ−１，２１ｅ−１が動作しているときに、他の第２および第４のマルチプレクサ２１ｏ−２，２１ｅ−２は非動作状態であっても良いし、動作状態であっても良いのである。
上述したように、４つの出力端子１−１，１−３，１−５，１−７の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第５のマルチプレクサ２２、第１のリレースイッチ２３ｏ−１および第１のマルチプレクサ２１ｏ−１を介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの１，３，５，７番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。
すなわち、例えば第１のマルチプレクサ２１ｏ−１において１番目の出力端子１−１を選択しているときは、それに対応する半導体ＬＳＩの１番目の出力端子に接続されている１番目の配線が第１のマルチプレクサ２１ｏ−１、第１のリレースイッチ２３ｏ−１、第５のマルチプレクサ２２を介して定電流回路３に接続される。一方、半導体ＬＳＩの１番目の配線が定電流回路３に接続されているときに、これに隣接する２番目の配線は、第３のマルチプレクサ２１ｅ−１、第５のリレースイッチ２３ｅ−１、第６のリレースイッチ２３ｅ−２を介して接地されている。そのため、１番目の配線にオープン異常がなく、かつ、２番目の配線間にショート異常も無ければ、保護ダイオードが正常に働く結果、ダイオード特性に従った電位が入力端子２に現れる。一方、１番目の配線にオープン異常が生じていれば、入力端子２の電位は所定のクランプ電位となる。また、１番目の配線と２番目の配線との間にショート異常が生じていれば、入力端子２の電位は０Ｖとなる。
したがって、第１のリレースイッチ２３ｏ−１と第５のリレースイッチ２３ｅ−１と第６のリレースイッチ２３ｅ−２とをオンにするとともに、第１のマルチプレクサ２１ｏ−１で１番目の出力端子１−１を、第３のマルチプレクサ２１ｅ−１で１番目の出力端子１−２を選択して、そのとき入力端子２に現れる電位を測定することにより、１番目の配線に関してオープンテストと２番目の配線間におけるショートテストとを同時に行うことができる。すなわち、そのときの測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。そして、第１のマルチプレクサ２１ｏ−１および第３のマルチプレクサ２１ｅ−１で選択する出力端子を順次切り替えていけば、半導体ＬＳＩの１，３，５，７番目の配線についてオープンショートテストを順次行うことができる。
第１のマルチプレクサ２１ｏ−１で全ての出力端子１−１，１−３，１−５，１−７を選択し終わったら、第１のリレースイッチ２３ｏ−１と第５のリレースイッチ２３ｅ−１と第６のリレースイッチ２３ｅ−２とをオフに切り替えるとともに、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１とをオフ状態、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２とをオン状態に切り替える。
上述したように、第１のリレースイッチ２３ｏ−１と第３のリレースイッチ２３ｏ−３、第５のリレースイッチ２３ｅ−１と第７のリレースイッチ２３ｅ−３、および第６のリレースイッチ２３ｏ−２と第８のリレースイッチ２３ｅ−４は、それぞれオン期間の一部を互いにオーバーラップさせている。これにより、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１との動作が完了して次の第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２とに動作を切り替える際に、第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４は既にオン状態が確立している。したがって、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１の動作終了後に、第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４のオン状態が確立するまでの時間を待つことなく、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２とに直ちに切り替えて動作させることができる。
第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４のオン状態が確立しているとき、第２層における第５のマルチプレクサ２２の第３の出力端子ＣＨ３に第１層における第２のマルチプレクサ２１ｏ−２を介して半導体ＬＳＩの９，１１，１３，１５番目の配線が接続され、１０，１２，１４，１６番目の配線は第４のマルチプレクサ２１ｅ−２、第７のリレースイッチ２３ｅ−３、第８のリレースイッチ２３ｅ−４を介して接地された状態となる。
このとき、第５のマルチプレクサ２２は動作状態となっており、第３の入力端子ＣＨ３を選択するように切り替えられている。なお、第５のマルチプレクサ２２において、第１の出力端子ＣＨ１の選択状態から第３の出力端子ＣＨ３の選択状態へと切り替える動作も高速に行うことができる。
これにより、被検査対象である半導体ＬＳＩが持つ９，１１，１３，１５番目の出力端子に接続されている９，１１，１３，１５番目の配線のみが２つのマルチプレクサ２１ｏ−２，２２を介して定電流回路３に接続され、これらに隣接する１０，１２，１４，１６番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第５のマルチプレクサ２２および第３のリレースイッチ２３ｏ−３を通って第２のマルチプレクサ２１ｏ−２の出力端子１−９，１−１１，１−１３，１−１５から順次出力される。
このような状態で動作状態とされた第２のマルチプレクサ２１ｏ−２は、定電流回路３から第５のマルチプレクサ２２および第３のリレースイッチ２３ｏ−３を介して入力される信号を４つの出力端子１−９，１−１１，１−１３，１−１５に順次に切り替えて出力する。
また、第２のマルチプレクサ２１ｏ−２と同時に動作状態とされた第４のマルチプレクサ２１ｅ−２は、４つの出力端子１−１０，１−１２，１−１４，１−１６を順次切り替えて選択する。これにより、４つの出力端子１−１０，１−１２，１−１４，１−１６に接続されている半導体ＬＳＩの１０，１２，１４，１６番目の配線が、第７のリレースイッチ２３ｅ−３、第８のリレースイッチ２３ｅ−４を介して順次接地される。ここでも、第２のマルチプレクサ２１ｏ−２においてｉ（ｉ＝１，２，３，４）番目の出力端子１−９，１−１１，１−１３，１−１５を選択しているときは、第４のマルチプレクサ２１ｅ−２においてもｉ番目の出力端子１−１０，１−１２，１−１４，１−１６を選択する。
上述したように、４つの出力端子１−９，１−１１，１−１３，１−１５の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第５のマルチプレクサ２２、第３のリレースイッチ２３ｏ−３および第２のマルチプレクサ２１ｏ−２を介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの９，１１，１３，１５番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。すなわち、入力端子２の測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。
第２のマルチプレクサ２１ｏ−２で全ての出力端子１−９，１−１１，１−１３，１−１５を選択し終わったら、第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４とをオフに切り替えるとともに、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２をオフ状態、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１をオン状態に切り替える。このとき、第３のリレースイッチ２３ｏ−３と第７のリレースイッチ２３ｅ−３と第８のリレースイッチ２３ｅ−４とがオフとされるよりも前に、第１のリレースイッチ２３ｏ−１と第２のリレースイッチ２３ｏ−２と第５のリレースイッチ２３ｅ−１とをオンにしておく。これにより、第３のリレースイッチ２３ｏ−３のオン期間における後半部と、第５のリレースイッチ２３ｅ−１のオン期間における前半部とがオーバーラップする。また、第７のリレースイッチ２３ｅ−３のオン期間における後半部と第１のリレースイッチ２３ｏ−１のオン期間における前半部とがオーバーラップする。また、第８のリレースイッチ２３ｅ−４のオン期間における後半部と第２のリレースイッチ２３ｏ−２のオン期間における前半部とがオーバーラップする。
第３のマルチプレクサ２１ｅ−１は、第５のリレースイッチ２３ｅ−１のオン期間における後半部（第５のリレースイッチ２３ｅ−１のオン状態が確立するころのタイミング）でオン状態となる。また、第１のマルチプレクサ２１ｏ−１は、第１のリレースイッチ２３ｏ−１、第２のリレースイッチ２３ｏ−２のオン期間における後半部（第１のリレースイッチ２３ｏ−１、第２のリレースイッチ２３ｏ−２のオン状態が確立するころのタイミング）でオン状態となる。したがって、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２の動作終了後に、第１のリレースイッチ２３ｏ−１と第２のリレースイッチ２３ｏ−２と第５のリレースイッチ２３ｅ−１のオン状態が確立するまでの時間を待つことなく、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１に直ちに切り替えて動作させることができる。
第１のリレースイッチ２３ｏ−１と第２のリレースイッチ２３ｏ−２と第５のリレースイッチ２３ｅ−１のオン状態が確立しているとき、第２層における第５のマルチプレクサ２２の第２の出力端子ＣＨ２に第１層における第３のマルチプレクサ２１ｅ−１を介して半導体ＬＳＩの２，４，６，８番目の配線が接続され、１，３，５，７番目の配線は第１のマルチプレクサ２１ｅ−１、第１のリレースイッチ２３ｏ−１、第２のリレースイッチ２３ｏ−２を介して接地された状態となる。
このとき、第５のマルチプレクサ２２は動作状態となっており、第２の入力端子ＣＨ２を選択するように切り替えられている。なお、第５のマルチプレクサ２２において、第３の入力端子ＣＨ３の選択状態から第２の入力端子ＣＨ２の選択状態へと切り替える動作も高速に行うことができる。
これにより、被検査対象である半導体ＬＳＩが持つ２，４，６，８番目の出力端子に接続されている２，４，６，８番目の配線のみが２つのマルチプレクサ２１ｅ−１，２２を介して定電流回路３に接続され、これらに隣接する１，３，５，７番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第５のマルチプレクサ２２および第５のリレースイッチ２３ｅ−１を通って第３のマルチプレクサ２１ｅ−１の出力端子１−２，１−４，１−６，１−８から順次出力される。
このような状態で動作状態とされた第３のマルチプレクサ２１ｅ−１は、定電流回路３から第５のマルチプレクサ２２および第５のリレースイッチ２３ｅ−１を介して入力される信号を４つの出力端子１−２，１−４，１−６，１−８に順次に切り替えて出力する。
また、第３のマルチプレクサ２１ｅ−１と同時に動作状態とされた第１のマルチプレクサ２１ｏ−１は、４つの出力端子１−１，１−３，１−５，１−７を順次切り替えて選択する。これにより、４つの出力端子１−１，１−３，１−５，１−７に接続されている半導体ＬＳＩの１，３，５，７番目の配線が、第１のリレースイッチ２３ｏ−１、第２のリレースイッチ２３ｏ−２を介して順次接地される。ここでは第１の実施形態と同様に、第３のマルチプレクサ２１ｅ−１においてｉ（ｉ＝１，２，３，４）番目の出力端子１−２，１−４，１−６，１−８を選択しているときは、第１のマルチプレクサ２１ｏ−１において（ｉ＋１）番目の出力端子１−３，１−５，１−７，１−１を選択する（ただし、ｉ＝４のときは５番目がないので１番目の入力端子１−１としている）。
上述したように、４つの出力端子１−２，１−４，１−６，１−８の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第５のマルチプレクサ２２、第５のリレースイッチ２３ｅ−１および第３のマルチプレクサ２１ｅ−１を介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの２，４，６，８番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。すなわち、入力端子２の測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。
第３のマルチプレクサ２１ｅ−３で全ての出力端子１−２，１−４，１−６，１−８を選択し終わったら、第１のリレースイッチ２３ｏ−１と第２のリレースイッチ２３ｏ−２と第５のリレースイッチ２３ｅ−１とをオフに切り替えるとともに、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１をオフ状態、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２をオン状態に切り替える。このとき、第１のリレースイッチ２３ｏ−１と第２のリレースイッチ２３ｏ−２と第５のリレースイッチ２３ｅ−１とがオフとされるよりも前に、第３のリレースイッチ２３ｏ−３と第４のリレースイッチ２３ｏ−４と第７のリレースイッチ２３ｅ−３とをオンにしておく。これにより、第１のリレースイッチ２３ｏ−１のオン期間における後半部と第３のリレースイッチ２３ｏ−３のオン期間における前半部とがオーバーラップする。また、第２のリレースイッチ２３ｏ−２のオン期間における後半部と、第４のリレースイッチ２３ｏ−４のオン期間における前半部とがオーバーラップする。また、第５のリレースイッチ２３ｅ−１のオン期間における後半部と第７のリレースイッチ２３ｅ−３のオン期間における前半部とがオーバーラップする。
第４のマルチプレクサ２１ｅ−２は、第７のリレースイッチ２３ｅ−３のオン期間における後半部（第７のリレースイッチ２３ｅ−３のオン状態が確立するころのタイミング）でオン状態となる。また、第２のマルチプレクサ２１ｏ−２は、第３のリレースイッチ２３ｏ−３、第４のリレースイッチ２３ｏ−４のオン期間における後半部（第３のリレースイッチ２３ｏ−３、第４のリレースイッチ２３ｏ−４のオン状態が確立するころのタイミング）でオン状態となる。したがって、第１のマルチプレクサ２１ｏ−１と第３のマルチプレクサ２１ｅ−１の動作終了後に、第３のリレースイッチ２３ｏ−３と第４のリレースイッチ２３ｏ−４と第７のリレースイッチ２３ｅ−３のオン状態が確立するまでの時間を待つことなく、第２のマルチプレクサ２１ｏ−２と第４のマルチプレクサ２１ｅ−２に直ちに切り替えて動作させることができる。
第３のリレースイッチ２３ｏ−３と第４のリレースイッチ２３ｏ−４と第７のリレースイッチ２３ｅ−３のオン状態が確立しているとき、第２層における第５のマルチプレクサ２２の第４の出力端子ＣＨ４に第１層における第４のマルチプレクサ２１ｅ−２を介して半導体ＬＳＩの１０，１２，１４，１６番目の配線が接続され、９，１１，１３，１５番目の配線は第２のマルチプレクサ２１ｏ−２、第３のリレースイッチ２３ｏ−３、第４のリレースイッチ２３ｏ−４を介して接地された状態となる。
このとき、第５のマルチプレクサ２２は動作状態となっており、第４の入力端子ＣＨ４を選択するように切り替えられている。なお、第５のマルチプレクサ２２において、第２の入力端子ＣＨ２の選択状態から第４の入力端子ＣＨ４の選択状態へと切り替える動作も高速に行うことができる。
これにより、被検査対象である半導体ＬＳＩが持つ１０，１２，１４，１６番目の出力端子に接続されている１０，１２，１４，１６番目の配線のみが２つのマルチプレクサ２１ｅ−２，２２を介して定電流回路３に接続され、これらに隣接する９，１１，１３，１５番目の配線が接地されたことと等価な状態となる。このとき、定電流回路３より出力された定電流の信号は、第５のマルチプレクサ２２および第７のリレースイッチ２３ｅ−３を通って第４のマルチプレクサ２１ｅ−２の出力端子１−１０，１−１２，１−１４，１−１６から順次出力される。
このような状態で動作状態とされた第４のマルチプレクサ２１ｅ−２は、定電流回路３から第５のマルチプレクサ２２および第７のリレースイッチ２３ｅ−３を介して入力される信号を４つの出力端子１−１０，１−１２，１−１４，１−１６に順次に切り替えて出力する。
また、第４のマルチプレクサ２１ｅ−２と同時に動作状態とされた第２のマルチプレクサ２１ｏ−２は、４つの出力端子１−９，１−１１，１−１３，１−１５を順次切り替えて選択する。これにより、４つの出力端子１−９，１−１１，１−１３，１−１５に接続されている半導体ＬＳＩの９，１１，１３，１５番目の配線が、第３のリレースイッチ２３ｏ−３、第４のリレースイッチ２３ｏ−４を介して順次接地される。ここでは、第４のマルチプレクサ２１ｅ−２においてｉ（ｉ＝１，２，３，４）番目の出力端子１−１０，１−１２，１−１４，１−１６を選択しているときは、第２のマルチプレクサ２１ｏ−２において（ｉ＋１）番目の出力端子１−１１，１−１３，１−１５，１−９を選択する（ただし、ｉ＝４のときは５番目がないので１番目の出力端子１−９としている）。
上述したように、４つの出力端子１−１０，１−１２，１−１４，１−１６の先には半導体ＬＳＩの保護ダイオード（図示せず）が接続されている。したがって、定電流回路３より入力端子２、第５のマルチプレクサ２２、第７のリレースイッチ２３ｅ−３および第４のマルチプレクサ２１ｅ−２を介して半導体ＬＳＩに定電流を供給したときに、入力端子２に現れる電位を測定すれば、半導体ＬＳＩの１０，１２，１４，１６番目の配線に関して、保護ダイオードを利用したオープンショートテストを順次行うことが可能である。すなわち、入力端子２の測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、０Ｖであればショートであると判定することができる。
以上のようにして奇数ブロックＯｄｄにおける第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２と偶数ブロックＥｖｅｎにおける第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２とが切れ目無く動作している間、第５のマルチプレクサ２２は常に動作状態となっており、第１〜第４の出力端子ＣＨ１〜ＣＨ４を順次に選択している。
以上詳しく説明したように、第２の実施形態によれば、リレースイッチに比べて高速に動作が可能なマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２を用いて半導体ＬＳＩの配線を高速に順次選択していきながら、選択した配線に隣接する他の配線をリレースイッチ２３ｏ−２，２３ｏ−４，２３ｅ−２，２３ｅ−４で接地するように切り替えておき、入力端子２に現れる電位を測定することにより、保護ダイオードを利用したオープンショートテストを極めて高速に行うことができる。また、複数のマルチプレクサを使って入力端子２を１つに絞っているので、それに接続される定電流回路３の数が１つで済み、接続状態検査装置の回路規模を小さくすることもできる。
また、第２の実施形態では、第１層において信号の選択期間中であるマルチプレクサに接続されたリレースイッチと、接地のためにオンとされるリレースイッチとを除く他のリレースイッチはオフとすることにより、リレースイッチがオフとされた第１層のマルチプレクサの抵抗成分Ｒと容量成分Ｃとをツリー構造中から切り離すことができる。これにより、マルチプレクサ回路の動作速度に影響を与える時定数ＣＲの値が増大しないようにすることができる。なお、通常リレースイッチは抵抗値がマルチプレクサに比べて充分に小さいので、マルチプレクサと縦続接続しても、マルチプレクサ同士を縦続接続する場合に比べて直列抵抗の値を減らすことができ、結果的に時定数ＣＲの値を小さくすることができる。
また、第２の実施形態では、４個のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２の入力がそれぞれ第５のマルチプレクサ２２の４個の出力端子ＣＨ１〜ＣＨ４に個別に接続され、１つの出力端子に対して複数のマルチプレクサが並列的に接続されていない。すなわち、第２層における第５のマルチプレクサ２２の１つの出力端子には、２つのリレースイッチのみが並列に接続され、そのうちの１つのみに第１層のマルチプレクサが１つ縦続接続されているのみである。したがって、１つの信号ラインに並列接続されるマルチプレクサおよびリレースイッチの数を少なくして、個々のマルチプレクサや個々のリレースイッチにおける容量成分Ｃの値そのものが大きくならないようにすることができる。
このように、第２の実施形態によれば、多くのマルチプレクサやリレースイッチが同時には接続されないようにして、多くの抵抗成分Ｒや容量成分Ｃが縦続接続されないようにすることができるとともに、個々のマルチプレクサや個々のリレースイッチが持つ抵抗成分Ｒや容量成分Ｃの値そのものも小さくすることができる。したがって、合計の時定数ＣＲの値を小さくすることができ、時定数ＣＲの増大によってマルチプレクサ回路全体の動作速度が遅くなってしまうという不都合を防止することができる。
また、第２の実施形態によれば、８個のリレースイッチ２３ｏ−１〜２３ｏ−４，２３ｅ−１〜２３ｅ−４のうち３組のリレースイッチのオン期間をオーバーラップさせるようにしている。このため、配線の選択に使用する第１層のマルチプレクサを次のものに切り替えるとともに、その選択した配線に隣接する配線を接地する際に、切り替え後の新たなマルチプレクサに接続されたリレースイッチがオフからオンになるまでの長い時間を全く待たなくて済む。つまり、リレースイッチのオン状態が確立するまでの長い待ち時間を持つことなく、第１層における複数のマルチプレクサ２１ｏ−１，２１−２，２１ｅ−１，２１ｅ−２を切れ目無く切り替えて順次に動作させることができる。これにより、保護ダイオードを利用したオープンショートテストを極めて高速に行うことができる。
なお、上記第２の実施形態では、奇数ブロックＯｄｄにおける第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２を最初に順次選択し、その後で偶数ブロックＥｖｅｎにおける第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２を順次選択していく例について説明したが、本発明はこの例に限定されない。例えば、奇数ブロックＯｄｄにおける第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２，と偶数ブロックＥｖｅｎにおける第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２とを交互に選択していくようにしても良い。
また、上記第２の実施形態において、奇数ブロックＯｄｄにおける第１および第３のリレースイッチ２３ｏ−１，２３ｏ−３で第１および第２のマルチプレクサ２１ｏ−１，２１ｏ−２の何れかを選択しているときは、偶数ブロックＥｖｅｎにおける第５〜第８のリレースイッチ２３ｅ−１〜２３ｅ−４の全てをオンにして偶数ブロックＥｖｅｎを全て接地するようにしても良い。また、偶数ブロックＥｖｅｎにおける第５および第７のリレースイッチ２３ｅ−１，２３ｅ−３で第３および第４のマルチプレクサ２１ｅ−１，２１ｅ−２の何れかを選択しているときは、奇数ブロックＯｄｄにおける第１〜第４のリレースイッチ２３ｏ−１〜２３ｏ−４の全てをオンにして奇数ブロックＯｄｄを全て接地するようにしても良い。
また、上記第２の実施形態では、第２層における第５のマルチプレクサ２２の１つの出力端子に対してマルチプレクサは１つのみ（例えば、第１の出力端子ＣＨ１に対して第１のマルチプレクサ２１ｏ−１のみ）を接続する構成について説明した。上述のように、マルチプレクサの並列接続の数は少ない方が、当該マルチプレクサ自身が持つ容量成分Ｃの値そのものが大きくならないようにすることができる点で好ましいが、必ずしも接続数は１つである必要はなく、図８のように、１つの出力端子に対して複数のマルチプレクサを並列的に接続しても良い。その場合には、１つの出力端子と複数のマルチプレクサとの間にそれぞれリレースイッチを設けるとともに、それらのリレースイッチと並列的に、接地のためのリレースイッチを１つ設ける。また、このように構成した場合、ある出力端子に接続されているマルチプレクサを選択した後は、他の出力端子に接続されているマルチプレクサを選択するのが好ましい。異なる出力端子に接続されているマルチプレクサを交互に選択していくことによって、オーバーラップして同時にオンとなっている２つのリレースイッチがあっても、片方は第５のマルチプレクサ２２が選択状態になくてツリー構造から切り離されることになるので、時定数ＣＲを小さくする上で、より好ましい。
また、上記第１の実施形態では、第１層における各々のマルチプレクサ１１ｏ，１１ｅが４つの出力端子を備え、第２層におけるマルチプレクサ１２が２つの出力端子を備える例について説明したが、ここに示した入力端子の数は単なる一例であって、これに限定されるものではない。また、上記第２の実施形態では、第１層における各々のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２が４つの出力端子を備え、第２層におけるマルチプレクサ２２が４つの出力端子を備える例について説明したが、ここに示した入力端子の数は単なる一例であって、これに限定されるものではない。
また、上記第１の実施形態では第１層に２個のマルチプレクサ１１ｏ，１１ｅを備え、第２の実施形態では第１層に４個のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２を備える例について説明したが、ここに示したマルチプレクサの数は単なる一例であって、これに限定されるものではない。
また、上記第１および第２の実施形態では、第１層と第２層の２層構造から成るツリー接続の構成について説明したが、ここに示した階層の数は単なる一例であって、これに限定されるものではない。
また、上記第１および第２の実施形態では、入力端子２を最終的に１つに絞る例について説明したが、本発明はこれに限定されない。入力端子の数は複数であっても良い。入力端子の数を少なくした方が、それに接続される定電流回路３の数も少なくでき、回路規模をより小さくできる点で好ましいが、必ずしも入力端子を１つにする必要はない。例えば、選択しなければならない配線数が数千以上もある超多ピン構造のＬＳＩが検査対象の場合は、入力端子の数を数個に減らせるだけでも回路規模縮小の点で極めて大きな効果がある。それに加え、数個の定電流回路３でオープンショートテストを並列的に行うことにより、処理速度の高速化も図ることができる。
また、上記第１の実施形態において、第１のリレースイッチ１３ｏ−１と第３のリレースイッチ１３ｅ−１とを設けずにこの部分を短絡しておき、第２のリレースイッチ１３ｏ−２および第４のリレースイッチ１３ｅ−２だけで、第１および第２のマルチプレクサ１１ｏ，１１ｅの出力端子を接地端子に接続するか否かを切り替えるようにしても良い。
同様に、上記第２の実施形態において、第１のリレースイッチ２３ｏ−１と第３のリレースイッチ２３ｏ−３と第５のリレースイッチ２３ｅ−１と第７のリレースイッチ２３ｅ−３とを設けずにこの部分を短絡しておき、第２のリレースイッチ２３ｏ−２、第４のリレースイッチ２３ｏ−４、第６のリレースイッチ２３ｅ−２および第８のリレースイッチ２３ｅ−４だけで、第１〜第４のマルチプレクサ２１ｏ−１，２１ｏ−２，２１ｅ−１，２１ｅ−２の出力端子を接地端子に接続するか否かを切り替えるようにしても良い。
ただし、上記第１および第２の実施形態で示したように、第１層のマルチプレクサと第２層のマルチプレクサとの間にリレースイッチを設けておくと、信号の選択状態になく動作が不要なときはリレースイッチをオフにすることによって第１層のマルチプレクサをツリー構造から切り離すことができ、時定数ＣＲを小さくする上で、より好ましい。
また、上記第１および第２の実施形態では、半導体ＬＳＩの出力端子に本実施形態の接続状態検査装置を接続してオープンショートテストを行う例について説明したが、半導体ＬＳＩの入力端子に本実施形態の接続状態検査装置を接続してオープンショートテストを行うことも同様に可能である。
その他、上記第１および第２の実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明は、半導体の配線のオープン（断線）の有無と配線間のショート（短絡）の有無とを同時に検査する装置に有用である。本発明による配線の接続状態検査装置の適用技術としては、例えば、超多ピン出力のＬＳＩに関する電気的特性の検査を行うテストシステムなどが考えられる。
Claims (6)
- 奇数番目の配線に接続される複数の端子を順次に切り替えて１つずつ選択する奇数用マルチプレクサと、
偶数番目の配線に接続される複数の端子を順次に切り替えて１つずつ選択する偶数用マルチプレクサと、
上記奇数用マルチプレクサを接地端子に接続するか否かを切り替える奇数用リレースイッチと、
上記偶数用マルチプレクサを接地端子に接続するか否かを切り替える偶数用リレースイッチとを備え、
上記奇数用リレースイッチおよび上記偶数用リレースイッチの一方が上記接地端子への接続を選択していないときは他方が上記接地端子への接続を選択するようにしたことを特徴とする配線の接続状態検査装置。 - 上記奇数用マルチプレクサおよび上記偶数用マルチプレクサを複数組備えるとともに、上記奇数用リレースイッチおよび上記偶数用リレースイッチを複数組備え、
何れか一の奇数用リレースイッチが上記接地端子への接続を選択していないときは少なくとも上記一の奇数用リレースイッチに対応する何れか一の偶数用リレースイッチが上記接地端子への接続を選択し、何れか一の偶数用リレースイッチが上記接地端子への接続を選択していないときは少なくとも上記一の偶数用リレースイッチに対応する何れか一の奇数用リレースイッチが上記接地端子への接続を選択するようにしたことを特徴とする請求の範囲第１項に記載の配線の接続状態検査装置。 - 上記奇数用マルチプレクサとの接続および上記偶数用マルチプレクサとの接続を順次に切り替える上位層のマルチプレクサを備え、
上記奇数用マルチプレクサおよび上記偶数用マルチプレクサと上記上位層のマルチプレクサとの間に上記奇数用リレースイッチおよび上記偶数用リレースイッチを設けたことを特徴とする請求の範囲第１項に記載の配線の接続状態検査装置。 - 上記複数組の奇数用マルチプレクサおよび偶数用マルチプレクサとの接続を順次に切り替える上位層のマルチプレクサを備え、
上記複数組の奇数用マルチプレクサおよび偶数用マルチプレクサと上記上位層のマルチプレクサとの間に上記複数組の奇数用リレースイッチおよび偶数用リレースイッチを設けたことを特徴とする請求の範囲第２項に記載の配線の接続状態検査装置。 - 上記複数組の奇数用リレースイッチおよび偶数用リレースイッチの少なくとも一部のリレースイッチのオン期間をオーバーラップさせるようにしたことを特徴とする請求の範囲第４項に記載の配線の接続状態検査装置。
- 上記複数組の奇数用リレースイッチおよび偶数用リレースイッチのうちオン期間をオーバーラップさせる少なくとも一部のリレースイッチは、上記上位層のマルチプレクサの互いに異なる端子に接続されているものであることを特徴とする請求の範囲第５項に記載の配線の接続状態検査装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPPCT/JP2005/003235 | 2005-02-21 | ||
| PCT/JP2005/003235 WO2006087826A2 (ja) | 2005-02-21 | 2005-02-21 | 配線の接続状態検査装置 |
| PCT/JP2005/019345 WO2006087844A1 (ja) | 2005-02-21 | 2005-10-14 | 配線の接続状態検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2006087844A1 true JPWO2006087844A1 (ja) | 2008-07-03 |
Family
ID=36916258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007503573A Pending JPWO2006087844A1 (ja) | 2005-02-21 | 2005-10-14 | 配線の接続状態検査装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20080061795A1 (ja) |
| EP (1) | EP1852705A1 (ja) |
| JP (1) | JPWO2006087844A1 (ja) |
| KR (1) | KR20070110293A (ja) |
| CN (1) | CN101142490A (ja) |
| CA (1) | CA2598822A1 (ja) |
| TW (1) | TW200643432A (ja) |
| WO (2) | WO2006087826A2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5194804B2 (ja) * | 2008-01-08 | 2013-05-08 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
| CN101539604B (zh) * | 2009-04-20 | 2011-07-20 | 日立电梯（中国）有限公司 | 配线检测系统及配线检测方法 |
| JP5674097B2 (ja) | 2009-12-04 | 2015-02-25 | 矢崎総業株式会社 | ワイヤハーネス導通検査装置、ワイヤハーネス導通検査プログラムおよびワイヤハーネス導通検査方法 |
| CN102279356A (zh) * | 2010-06-08 | 2011-12-14 | 旺宏电子股份有限公司 | 集成电路测试方法 |
| CN102841289B (zh) * | 2012-08-08 | 2015-04-08 | 中国北车集团大连机车车辆有限公司 | 跳线地址插头的检验装置和方法 |
| JP6002552B2 (ja) * | 2012-11-14 | 2016-10-05 | 矢崎総業株式会社 | 付捨て電線の判定方法、及びプログラム |
| CN106501558A (zh) * | 2016-09-22 | 2017-03-15 | 国网辽宁省电力有限公司鞍山供电公司 | 一种电力输电线路参数测试时的安全接线方法 |
| CN110611606A (zh) * | 2018-06-14 | 2019-12-24 | 北京德知航创科技有限责任公司 | 一种电气连接模块 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5875073A (ja) * | 1981-10-29 | 1983-05-06 | Yokogawa Hewlett Packard Ltd | 直流特性測定システム |
| US5124509A (en) * | 1991-01-15 | 1992-06-23 | Calcomp, Inc. | Digitizer with capacitive and inductive coupling |
| JP3640836B2 (ja) * | 1999-06-28 | 2005-04-20 | シャープ株式会社 | 複合半導体集積回路装置の接続試験方法 |
| US6876567B2 (en) * | 2001-12-21 | 2005-04-05 | Intel Corporation | Ferroelectric memory device and method of reading a ferroelectric memory |
| JP2004077167A (ja) * | 2002-08-12 | 2004-03-11 | Kanda Kogyo Kk | 半導体素子の接続状態検査方法及び接続状態検査装置 |
| JP4061533B2 (ja) * | 2002-08-26 | 2008-03-19 | 横河電機株式会社 | Ｉｃテスタ |
-
2005
- 2005-02-21 WO PCT/JP2005/003235 patent/WO2006087826A2/ja not_active Application Discontinuation
- 2005-10-14 CN CNA2005800482446A patent/CN101142490A/zh active Pending
- 2005-10-14 KR KR1020077018427A patent/KR20070110293A/ko not_active Application Discontinuation
- 2005-10-14 EP EP05795762A patent/EP1852705A1/en not_active Withdrawn
- 2005-10-14 WO PCT/JP2005/019345 patent/WO2006087844A1/ja active Application Filing
- 2005-10-14 CA CA002598822A patent/CA2598822A1/en not_active Abandoned
- 2005-10-14 JP JP2007503573A patent/JPWO2006087844A1/ja active Pending
- 2005-12-07 TW TW094143176A patent/TW200643432A/zh unknown
-
2007
- 2007-08-21 US US11/842,575 patent/US20080061795A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CA2598822A1 (en) | 2006-08-24 |
| CN101142490A (zh) | 2008-03-12 |
| KR20070110293A (ko) | 2007-11-16 |
| US20080061795A1 (en) | 2008-03-13 |
| WO2006087826A2 (ja) | 2006-08-24 |
| TW200643432A (en) | 2006-12-16 |
| WO2006087844A1 (ja) | 2006-08-24 |
| EP1852705A1 (en) | 2007-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2006087844A1 (ja) | 配線の接続状態検査装置 | |
| Jarwala et al. | A new framework for analyzing test generation and diagnosis algorithms for wiring interconnects | |
| EP2428808B1 (en) | Integrated circuit with scan chain and chip testing method | |
| GB2391358A (en) | Method of testing and/or debugging a system on chip (SOC) | |
| EP0510389A1 (en) | Ordering shift register latches in a scan ring to facilitate diagnosis, testing and isolation | |
| US7240262B2 (en) | Scan-path circuit, logic circuit including the same, and method for testing integrated circuit | |
| JPH08226954A (ja) | 複数のシステムの検査を制御する方法および装置 | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| KR100472700B1 (ko) | 반도체 소자 테스트용 프로브 카드 | |
| US7051254B2 (en) | Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device | |
| JP2008026074A (ja) | Ｉｃテスト方法及びｉｃ | |
| Sharma et al. | Boundary scan based testing algorithm to detect interconnect faults in printed circuit boards | |
| JP3804927B2 (ja) | 半導体集積回路の設計方法 | |
| JP2000121703A (ja) | 半導体モジュールの電気的特性試験方法及びその装置 | |
| JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
| JP4344114B2 (ja) | 電子装置における内部接続状態の検出方法、電子装置および電子装置用内部接続状態検出システム | |
| KR20020087931A (ko) | 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리 | |
| JP4234826B2 (ja) | 半導体集積回路の評価方法 | |
| US20090044064A1 (en) | Scan path circuit and semiconductor integrated circuit | |
| JP3531635B2 (ja) | 半導体集積回路装置 | |
| JP3055639B2 (ja) | 論理集積回路 | |
| KR200285963Y1 (ko) | 병렬 구조 프루브 카드 | |
| JP2005101388A (ja) | 半導体集積回路のテスト装置および半導体ウェハ | |
| JPH0258352A (ja) | 半導体集積回路の試験回路 | |
| JP2005099010A (ja) | 半導体集積回路 |