WO2006087826A2

WO2006087826A2 - 配線の接続状態検査装置

Info

Publication number: WO2006087826A2
Application number: PCT/JP2005/003235
Authority: WO
Inventors: Yoshito Tanaka
Original assignee: Test Research Laboratories Inc.
Priority date: 2005-02-21
Filing date: 2005-02-21
Publication date: 2006-08-24
Also published as: CA2598822A1; CN101142490A; KR20070110293A; US20080061795A1; JPWO2006087844A1; TW200643432A; WO2006087844A1; EP1852705A1

Description

配線の接続状態検査装置

技術分野

本発明は配線の接続状態検査装置に関し、特に、配線のオープン（断線）の有無と配線間のショート（短絡）の有無とを同時に検査する装置明

に用いて好適なものである。

糸田 1

書

背景技術

一般に、半導体集積回路の製造時には、不良製品を選別するために種々の検査を行うことが必要である。その検査の中に、配線が断線されていないかどうか、配線間が短絡されていなかどうかを検査する、いわゆるオープンショートテストというものがある。このオープンショー卜テストは、数ある検査項目の中で最も時間のかかるテス卜の 1つである。そのため、このオープンショ一卜テス卜に要する時間をできるだけ短くすることが望まれている。

そのような観点から、従来、オープンの有無とショートの有無とを同時に検査することを可能にした手法が提案されている（例えば、特許文献 1， 2参照）。

特許文献 1 ：特開 2 0 0 1 — 1 3 2 1 5号公報

特許文献 2 ：特開 2 0 0 4— 7 7 1 6 7号公報これらの特許文献 1， 2 に記載されたテスト手法は何れも、 L S I 内部に形成される保護ダイオードを利用して検査する手法について開示している。図 1 にその動作原理を示す。例えば、 L S I の端子 1 0 2 に接続された配線のオープンショートテストを行う場合は、当該端子 1 0 2 に定電流回路 1 0 4から定電流を流し、当該端子 1 0 2 に隣接する他の端子 1 0 1 1 0 3 は接地する。このとき、オープン /ショートの異常が無ければ、 L S I の保護ダイオード 1 0 5が正常に働く結果、ダイォード特性に従った電位が端子 1 0 2 に現れる。一方、端子 1 0 2にォープン異常が生じていれば、端子 1 0 2 の電位は、定電流のクランプ電位となる。また、端子 1 0 2がその隣接端子 1 0 1 , 1 0 3 とショートしていれば、当該端子 1 0 2の電位は 0 Vとなる。

したがって、被テスト端子に定電流を流すとともに他の隣接 «子を接地して、被テスト端子の電位を測定することにより、ォープンテス卜とシ 3—卜テス hとを同時に行うとができる。すなわち、そのときの測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、 0 Vであればシ 3 卜であると判定することがでさる。そして、被テス卜端子を順次切り替えていけば、全てのについて才

—プンショートテストを行うことができる。

このような特許文献 1 2 に記載の技術を応用して半導体 L S I のテスト装置を構成することが可能である。すなわち、プ D ブカ ― ドに配設された複数のプローブ針を半導体し S I の複数の出力端子に接触させ、半導体 L S I の入力端子に信号を入力したときに各出力端子から出力される信号を、プローブ針を介してプローブカードに入力する。また、プローブカードの入力段にはダイオードを設けておく。そして、半導体 L S I の各出力端子のうち何れか 1 つを選択して出力信号をダイォードに供給するとともに、それに隣接する他の出力端子を接地することにより、半導体 L S I 内部の配線に関して、ダイオードを利用したオーブンテストとショートテストとを同時に行うことが可能である。

このように、特許文献 1 , 2 に記載の技術では、オープンテストとショートテス卜とを同時に行うことにより、オープンショートテストに要する時間の短縮化を図っている。しかしながら、被テスト端子を順次切り替えていくためにはスィツチング動作が必要であり、そのスィッチング動作自体に多くの時間がかかってしまうという問題があった。

従来、このようなスイッチング動作には、リレースィッチが一般的に用いられていた。すなわち、プロ一ブカードを用いたテスト装置の場合

、図 2 に示すように、半導体 L S I の各出力端子 O U T 1 , 0 U Τ 2 ,

0 U T 3， · · · に対応してそれぞれリレースィッチ 1 1 1— , , 1 1 1 -₂

1 1 1 _-3, · · ' を設け、それぞれ第 1 の分岐接点 1 1 1 aを各出力端子 o U T l , O U T 2， O U T 3 , · · · に接続し、第 2 の分岐接点 1

1 1 b を接地し、共通接点 1 1 1 c を各ダイオード 1 1 2 ， 1 1 2.₂,

1 1 2 .₃₎ · · ' に接続する。そして、被テスト端子 O U T 2に対応するリレ一スィッチ 1 1 1 _₂のみ第 1 の分岐接点 1 1 1 a側に接続するととちに、他の端子に対応するリレースィッチ 1 1 1 ， 1 1 1 -3， · ■ · は第 2 の分岐接点 1 1 b側に接続するという方法である。

しかし、リレースィッチを切り替えた後、それが完全にオン状態となて安定に動作するまでには相当に長い時間が必要であり、リレースィッチの動作速度（信号の切替時間）はそれほど速いものとは言えない。したがつて、テスト対象の端子数が多くなればなるほど、合計のスイツチング時間が長くなり、オープンショートテストに要する時間が増大してしまうという問題があった。

また、出力端子 O UT 1 , 0 U T 2 , O U T 3 , · · ' 毎にリレースィッチ 1 1 1 -,. 1 1 1 -2. 1 1 1 -3， · · · を用いた構成の場合、それらの U レースイッチ 1 1 1 1 1 1 -2, 1 1 1—3， · · · 毎に複数のダィォ一ド 1 1 2 _い 1 1 2 -2 , 1 1 2—3, · · ' を設ける必要があり、テス卜装置の回路規模が大きくなつてしまうという問題もあった。発明の開示

これに対して、リレースィツチの代わりにマルチプレクサ回路を用いる方法が考えられる。マルチプレクサ回路は、複数の入力端子に並列的に加えられる入力信号を順次に切り替 _ し、山力端子から 1つずつ直列信号として出力するものであり、その切り替えに要する時間は、リレースィッチに比べて短い。また、並列的に入力された複数の信号が直列的に 1 つずつ出力されるので、ダィォ一ドの数も 1 つで済み、テスト装置の回路規模を小さくすることが可能でめ ο。

しかしながら、マルチプレクサ回路を用いた場合は、図 3のように、半導体 L S I の各出力端子 O U T 1， O U Τ 2 ， O U Τ 3 , … ' のうち何れか 1つの出力端子をマルチプレクサ 1 2 1 によって選択することは可能であるが、選択されていない他の出力端子を接地するとレぅスィツチング動作は行うことがでさない。そのため、オープンテス卜を行うことはできるが、それと同時にシ 3一卜テス卜を行うことができないという問題が生じてしまう。

本発明は、このような問題を解決するために成されたものであり、ォープンショートテストに要する時間を短くするとともに、ォ —プンショ一卜テストを行うテスト装置の回路規模を小さくすることを目的としている。

このような課題を解決するために、本発明は、奇数番目の配線を通して並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する奇数用マルチプレクサと、偶数番目の配線を通して並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する偶数用マルチプレクサと、奇数用マルチプレクサの出力端子か接地端子かを切り替える奇数用リレースイッチと、偶数用マルチプレクサの出力端子か接地端子かを切り替える偶数用リレースィツチとを備え、奇数用リレースィツチおよび偶数用リレースィツチの一方がマルチプレクザの出力端子を選択しているとさは他方が接地端子を選択するよ Ό にしている。

このように構成した本発明によれば U レースィツチに比べて高速に動作が可能なマルチプレクサを用いて半導体 L S I の被テスト端子（被テス卜配線）を高速に順次選択していさ択した配線に隣接する他の配線をリレースィツチで接地するように切り替えながら、マルチプレクサの出力端子に現れる電位を測定するとにより、配線のオープンテス卜とシトテス卜とを極めて高速に行うことができる。

本発明の他の態様では、マルチプレクサを階層構造にし、奇数用マルチプレクサの出力端子および偶数用マルチプレクサの出力端子と上位層のマルチプレクサの入力端子との間に奇数用リレースィツチおよび偶数用リレ—スィツチを設けている。

このように構成した本発明によれば複数階層のマルチプレクサを使つて出力端子の数を減らすことができその出力端子に接続されるダイ才ードの数を減らして接続状態検査装の回路規模を小さくすることが置

できる。

本明の他の態様では、奇数用マルチプレクサおよび偶数用マルチプレクを複数組備えるとともに、奇数用 U レ —スィッチおよび偶数用リレィッチを複数組備え複数組のマルチプレクサの出力端子と上位層のルチプレクサの入力子との間に複数組のリレースィッチを設けている。

のよつに構成した本発明の他の態様によれば、或る階層における複数組の奇数用マルチプレクサおよび偶数用マルチプレクサのうち、信号の選択期間中に係るマルチプレクサに接 1¾された奇数用（偶数用）リレスィツチと、そのマルチプレクサが選択している信号の配線に隣接する配線を接地するための偶数用（奇数用 ) U レースイッチとをオンとし、それ以外のリレ―スイッチをォフとすることによ Ό U レ―スィッチがオフとされたマルチプレクサの抵抗成分と容量成分とをッ構造中から切り離すことができ、マルチプレクサの動作速度に影響を与える時定数の値を小さくすることがでさる。しれにより、接続状能検査装置全体の動作速度が、複数のマルチプレクサの縦続接に起因する時定数の増大によって遅くなつてしまうという不都合を防止するしとができる。これにより、配線のォプンテス卜とショー卜テスとを極めて高速に行うことができる

また、本発明の他の態様では複数組のリレ —スィヅチの少なくとも一部のリレ一スィッチのオン期間をオーバ一ラップさせるようにしていこのように構成した本発明の他の態様によれば、或るリレースイッチがオンにされてそれに接続されたマルチプレクザで信号の選択が行われているときに少な < とももう 1 つのリレースィツチがオンにされていしれにより、信号の選択に使用するマルチプレクサを次のものに切り替える際に切り替え後の新たなマルチプレクサに接続されたリレー

·£

スイツチは既にオン状目?匕が確立しており、リレ —スィツチがオフからォンになるまでの長い時間を全く待たなくて済む。つまり、リレースイツチがォフからォンに切 Ό替わる際には比較的長い時間を要するが、そのような長い待ち時間を持つことなく、複数のマルチプレクサを切れ目無く順次に動作させてい < ことがでさるこれにより、配線のオープンテス卜とシ卜テス卜とを極めて高速に行うことができる。

また本発明の他の様では、複数組のリレースィツチの少なくとも一部のリレ一スィッチのオン期間をオーバ一ラップさせる場合に、上位層のマルチプレクサの互いに異なる入力端子に接続されているリレースィツチのオン期間をォ一バーラップさせるようにしている。このよつに構 )¾した本発明の他の態様によれば、ォ一パ、一ラップして同時にォノとなつている複数の U レースィッチがあつても、その中の 1 つ以外は、上位層のルチプレクサが信号の選択状態になくてツリー構造から切 Ό離されるとになるので、当該 1つ以外の U レ —スィッチに接続されている下位層のマルチプレクサが持つ抵抗成分や容量成分をッ

U一構造中から切り離して、マルチプレクサの動作速度に影響を与える時定数の値をより小さくすることができるこれによ Ό 、配線のォープンテストとショ一卜テス卜とを極めて高速に行うことがでる図面の簡単な説明

図 1 は、し S I 内部に形成される保護ダイォーを利用してォープンショ一テストを行う手法の動作原理を説明するための図である。

図 2は、被テス端子を順次切り替えていくために必要なスイツチング動作を実現する一般的な回路構成例を示す図でめる

3は、被テス卜端子を順次切り替えていくために必要なスィッチング動作を実現する他の回路構成例を示す図である

図 4は、第 1 の実施形態による配線の接続状態検装置の構成例を示す図でる。

図 5は、第 1 の実施形態による配線の接続状態検装置の動作例を示す夕ィングチヤ ―トである

図 6 は、第 2 の実施形態による配線の接続状態検装置の構成例を示す図である。

図 7 は、第 2 の実施形態による配線の接続状態検装置の動作例をす夕ィングチヤ一トである

図 8 は、第 2の実施形態による配線の接続状態検装置の他の構成例を示す図である。発明を実施するための最良の形

(第 1 の実施形態）

以下に、本発明の一実施形を図面に基づいて説明する。図 4は、第

1 の実施形態に係る接続状態検査装置の構成例を示す図である。図 4に示すように、第 1 の実施形態による接続状態検査装置は、 3つのマルチプレクサ l l o , 1 1 e , 1 2 を備え、これらをツリー構造状に接続して構成されている。このうち第 1 のマルチプレクサ 1 1 0 (本発明の奇数用マルチプレクザに相当 ) および第 2のマルチプレクサ 1 1 e (本発明の偶数用マルチプレクサに相当）は第 1層に属し、第 3のマルチプレクサ 1 2はそれより 1つの上の階層である第 2層に属している

このように、第 1層において 1つのマルチプレクサではなく 2つのマルチプレクサ 1 1 0 1 1 e を設けているのは、半導体 L S I が持つ複数の出力端子を奇数番目の出力端子と偶数番目の出力端子とに区別して処理できるようにするためでめ

これら複数のマルチプレクサ 1 1 o 1 1 e , 1 2 はそれぞれ、並列的に入力される複数の信号を順次に切り替えて 1 つずつ出力する。すなわち、第 1 のマルチプレクサ 1 1 0は、 4つの入力端子 1 -ぃ 1—

, 1 -₇に並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する。第 2のマルチプレクサ l i e は、 4つの入力端子 1 _₂, 1 _₄, 1 _ ₆, 1 _-8に並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する。第 3のマルチプレクサ 1 2 は、第 1のマルチプレクサ l l oおよび第 2 のマルチプレクサ 1 1 eより入力される複数の信号を順次に切り替えて 1つの出力端子 2から 1つずつ出力する。出力端子 2の先には、図 3 に示したようなダイオードが接続される。

第 1 のマルチプレクサ 1 1 oが持つ 4つの入力端子 1 _, 1.₃, 1 _₅, l _-7は、被検査対象の半導体 L S I (図示せず）の奇数番目の出力端子に接続される。また、第 2 のマルチプレクサ 1 1 eが持つ 4つの入力端子 1 _-2， 1— ₄, 1 _-6, 1 は、半導体 L S I の偶数番目の出力端子に接続される。各入力端子 1 〜 1 ₈の符号に付いている 1〜 8の添え数字は、半導体 L S I の出力端子の並び順に対応している。すなわち、 8個の出力端子に接続されている互いに隣接する 8本の配線のうち、奇数番目の配線が第 1 のマルチプレクサ 1 1 oに接続され、偶数番目の配線が第 2 のマルチプレクサ 1 1 e に接続されることになる。

本実施形態では、ツリー構造の第 1層における 2個のマルチプレクサ 1 1 o , 1 1 e と、それより 1 つ上の第 2層における第 3のマルチプレクサ 1 2 との間に、 4個のリレースィッチ 1 3 o い 1 3 o _₂， 1 3 e , 1 3 e -₂を設けている。第 1および第 2のリレ一スィッチ 1 3 o— ,， 1 3 ο _₂は本発明の奇数用リレースィツチに相当し、第 3および第 4のリレースイッチ 1 3 e 1 3 e _₂は本発明の偶数用リレースィツチに相当する。

第 1 のリレ一スィッチ 1 3 ο -,は、第 1 のマルチプレクサ 1 l oの出力端子と第 3 のマルチプレクサ 1 2の第 1 の入力端子 C H 1 との間に設けている。第 2のリレ一スィッチ 1 3 0 -₂は、グランド（接地端子）と第 3 のマルチプレクサ 1 2 の第 1 の入力端子 C H 1 との間に設けている。これら 2つのリレースィッチ 1 3 ο-,， 1 3 ο _₂の各出力端子は、 1 つの信号ラインに接続されて第 3のマルチプレクサ 1 2 の第 1 の入力端子 C Η 1 に接続されている。

また、第 3 のリレースィッチ 1 3 e は、第 2 のマルチプレクサ 1 1 eの出力端子と第 3のマルチプレクサ 1 2の第 2 の入力端子 C H 2 との間に設けている。第 4のリレースィッチ 1 3 e _₂は、グランド（接地端子）と第 3のマルチプレクサ 1 2の第 2の入力端子 C H 2 との間に設けている。これら 2つのリレースィッチ 1 3 e—ぃ 1 3 e -₂の各出力端子は、 1 つの信号ラインに接続されて第 3のマルチプレクサ 1 2の第 2 の入力端子 C H 2に接続されている。

次に、上記のように構成した第 1 の実施形態に係る接続状態検査装置の動作について説明する。図 5は、第 1 の実施形態に係る接続状態検査装置の動作例を示すタイミングチャートである。 '

図 5 に示すように、まず第 1 のリレースィッチ 1 3 ο— , と第 4のリレ —スィッチ 1 3 e _₂とをオンにするとともに、第 2のリレースィッチ 1 3 o _-2と第 3のリレースィッチ 1 3 e -i とをオフにする。これにより、第 2層における第 3のマルチプレクサ 1 2 の第 1 の入力端子 C H 1 には第 1層における第 1 のマルチプレクサ 1 1 0が接続され、第 3のマルチプレクサ 1 2 の第 2の入力端子 C H 2は接地された状態となる。これは、被検査対象である半導体 L S I が持つ奇数番目の出力端子に接続されている奇数番目の配線のみが 2つのマルチプレクサ 1 1 0 , 1 2 を介して図示しないダイォードに接続され、偶数番目の出力端子に接続されている偶数番目の配線が接地されたことと等価な状態となる。

第 1 のリレースイッチ 1 3 o がオンにされた直後はまだオン状態が確立していないので、第 1 のリレ一スィッチ 1 3 o のオン期間における後半部（第 1のリレースイッチ 1 3 Ο -,のオン状態が確立するころのタイミング）で第 1 のマルチプレクサ 1 1 oを動作状態（オン状態）とさせる。ここで、マルチプレクサはリレースィッチに比べて、オン状態が確立するまでの時間が極めて短いので、直ちに動作状態として信号を選択することが可能となる。動作状態とされた第 1 のマルチプレクサ 1 l oは、 4つの入力端子 1 -ぃ 1 -₃， 1 -₆, 1 ₇に並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する。そして、第 1 のマルチプレクサ 1 1 0から出力された直列信号は、第 1 のリレースィッチ 1 3 O を介して第 3 のマルチプレクサ 1 2 に順次入力される。

第 3 のマルチプレクサ 1 2 は、第 1 のマルチプレクサ 1 l o と同時かそれよりも前にオン状態にされる。また、第 1 のマルチプレクサ l l o から出力された直列信号が第 1 のリレースイッチ 1 3 o を介して第 3 のマルチプレクサ 1 2 に入力されるときには、第 3 のマルチプレクサ 1

2 は第 1 の入力端子 C H 1 を選択するように切り替えられている。これにより、第 1 のマルチプレクサ 1 1 oから出力された直列信号は、第 1 のリレースィッチ 1 3 ο および第 3 のマルチプレクサ 1 2 を通って出力端子 2から順次出力される

上述したよに、出力 «十 2 の先にはダイオード（図示せず）が接続されている。したがつて、出力端子 2 に現れる電位を測定すれば、半導体 L S I の奇数番目の配線に関してダイォ —ドを利用したオープンショートテストを順次行 Ό ことが可能でめ。すなわち、例えば第 1 のマルチプレクサ 1 1 o において 1番目の入力端子 1 を選択しているときは、それに対する半導体 L S I の 1番目の出力端子に接続されている

1番目の配線が第 1 のマルチプレクサ l l o 、第 1 のリレースイッチ 1

3 o - ,、第 3のマルチプレクサ 1 2 を介してダイォ一ドに接続される。方、半導体 L S I の 1番目の出力端子に隣接する 2番目の出力端子は接地されているのと等価である。そのため、 1番目の配線にオープン異常がなく、かつ 2番目の配線間にショート異常も無ければ、ダイオードが正常に働 <結果、ダイ才ード特性に従った電位が出力端子 2 に現れる

1番巨の配線にォープン異常が生じていれば、出力端子 2の電位は所定のクランプ電位となる。また、 1 目の配線と 2番目の配線との間にシ 3 卜常が生じていれば、出力端子 2の電位は 0 Vとなる。

したがつて第 1 のりレ—スィッチ 1 3 o と第 4のリレースィッチ

1 3 e _₂とをオンにするとともに、第 1 のマルチプレクサ 1 1 oで 1番目の入力端子 1 を選択して、そのとき出力端子 2 に現れる電位を測定することにより、 1番目の配線に関してオープンテス卜とショートテストとを同時に行うことができる。すなわち、そのときの測定電位が、ダィオード特性に従う電位であれば正常、クランプ電位であればオープン、 0 Vであればショートであると判定することができる。そして、第 1 のマルチプレクサ 1 1 οで選択する入力端子を順次切り替えていけば、半導体 L S I の奇数番目の配線についてオープンショートテストを順次行うことができる。

第 1 のマルチプレクサ 1 1 0で全ての入力端子 1— ,， I , 1 .₅ , 1 .₇ を選択し終わったら、次に第 1 のリレースィッチ 1 3 ο _,と第 4のリレ一スィッチ 1 3 e _₂とをオフに切り替えるとともに、第 2のリレースィツチ 1 3 o _₂と第 3 のリレ一スィッチ 1 3 e とをオンに切り替える。これにより、第 2層における第 3のマルチプレクサ 1 2 の第 1 の入力端子 C H 1 は接地され、第 3のマルチプレクサ 1 2の第 2 の入力端子 C H 2 には第 1層における第 2のマルチプレクサ 1 1 eが接続された状態となる。これは、被検査対象である半導体 L S I が持つ偶数番目の出力端子に接続されている偶数番目の配線のみが 2つのマルチプレクサ 1 1 e， 1 2 を介して図示しないダイオードに接続され、奇数番目の出力端子に接続されている奇数番目の配線が接地されたことと等価な状態となる。第 3のリレースイッチ 1 3 e がオンにされた直後はまだオン状態が確立していないので、第 3 のりレ一スィッチ 1 3 e のオン期間における後半部（第 3 のリレースィッチ 1 3 e のオン状態が確立するころのタイミング）で第 2のマルチプレクサ 1 1 e を動作状態（オン状態）とさせる。ここで、マルチプレクサはリレースィッチに比べて、オン状態が確立するまでの時間が極めて短いので、直ちに動作状態として信号を選択することが可能となる。動作状態とされた第 2のマルチプレクサ 1 l eは、 4つの入力端子 l _{- 2}， 1 -₄ , 1 __{6 )} 1 __sに並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する。そして、第 2のマルチプレクサ 1 1 eから出力された直列信号は、第 3 のリレースィッチ 1 3 e を介して第 3のマルチプレクサ 1 2 に順次入力される。

このとき、第 3のマルチプレクサ 1 2は動作状態となっており、第 2 の入力端子 C H 2 を選択するように切り替えられている。これにより、第 2のマルチプレクサ 1 1 eから出力された直列信号は、第 3のリレースィッチ 1 3 e _ ,および第 3のマルチプレクサ 1 2 を通って出力端子 2 から順次出力される。

上述したように、出力端子 2 の先にはダイオード（図示せず）が接続されている。したがって、出力端子 2 に現れる電位を測定すれば、半導体 L S I の偶数番目の配線に関して、ダイオードを利用したオープンショ一トテス卜を順次行うことが可能である。例えば、第 2のリレースィツチ 1 3 o _₂と第 3のリレースィッチ 1 3 e—, とをオンにするとともに、第 2のマルチプレクサ 1 1 eで 1番目の入力端子 1 _{- 2}を選択して、そのとき出力端子 2 に現れる電位を測定することにより、 2番目の配線に関してオープンテス卜とショー卜テス卜とを同時に行うことができる。すなわち、そのときの測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、 0 Vであればショートであると判定することができる。そして、第 2のマルチプレクサ 1 l eで選択する入力端子を順次切り替えていけば、半導体 L S I の偶数番目の配線についてオープンショートテストを順次行うことができる。

以上詳しく説明したように、第 1 の実施形態によれば、リレースイツチに比べて高速に動作が可能なマルチプレクサ 1 1 o， 1 1 eを用いて半導体 L S I の配線を高速に順次選択していき、選択した配線に隣接する他の配線をリレースイッチ 1 3 o _₂ , 1 3 e _₂で接地するように切り替えながら、出力端子 2 に現れる電位を測定することにより、ダイオードを利用したオープンショートテストを極めて高速に行うことができる。また、 3つのマルチプレクサ 1 1 o , l i e , 1 2 を使って出力端子 2 を 1 つに絞っているので、それに接続されるダイォードの数が 1 つで済み、接続状態検査装置の回路規模を小さくすることもできる。

(第 2の実施形態）

次に、本発明の第 2の実施形態を図面に基づいて説明する。図 6 は、第 2 の実施形態に係る接続状態検査装置の構成例を示す図である。図 6 に示すように、第 2の実施形態による接続状態検査装置は、 5つのマルチプレクサ 2 1 ο—い 2 1 o _₂, 2 1 e 2 1 e—₂， 2 2 を備え、これらをツリー構造状に接続して構成されている。このうち、第 1〜第 4のマルチプレクサ 2 1 ο—い 2 1 ο— ₂, 2 1 e—い 2 1 e ₂は第 1層に属し、第 5のマルチプレクサ 2 2 はそれより 1つの上の階層である第 2層に属している。

第 1層のうち、第 1および第 2のマルチプレクサ 2 1 ο _,， 2 1 ο _₂は奇数ブロック O d dに属し、第 3および第 4のマルチプレクサ 2 1 e 2 l e -₂は偶数ブロック E v e nに属している。このように、第 1層において、奇数ブロック O d dのマルチプレクサ 2 1 o 2 1 o— ₂と偶数ブロック E v e nのマルチプレクサ 2 1 e -,, 2 1 e _₂とに分けているのは、半導体 L S I が持つ複数の出力端子を奇数番目の出力端子と偶数番目の出力端子とに区別して処理できるようにするためである。また、同じブロック内に複数のマルチプレクサを設けているのは、それらに対応して設けた複数のリレースィツチのオン期間を後述するようにオーバーラップさせた並列処理を可能にするためである。

これら複数のマルチプレクサ 2 1 0 —い 2 1 0 -₂ , 2 1 e 2 1 e _₂, 2 2 はそれぞれ、並列的に入力される複数の信号を順次に切り替えて 1 つずつ出力する。すなわち、第 1 のマルチプレクサ 2 1 0-,は、 4つの入力端子 1— ,， 1 _₃, 1 -₅, 1—₇に並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する。第 2 のマルチプレクサ 2 1 o— ₂は、 4 つの入力端子 1 ， 1 1 1 -₁₅に並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する。第 3 のマルチプレクサ 2 1 e は、 4つの入力端子 1— ₂, 1—₄, 1—₆， 1 ₈に並列的に入力される複数の信号を順次に切り替えて 1 つずつ出力する。第 4のマルチプレクサ 2 1 e— ₂は、 4つの入力端子 1—,。， 1— ₁₂, 1 _-14， 1 -₁₆に並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する。第 5のマルチプレクサ 2 2 は、第 1 〜第 4のマルチプレクサ 2 1 ο—い 2 1 ο .₂, 2 1 e 2 1 e _₂より並列的に入力される複数の信号を順次に切り替えて 1 つずつ出力する。出力端子 2の先には、図 3 に示したようなダイオードが接続される。

奇数ブロック O d dにおける第 1および第 2のマルチプレクサ 2 1 o _ ， 2 1 o ₂が持つ 8つの入力端子 1— ,， 1 -₃， 1 1 -₇， 1— ₉, 1 1. ,₃， 1— ₁₅は、被検査対象の半導体 L S I (図示せず）の奇数番目の出力端子に接続される。また、偶数ブロック E V e nにおける第 3および第 4のマルチプレクサ 2 1 e—い 2 1 e ₂が持つ 8つの入力端子 1 ₂, 1.₄ ， 1—₆， 1 _₈, 1 _,₀, 1 _,₂₎ 1— ,₄, 1 -₁₆は、半導体 L S I の偶数番目の出力端子に接続される。各入力端子 1―,〜 1—₁₆の符号に付いている 1 〜 1 6 の添え数字は、半導体 L S I の出力端子の並び順に対応している。すなわち、 1 6個の出力端子に接続されている互いに隣接する 1 6本の配線のうち、奇数番目の配線が第 1および第 2のマルチプレクサ 2 1 o .,, 2 1 o _₂に接続され、偶数番目の配線が第 3および第 4のマルチプレクサ 2 1 e 2 1 e に接続されることになる。本実施形態では、ツリー構造の第 1 層における 4個のマルチプレクサ 2 1 ο—い 2 1 0—2, 2 1 e 2 1 e— ₂と、それより 1 つ上の第 2層における第 5 のマルチプレクサ 2 2 との間に、 8個のリレースィツチ 2 3 o 2 3 o_₂, 2 3 o— ₃, 2 3 o— ₄, 2 3 e„,, 2 3 e— ₂， 2 3 e .₃, 2 3 e _-4を設けている。第 1 〜第 4のリレ一スィッチ 2 3 o _,〜 2 3 o— ₄は奇数ブロック O d dに属し、第 5〜第 8 のリレースイッチ 2 3 e -,〜 2 3 e ₄は偶数ブロック E V e nに属している。

第 1 のリレースィッチ 2 3 ο— ,は、第 1 のマルチプレクサ 2 1 o の出力端子と第 5のマルチプレクサ 2 2の第 1 の入力端子 C H 1 との間に設けている。第 2のリレースイッチ 2 3 o ₂は、グランド (接地端子）と第 5 のマルチプレクサ 2 2 の第 1 の入力端子 C H 1 との間に設けている。これら 2つのリレースィッチ 2 3 ο—,， 2 3 ο ₂の各出力端子は、 1つの信号ラインに接続されて第 5のマルチプレクサ 2 2の第 1 の入力端子 C Η 1 に接続されている。

第 3のリレースィッチ 2 3 ο_₃は、第 2のマルチプレクサ 2 1 ο _₂の出力端子と第 5のマルチプレクサ 2 2の第 3 の入力端子 C H 3 との間に設けている。第 4のリレースィッチ 2 3 ο _₄は、グランド（接地端子）と第 5のマルチプレクサ 2 2 の第 3の入力端子 C H 3 との間に設けている。これら 2つのリレ一スィッチ 2 3 θ -₃， 2 3 θ -₄の各出力端子は、 1つの信号ラインに接続されて第 5のマルチプレクサ 2 2の第 3の入力端子 C Η 3 に接続されている。

第 5 のリレースィッチ 2 3 e— ,は、第 3 のマルチプレクサ 2 1 e—!の出力端子と第 5のマルチプレクサ 2 2の第 2 の入力端子 C H 2 との間に設けている。第 6のリレースィッチ 2 3 e _₂は、グランド（接地端子）と第 5 のマルチプレクサ 2 2の第 2の入力端子 C H 2 との間に設けている。これら 2つのリレ一スィッチ 2 3 e—い 2 3 e -₂の各出力端子は、 1つの信号ラインに接続されて第 5 のマルチプレクサ 2 2 の第 2 の入力端子 C H 2 に接続されている。

第 7 のリレ一スィッチ 2 3 e— ₃は、第 4のマルチプレクサ 2 1 e _{- 2}の出力端子と第 5 のマルチプレクサ 2 2 の第 4の入力端子 C H 4 との間に設けている。第 8 のリレースィッチ 2 3 e ₄は、グランド（接地端子）と第 5のマルチプレクサ 2 2の第 4の入力端子 C H 4 との間に設けている。これら 2つのリレ一スィッチ 2 3 e— ₃， 2 3 e -₄の各出力端子は、 1つの信号ラインに接続されて第 5 のマルチプレクサ 2 2の第 4の入力端子 C H 4に接続されている。

次に、上記のように構成した第 2 の実施形態に係る接続状態検査装置の動作について説明する。図 7 は、第 2の実施形態に係る接続状態検査装置の動作例を示すタイミングチヤ一トである。

図 7 に示すように、まず第 1 のリレースイッチ 2 3 ο—,と第 6のリレ一スィッチ 2 3 e—₂とをオンにするとともに、その他のリレースィッチ 2 3 0— ₂〜 2 3 o— ₄， 2 3 e 2 3 e— ₃ , 2 3 e _₄をオフにする。これにより、第 2層における第 5のマルチプレクサ 2 2の第 1 の入力端子 C H 1 には第 1層における第 1 のマルチプレクサ 2 1 o が接続され、第 5 のマルチプレクサ 2 2の第 2の入力端子 C H 2は接地された状態となる。これは、被検査対象である半導体 L S I が持つ 1， 3 , 5， 7番目の出力端子に接続されている 1 , 3， 5， 7番目の配線のみが 2 つのマルチプレクサ 2 1 o一い 2 2を介して図示しないダイオードに接続され、これらに隣接する 2 , 4 , 6 , 8番目の配線が接地されたことと等価な状態となる。

この状態で、第 1 のリレ一スィッチ 2 3 0 -,と第 6 のリレースイッチ 2 3 e -₂とがオフとされるよりも前に、第 3のリレースィッチ 2 3 o— ₃と第 8のリレースィッチ 2 3 e—₄とをオンにする。これにより、第 1 のリレ一スィッチ 2 3 o のオン期間における後半部と、第 3のリレースィツチ 2 3 ο ₃のオン期間における前半部とがオーバーラップする。また、第 6 のリレースィッチ 2 3 ο _{- 2}のオン期間における後半部と、第 8 のリレースィッチ 2 3 e _₄のオン期間における前半部とがオーバ一ラップする。

第 1 のリレースイッチ 2 3 0 がオンにされた直後はまだオン状態が確立していないので、第 1 のリレースィツチ 2 3 o のオン期間における後半部（第 1 のリレースィッチ 2 3 o のオン状態が確立するころのタイミング）で第 1のマルチプレクサ 2 1 0 を動作状態 (オン状態）とさせる。ここで、マルチプレクサはリレースィッチに比べて、オン状態が確立するまでの時間が極めて短いので、直ちに動作状態として信号を選択することが可能となる。動作状態とされた第 1 のマルチプレクサ 2 1 ο— ,は、 4つの入力端子 1—い 1—₃， 1 -₅， 1 ₇に並列的に入力される複数の信号を順次に切り替えて 1 つずつ出力する。そして、第 1 のマルチプレクサ 2 1 ο から出力された直列信号は、第 1 のリレースィッチ 2 3 ο を介して第 5のマルチプレクサ 2 2 に順次入力される。

第 5 のマルチプレクサ 2 2 は、第 1 のマルチプレクサ 2 1 ο _ , と同時かそれよりも前にオン状態にされる。また、第 1 のマルチプレクサ 2 1 ο から出力された直列信号が第 1 のリレースイッチ 2 3 0 を介して第 5のマルチプレクサ 2 2 に入力されるときには、第 5 のマルチプレクサ 2 2は第 1 の入力端子 C H 1 を選択するように切り替えられている。これにより、第 1 のマルチプレクサ 2 1 ο から出力された直列信号は、第 1 のリレースイッチ 2 3 ο および第 5のマルチプレクサ 2 2 を通つて出力端子 2から順次出力される。

なお、このように第 1 のマルチプレクサ 2 1 ο が動作しているときに、他の第 2〜第 4のマルチプレクサ 2 1 0 —₂ , 2 1 e ., , 2 1 e _{- 2}は非動作状態であっても良いし、》]作状態であっても良い（図 7 の例では非動作状態としている）これは、以下のような理由による

すなわち、個々のマルチプレクサには抵抗成分 Rおよび容量成分 Cの負荷が存在する。これらの抵抗成分 Rと容量成分 Cは、マルチプレクサの動作速度 (信号の切替時間）に大きな影響を与えている。つま Ό 、マルチプレクサが選択する信号を切り替えるときに、選択した信号ラィンのオン状態が確立して信号を安定的に読み込めるようになるまでの時間に関しては、抵抗成分 Rと容量成分 Cとの積 C Rが時定数として効いて

< る。そのため何れか方の成分でも大きくなると、マルチプレクサの信号の切替速度は遅くなつてしまうて、マルチプレクサの動作

M度をくするためには抵抗成分 Rと容量成分 cの値を小さくするとが望ま

図 6のように複数のマルチプレクサをッ U 状接 >してマルチプレクサ回路を構成し追 Aには、選択した信号ラインで繫がつている各段のマルチプレクサの抵抗成分 Rと容量成分 Cとが縦続接続されることになり、各成分の値が合計されて時定数が大さなものとなつてしま Ό 例えば、下層のマルチプレクサで何れか 1つの入力端子からの信号ラィンを選択し、その上層のマルチプレクサで下層のマルチプレクサからの信号ラィンを選択していたとすると、下層のマルチプレクサが持つ抵抗成分 R _Dおよび容 i 成分 C _Dと、上層のマルチプレクサが持つ抵抗成分 R uまよび容量成分 C _Uが各々縦続接続される形となり、時定数は（ R D + R U ) X ( C _D + C„) のように大きな値となってしまう。

これに対して、第 2 の実施形態では、下層のマルチプレクサ 2 l o 2 1 o— ₂ 2 1 e - , , 2 1 e —₂と上層のマルチプレクサ 2 2 との間にリレスィッチ 2 3 o— , 2 3 o— ₄ , 2 3 e ―, 2 3 e— ₄を設ける構成とし、上層のマルチプレクサ 2 2への入力を C H 1 C H 4のように適切に切り分けている。そのため、第 1 のマルチプレクサ 2 1 θ が動作しているときに、他の第 2〜第 4のマルチプレクサ 2 1 ο— ₂ , 2 1 e 2 1 e . ₂は全て信号の選択ラインから切り離されており、例え動作状態であったとしても、れらの抵抗成分 Rや容量成分 Cが縦続接続されて時定数 C

Rの値が大さ <なってしまうとがない。

すなわち第 3および第 4のマルチプレクサ 2 1 e 2 1 e ₂に関しては、それに接続されたリレ ―スィッチ 2 3 e -い 2 3 e -₃がまだオフ状態となっていて、信号の選択ラィンから切り離されている。また、第 2 のマルチプレクサ 2 1 o _{- 2}に関しては、それに接続された第 3 のリレ一スィツチ 2 3 o —₃が第 1 のリレースィッチ 2 3 o . - , に遅れてオンとなっている (ただし、オン状態はまだ確立していない）ものの、第 2層における第 5のマルチプレクサ 2 2では第 3 の入力端子 C H 3からの出力信号を選択する状態にはなつておらずれによつて信号の選択ラインから切り離されてい 'る。つまり、第 1 のマルチプレクサ 2 1 o _,と第 5のマルチプレクサ 2 2だけが第 1 のリレ—スィヅチ 2 3 o _ ιを介して接続された状態となっている。

上述したように、第 5 のマルチプレクサ 2 2 の出力端子 2 の先にはダィォ (図示せず）が接続されている o したがつて、出力端子 2に現れる位を測定すれば、半導体 L S I の 1 3 5 , 7番目の配線に関してダィオードを利用したオープンシ 3 ―卜テス卜を順次行うことが可能である。すなわち、例えば第 1 のマルチプレクサ 2 1 o において

1番巨の入力端子 1 -,を選択しているときは、それに対応する半導体 L

S I の 1番目の出力端子に接続されている 1番目の配線が第 1 のマルチプレクサ 2 1 ο—い第 1 のリレースィッチ 2 3 ο -い第 5 のマルチプレクサ 2 2を介してダイォ一ドに接続される。一方、半導体 L S I の 1番目の出力端子に隣接する 2番目の出力端子は接地されているのと等価である。そのため、 1番目の配線にォープン常がなく、かつ、 2番目の配線間にシ 3 卜異常も無ければ、ダイ才ードが正常に働く結果、ダイォド特性に従つた電位が出力端子 2 に現れ •o 0 一方、 1 番目の配線にォプン異常が生じていれば、出力端子 2の電位は所定のクランプ電位となる。た 1番目の配線と 2番目の配線との間にショ卜異常が生じていれば出力子 2の電位は 0 Vとなる o

したがて、 1 のリレ一スィッチ 2 3 o , と第 6 のリレスィッチ

2 3 e -₂とをオンにするとともに、第 1 のマルチプレクサ 2 1 o— ,で 1番目の入力端子 1 を選択して、そのとき出力端子 2 に現れる電位を測定することにより、 1番目の配線に関してオープンテス卜とショートテス卜とを同時に行うことができる。すなわち、そのときの測定電位が、ダィォ一ド特性に従う電位であれば正常、クランプ電位であればオープン 0 Vであればショートであると判定することができる。そして、第 1 のマルチプレクサ 2 1 o で選択する入力端子を順次切り替えていけば、半導体 L S I の 1 , 3 , 5 7番目の配線についてオープンショートテス卜を順次行うことができる。

'第 1 のマルチプレクサ 2 1 o で全ての入力端子 1—い 1 —3 , 1 _₅ , 1— ₇を選択し終わったら、第 1 のリレースィッチ 2 3 ο - , と第 6のりレースイッチ 2 3 e _₂とをオフに切り替えるとともに、第 1 のマルチプレクサ 2 1 o をオフ状態、第 2のマルチプレクサ 2 1 o ₂をオン状態に切り替える。

上述したように、第 1 のリレースィッチ 2 3 o と第 3のリレースィツチ 2 3 o—₃、および第 6 のリレ一スィッチ 2 3 o— ₂と第 8のリレ一スィツチ 2 3 e -₄は、それぞれオン期間の一部を互いにオーバーラップさせている。これにより、第 1 のマルチプレクサ 2 1 o の動作が完了して次の第 2 のマルチプレクサ 2 1 o _₂に動作を切り替える際に、第 3のリレースイッチ 2 3 o _-3と第 8 のリレースィッチ 2 3 e _-4は既にオン状態が確立している。したがって、第 1のマルチプレクサ 2 1 0 _ιの動作終了後に、第 3のリレースィッチ 2 3 o—₃と第 8 のリレースィッチ 2 3 e のオン状態が確立するまでの時間を待つことなく、第 2のマルチプレクサ 2 1 o _₂に直ちに切り替えて動作させることができる。

第 3 のリレースイッチ 2 3 0 _₃と第 8 のりレ一スィッチ 2 3 e _₄のオン状態が確立しているとき、第 2層における第 5 のマルチプレクサ 2 2 の第 2 の入力端子 C H 2 に第 1 層における第 2 のマルチプレクサ 2 1 o .₂ が接続され、第 5 のマルチプレクサ 2 2 の第 4 の入力端子 C H 4は接地された状態となる。これは、被検査対象である半導体 L S I が持つ 9， 1 1 , 1 3 , 1 5番目の出力端子に接続されている 9 , 1 1 ， 1 3， 1 5番目の配線のみが 2つのマルチプレクサ 2 1 o .₂, 2 2 を介して図示しないダイオードに接続され、これらに隣接する 1 0 , 1 2， 1 4， 1 6 番目の配線が接地されたことと等価な状態となる。

このような状態で動作状態とされた第 2 のマルチプレクサ 2 1 o ₂は、 4つの入力端子 1 -₉， 1 1.₁₃, 1—₁₅に並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する。そして、第 2 のマルチプレクサ 2 1 o _-2から出力された直列信号は、第 3 のリレースィッチ 2 3 o _₃ を介して第 5 のマルチプレクサ 2 2に順次入力される。

このとき、第 5のマルチプレクサ 2 2 は動作状態となっており、第 3 の入力端子 C H 3 を選択するように切り替えられている。なお、第 5 のマルチプレクサ 2 2 において、第 1 の入力端子 C H 1 の選択状態から第 3 の入力端子 C H 3の選択状態へと切り替える動作も、第 2のマルチプレクサ 2 1 o -₂において 4つの入力端子 1 _-9， 1 1—,₃， 1 — ₁₅の選択状態を切り替えるのと同様に高速に行うことができる。これにより、第 2 のマルチプレクサ 2 1 o _-2から出力された直列信号は、第 3のリレースィツチ 2 3 ο _₃および第 5のマルチプレクサ 2 2を通って出力端子 2から順次出力される。

上述したように、第 5のマルチプレクサ 2 2の出力端子 2 の先にはダィオード（図示せず）が接続されている。したがって、出力端子 2に現れる電位を測定すれば、半導体 L S I の 9 , 1 1 , 1 3 , 1 5番目の配線に関して、ダイォードを利用したオープンショートテストを順次行うことが可能である。すなわち、出力端子 2の測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、 0 Vであればショートであると判定することができる。

第 2 のマルチプレクサ 2 1 o _₂で全ての入力端子 1— ₉， 1 1.₁₃, 1—₁₅を選択し終わつたら、第 3のリレースィッチ 2 3 ο— ₃と第 8のリレ —スィッチ 2 3 e—₄とをオフに切り替えるとともに、第 2 のマルチプレクサ 2 1 0 -₂をオフ状態、第 3のマルチプレクサ 2 1 e をオン状態に切り替える。このとき、第 3のリレースィッチ 2 3 o _₃と第 8のリレースイッチ 2 3 e _₄とがオフとされるよりも前に、第 2 のリレースイッチ 2 3 0 と第 5 のリレースイッチ 2 3 e とをオンにしておく。これにより、第 3のリレースィッチ 2 3 ο _₃のオン期間における後半部と、第 5 のリレースィッチ 2 3 e のオン期間における前半部とがオーバーラップする。また、第 8のリレースィッチ 2 3 e ₄のオン期間における後半部と第 2のリレ一スィツチ 2 3 o -₂のオン期間における前半部とがオーバ —ラップする。第 3 のマルチプレクサ 2 1 e _,は、第 5のリレ一スイツチ 2 3 e -!のオン期間における後半部（第 5のリレースィッチ 2 3 e _,のオン状態が確立するころのタイミング）でオン状態となる。したがって、第 2のマルチプレクサ 2 1 o _₂の動作終了後に、第 2のリレースイツチ 2 3 o_₂と第 5のリレースイッチ 2 3 e のオン状態が確立するまでの時間を待つことなく、第 3のマルチプレクサ 2 1 e に直ちに切り替えて動作させるとができる

第 2 のリレ一スィッチ 2 3 ο - と第 5 のリレ一スィッチ 2 3 e— ,のォ . 状態が確立しているとさ、第 2 における第 5 のマルチプレクサ 2 2の第 2 の入力顺子 C H 2 に第 1層における第 3のマルチプレクサ 2 1 e が接続され第 5 のマルチプレクサ 2 2の第 1 の入力端子 C H 1 は接地された状態となるれは被検査対象である半導体 L S I が持つ 2

4 , 6 , 8 巨の出力端子に接続されている 2 4 , 6 8番目の配線のみが 2つのルチプレクサ 2 1 e 2 2 を介して図示しないダイォドに接続されれらに隣 ί妾する 1 , 3 , 5 7番目の配線が接地されたことと等価な状態となる。

このような状態で動作状態とされた第 3のマルチプレクサ 2 1 e は 4つの入力端子 1—₂ 1 _₄, 1— ₆, 1 _₈に並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する。そして、第 3のマルチプレクサ 2 1 e _,から出力された直列信号は、第 5のリレ一スィッチ 2 3 e を介して第 5のマルチプレクサ 2 2 に順次入力される。

このとき、第 5 のマルチプレクサ 2 2 は動作状態となっており、第 2 の入力端子 C H 2 を選択するように切り替えられている。なお、第 5のマルチプレクサ 2 2 において、第 3の入力端子 C H 3の選択状態から第 2の入力端子 C H 2の選択状態へと切り替える動作も、第 3のマルチプレクサ 2 1 e—,において 4つの入力端子 1—₂, 1 1 _₆ 1— ₈の選択状態を切り替えるのと同様に高速に行うことができる。これにより、第 3 のマルチプレクサ 2 1 e _,から出力された直列信号は、第 5のリレ一スィツチ 2 3 e _,および第 5のマルチプレクサ 2 2 を通って出力端子 2から順次出力される。

上述したように、第 5のマルチプレクサ 2 2 の出力端子 2の先にはダィオード（図示せず）が接続されている。したがって、出力端子 2 に現れる電位を測定すれば、半導体 L S I の 2， 4， 6 , 8番目の配線に関して、ダイオードを利用したオープンショー卜テストを順次行うことが可能である。すなわち、出力端子 2 の測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、 0 Vであればショートであると判定することができる。

第 3 のマルチプレクサ 2 1 e _₃で全ての入力端子 1— ₂ , 1 .₄ , 1 _₆ , 1 .₈ を選択し終わったら、第 2 のリレースイッチ 2 3 0 -₂と第 5のリレースイッチ 2 3 e とをオフに切り替えるとともに、第 3 のマルチプレクサ 2 1 e ,をオフ状態、第 4のマルチプレクサ 2 1 e ₂をオン状態に切り替える。このとき、第 2のリレ一スィッチ 2 3 ο — ₂と第 5 のリレースイツチ 2 3 e—, とがオフとされるよりも前に、第 4のリレースイッチ 2 3 0 _ ₄ と第 7 のリレースィッチ 2 3 e _₃とをオンにしておく。これにより、第 2のリレースイッチ 2 3 o -₂のオン期間における後半部と、第 4のリレ —スィッチ 2 3 0—₄のオン期間における前半部とがオーバーラップする。また、第 5 のリレースィッチ 2 3 e のオン期間における後半部と第 7のリレースイッチ 2 3 e _₃のオン期間における前半部とがオーバーラップする。第 4のマルチプレクサ 2 1 e _₂は、第 7のリレースィッチ 2 3 e _₃のオン期間における後半部（第 7のリレースイッチ 2 3 e _₃のオン状態が確立するころのタイミング）でオン状態となる。したがって、第 3のマルチプレクサ 2 1 e _ iの動作終了後に、第 4のリレースイッチ 2 3 o _₄と第 7のリレースィッチ 2 3 e _₃のオン状態が確立するまでの時間を待つことなく、第 4のマルチプレクサ 2 1 e— ₂に直ちに切り替えて動作させることができる。

第 4のリレースイッチ 2 3 o _{- 4}と第 7のリレースィッチ 2 3 e _₃のオン状態が確立しているとき、第 2層における第 5 のマルチプレクサ 2 2の第 4の入力端子 C H 4に第 1層における第 4のマルチプレクサ 2 1 e _₂ が接続され、第 5 のマルチプレクサ 2 2の第 3の入力端子 C H 3は接地された状態となるこれは、被検査対象である半導体 L S I が持つ 1 0

， 1 2 , 1 4， 1 6番目の出力端子に接続されている 1 0 , 1 2， 1 4

1 6番目の配線のみが 2つのマルチプレクサ 2 1 e― 2 2 を介して図示しないダイォーに接続され、これらに隣接する 9， 1 1 , 1 3， 1

5番目の配線が接地されたことと等価な状態となる。

このような状態で動作状態とされた第 4のマルチプレクサ 2 1 e _₂は

、 4つの入力端子 1 ― ₁₀， 1.₁₂, 1— ₁₄， 1 ₆に並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する。そして、第 4のマルチプレクサ 2 1 e ₂力、ら出力された直列信号は、第 7のリレ一スィッチ 2 3 e _₂ を介して第 5のマルチプレクサ 2 2 に順次入力される。

このとき、第 5 のマルチプレクサ 2 2は動作状態となっており、第 4 の入力端子 C H 4を選択するように切り替えられている。なお、第 5 のマルチプレクサ 2 2 において、第 2の入力端子 C H 2の選択状態から第

4の入力端子 C H 4の選択状態へと切り替える動作も、第 4のマルチプレクサ 2 1 e ₂において 4つの入力端子 1 -,。， 1— ₁₂， 1— ₁₄， 1—,₆の選択状態を切り替えるのと同様に高速に行うことができる。これにより、第

4のマルチプレクサ 2 1 e _₂から出力された直列信号は、第 7のリレ一スイッチ 2 3 e— ₂および第 5のマルチプレクサ 2 2 を通って出力端子 2 から順次出力される

上述したように、第 5のマルチプレクサ 2 2の出力端子 2の先にはダィォ一ド（図示せず）が接続されている。したがって、出力端子 2 に現れる電位を測定すれば、半導体 L S I の 1 0 , 1 2 , 1 4， 1 6番目の配線に関して、ダイオードを利用したオープンショートテストを順次行うことが可能である。すなわち、出力端子 2の測定電位が、ダイオード特性に従う電位であれば正常、クランプ電位であればオープン、 0 Vであればショー卜であると判定することができる。

以上のようにして奇数ブロック O d dにおける第 1および第 2 のマルチプレクサ 2 1 o 2 1 o—₂と偶数ブロック E v e nにおける第 3および第 4のマルチプレクサ 2 1 e 2 1 e—₂とが切れ目無く動作している間、第 5のマルチプレクサ 2 2は常に動作状態となっており、第 1 〜第 4の入力端子 C H 1 C H 4を順次に選択している。動作状態となっている第 5 のマルチプレクサ 2 2は、第 1〜第 4 のマルチプレクサ 2 1 o _, 2 1 o .₂ , 2 1 e 2 1 e—₂より入力される複数の信号を順次に切り替えて出力端子 2から 1つずつ出力する。

以上詳しく説明したように、第 2の実施形態によれば、リレースイツチに比べて高速に動作が可能なマルチプレクサ 2 1 o 2 1 o .₂ , 2 1 e 2 1 e _₂を用いて半導体 L S I の配線を高速に順次選択していき、選択した配線に隣接する他の配線をリレ一スィツチ 2 3 o _₂ , 2 3 o ._{4 )}

2 3 e - 2 3 e― ₄で接地するようこ切り替えながら、出力端子 2 に現れる電位を測定することにより、ダイォ Fを利用したォープンショー h テス卜を極めて高速に行うことがでさるまた、複数のマルチプレクサを使つて出力端子 2 を 1つに絞つているので、それに接続されるダイォ

— ドの数が 1つで済み、接続状態検装置の回路規模を小さくすることもできる

また、第 2の実施形態では、第 1層において信号の選択期間中であるマルチプレクサに核 /½G れたリレ一スィッチと、接地のためにオンとされるリレースィッチとを除く他のリレスィツチはオフとすることにより 'J レースィッチがォフとされた第 1層のマルチプレクサの抵抗成分

Rと容量成分 Cとをッリ構造中から切り離すことができる。これにより、マルチプレクサ回路の動作速度に影を与える時定数 C Rの値が増大しないようにすることができるなお通常リレースィツチは抵抗値がマルチプレクサに比べて充分に小さいので、マルチプレクサと縦続接続しても、マルチプレクサ同士を縦続接続する場合に比べて直列抵抗の値を減らすことができ、結果的に時定数 C Rの値を小さくすることがでぎる。

また、第 2の実施形態では、 4個のマルチプレクサ 2 l o 2 1 o .₂ 2 1 e 2 l e—₂の出力がそれぞれ第 5 のマルチプレクサ 2 2 の 4個の入力端子 C H 1 C H 4に個別に接続され 1つの入力端子に対して複数のルチプレクサが並列的に接続されていないすなわち、第 2層における第 5 のマルチプレクサ 2 2 の 1つの入力には、 2つのリレ一スィッチのみが並列に接続され、そのうちの 1つのみに第 1 層のマルチプレクサが 1つ縦続接されているのみであるしたがって、 1つの信号ラィンに並列接続されるマルチプレクサおよび U レースィツチの数を少な < して、個々のマルチプレクサや個々のリレ一スィッチにおける容量成分 Cの値そのものが大さくならないようにすることができる。

このように、第 2 の実施形態によれば、多くのマルチプレクサゃリレ

―スィッチが同時には接続されないようにして、多 <の抵抗成分 Rや容量成分 Cが縦続接続されないようにすることがでさるとともに、個々のマルチプレクサや個々のリレ一スイッチが持つ抵抗成分 Rや容量成分 C の値そのものも小さくすることができる。したがて、合計の時定数 C

Rの値を小さくすることができ、時定数 C Rの増大によってマルチプレクサ回路全体の動作速度が遅くなつてしまうという不都合を防止するとがでさる。

また第 2 の実施形態によれば 8個のリレースィツチ 2 3 o 2 ,

0 2 3 e 2 3 e のうち 2組のリレースィ Vチのオン期間をォ一バーラップさせるようにしている。このため、配線の選択に使用する第

1層のマルチプレクサを次のものに切り替えるとともに、その選択した配線に隣接する配線を接地する際に、切り替え後の新たなマルチプレクサに接続されたリレースィツチがオフからオンになるまでの長い時間を全く待たなくて済む。つまり、リレースィッチのオン状態が確立するまでの長い待ち時間を持つことなく、第 1 層における複数のマルチプレクサ 2 1 o _い 2 1—₂， 2 1 e 2 1 e ₂を切れ目無く切り替えて順次に動作させることができる。これにより、ダイオードを利用したオープンショートテストを極めて高速に行うことができる。

なお、上記第 2 の実施形態では、奇数ブロック O d dにおける第 1 および第 2のマルチプレクサ 2 1 o _,， 2 1 o _₂を最初に順次選択し、その後で偶数ブロック E v e nにおける第 3および第 4のマルチプレクサ 2 1 e 2 1 e _₂を順次選択していく例について説明したが、本発明はこの例に限定されない。例えば、奇数ブロック 0 d dにおける第 1および第 2 のマルチプレクサ 2 1 o 2 1 o _₂と偶数ブロック E v e nにおける第 3および第 4のマルチプレクサ 2 1 e 2 1 e _₂とを交互に選択していくようにしても良い。

また、上記第 2の実施形態において、奇数ブロック O d dにおける第 1および第 3 のリレースイッチ 2 3 o -,, 2 3 0 で第 1および第 2 のマルチプレクサ 2 1 o , 2 1 o _₂の何れかを選択しているときは、偶数ブロック E v e nにおける第 6および第 8 のリレ一スィッチ 2 3 e—₂， 2 3 e _-4の両方をオンにして偶数ブロック E v e nを全て接地するようにしても良い。また、偶数ブロック E v e nにおける第 5および第 7 のリレ一スィッチ 2 3 e一い 2 3 e— ₃で第 3および第 4のマルチプレクサ 2 1 e 2 l e _₂の何れかを選択しているときは、奇数ブロック O d dにおける第 2および第 4のリレースィッチ 2 3 o .₂, 2 3 o _₄の両方をオンにして奇数プロック O d dを全て接地するようにしても良い。

また、上記第 2の実施形態では、第 2層における第 5のマルチプレクサ 2 2 の 1つの入力顺子に対してマルチプレクサは 1 つのみ (例えば、

1 の入力端子 C H 1 に対して第 1 のマルチプレクサ 2 1 ο - Iのみ）を接続する構成について説明した。上述のよにマルチプレクサの並列接続の数は少ない方が、当該マルチプレクサ白身が持つ容量成分 cの値そのものが大きくならないようにするとがでぎる点で好ましいが、必ずしも接続数は 1 つである必要はなく図 8 のよ Όに 1 つの入力端子に対して複数のマルチプレクサを並列的に接続して良い。その場合に

-V

は 1 つの入力顺チと複数のマルチプレクサとの間にそれぞれリレースィツチを設けるとともに、それらのリレスッチと並列的に、接地のためのリレース Λ ッチを 1 BX o またのよ Όに構成した場合、ある入力端子に接続されているマルチプレクサを選択した後は、他の入力端子に接続されているマルチプレクサを選択するのが好ましい。異なる入力端子に接¼ aれているマルチプレクサを交互に選択していくことによって、ォバラップして同時に才ンとなつている 2つのリレースィッチがあつても、片方は第 5のマルチプレクサ 2 2が選択状態にな < てッリ一構造から切り離されることになるので、時定数 C Rを小さ <する上で、より好ましい。

よ / 上 pD第 1 の実施形態では、第 1層における各々のマルチプレクマ

サ 1 1 o , 1 1 eが、 4つの入力を備え第 2層におけるマルチプレクサ 1 2が 2つの入力端子を備える例について説明したがに示した入力端子の数は単なる例であつてれに限定されるものではない？、 _L pLi第 2の実施形態では、第 1 における各々のマルチプレクサ 2 1 0 -い 2 1 ο _ ₂ , 2 1 e . , , 2 1 e ₂が 4つの入力端子を備え、第 2層におけるマルチプレクサ 2 2が 4つの入力端子を備える例について説明したが、ここに示した入力端子の数は単なる一例であって、これに限定されるものではない。また、上記第 1 の実施形態では 1 ®に 2個のマルチプレクサ 1 1 o

, 1 1 e を備え、第 2 の実施形能では第 1層に 4個のマルチプレクサ 2

1 ο - 1 » 2 1 o .₂ , 2 1 e 2 1 e _{- 2}を備える例について説明したが、に示したマルチプレクサの数は単なる一例であって、これに限定されるものではなレ

また、上記第 1および第 2の実施形態では、第 1層と第 2層の 2層構造から成るツリー接続の構成について説明したが、ここに示した階層の数は単なる一例であって、これに限定されるものではない。

また、上記第 1および第 2の実施形態では、出力端子を最終的に 1 つに絞る例について説明したが、本発明はれに限定されない。出力端子の数は複数であつても良い。出力端子の数を少な < した方が、それに接続されるダイォ一ドの数も少な <でき、回路規模をより小さくできる占、ヽで好ましいが、必ずしも出力端子を 1つにする必要はない。例えば、択しなければならない配線数が数千以上ある超多ピン構造の L S I が検査対象の場合は、出力端子の数を数個に減らせるだけでも回路規模小の点で極めて大きな効果がある。それに加え、数個のダイォードでォープンショ一卜テストを並列的に行うことにより、処理速度の高速化も図ることができる o

ま、上し 1および第 2の実施形態では、 2端子のリレースィッチを用いる例について説明したが、 3 ¾子のリレースィツチを用いても良い。この場合、第 1 の分岐接点を下層のマルチプレクサの出力端子に接し、第 2 の分岐接点を接地し、共通接ハ占、、を上層のマルチプレクサの入力端子に接続する。

その他、上記第 1および第 2の実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによつて本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。産業上の利用可能性

本発明は、半導体の配線のオープン（断線）の有無と配線間のショート（短絡）の有無とを同時に検査する装置に有用である。本発明による配線の接続状態検査装置の適用技術としては、例えば、超多ピン出力の L S I に関する電気的特性の検査を行うテストシステムなどが考えられる。

Claims

請求の範囲

1 . 奇数目の配線を通して並列的に入力される複数の信号を順次に切

Ό替えて 1つずつ出力する奇数用マルチプレクサと、

偶数番百の配線を通して並列的に入力される複数の信号を順次に切り替えて 1つずつ出力する偶数用マルチプレクサと、

_h pd T数用マルチプレクサの出力端子か接地端子かを切り替える奇数用リレースィツチと、

上記偶数用マルチプレクサの出力端子か接地端子かを切り替える偶数用リレースィツチとを備え、

上記奇数用リレースィツチおよび上記偶数用リレースィツチの一方がマルチプレクサの出力端子を選択しているときは他方が接地端子を選択するようにしたことを特徴とする配線の接続状態検査装置

2 . 上記奇数用マルチプレクサおよび上記偶数用マルチプレクサを複数組備えるとともに、上記奇数用リレ一スィッチおよび上記偶数用リレースィツチを複数組備え、

上記奇数用リレ一スィツチにおいて何れか一の奇数用マルチプレクサを選択しているとさは少なくともその奇数用リレースィツチに対応する何れか一の偶数用 U レ一スィツチにおいて接地端子を選択し、上記偶数用リレースイツチにおいて何れか一の偶数用マルチプレクサを選択しているときは少な < ともその偶数用リレ一スィッチに対応する何れか一の奇数用リレースィッチにおいて接地端子を選択するようにしたことを特徵とする請求の範囲第 1項に記載の配線の接続状態検査装置。

3 . 上記奇数用マルチプレクサの出力端子および上記偶数用マルチプレクザの出力端子から並列的に入力される複数の信号を順次に切 Ό替えて

1 つずつ出力する上位層のマルチプレクサを備え、

上記奇数用マルチプレクサの出力端子および上記偶数用マルチプレクサの出力端子と上記上位層のマルチプレクサの入力端子との間に上記奇数用リレ一スィッチおよび上記偶数用リレ一スィツチをけたとを特徵とする請求の範囲第 1項に記載の配線の接続状態検査 i

4 上記複数組の奇数用マルチプレクサおよび偶数用マルチプレクサの出力端子から並列的に入力される複数の信号を順次に切り替えて 1 つず出力する上位層のマルチプレクサを備え

上記複数組の奇数用マルチプレクサおよび偶数用ルチプレクサの出力子と上 d上層のマルチプレクサの入力端子との間に上記複数組の奇数用リレースイツチぉよび偶数用リレースィッチを設けたことを特徴とする請求の範囲第 2項に記載の配線の接続状態検査装

5 . 上 ρϋ Τ¾数組の奇数用 U レ ―スィッチぉよび偶数用 U レ一スィツチの少なくとち一部のリレースィッナのォン期間をォ ―パ'一ラップさせるようにしたことを特徴とする m求の範囲第 4項に記載の配線の接続状態検査装

6 . 上記複数組の奇数用リレース 1 ッチぉよび偶数用 U レスィツチのうちォン期間をオラップさせる少な < とち一部のリレ ―スイッチマ

は、上 §ά上 u層のマルチプレクサの互いに異なる入力 «卞に接 eされているちのであることを特徴とする請求の範囲第 5項に ed載の配線の接続状態検査装置。