KR20070110293A - 배선의 접속 상태 검사 장치 - Google Patents

배선의 접속 상태 검사 장치 Download PDF

Info

Publication number
KR20070110293A
KR20070110293A KR1020077018427A KR20077018427A KR20070110293A KR 20070110293 A KR20070110293 A KR 20070110293A KR 1020077018427 A KR1020077018427 A KR 1020077018427A KR 20077018427 A KR20077018427 A KR 20077018427A KR 20070110293 A KR20070110293 A KR 20070110293A
Authority
KR
South Korea
Prior art keywords
multiplexer
relay switch
odd
numbered
relay
Prior art date
Application number
KR1020077018427A
Other languages
English (en)
Inventor
요시토 다나카
Original Assignee
테스토 리사치 라보라토리즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테스토 리사치 라보라토리즈 가부시키가이샤 filed Critical 테스토 리사치 라보라토리즈 가부시키가이샤
Publication of KR20070110293A publication Critical patent/KR20070110293A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

홀수 번째의 배선에 접속되는 복수개의 단자를 차례로 전환하는 홀수용 멀티플렉서(11o)와, 짝수 번째의 배선에 접속되는 복수개의 단자를 차례로 전환하는 짝수용 멀티플렉서(11e)와, 홀수용 멀티플렉서(11o)를 접지 단자에 접속하는지의 여부에 대한 전환을 행하는 홀수용 릴레이 스위치(13o-1, 13o-2)와, 짝수용 멀티플렉서(11e)를 접지 단자에 접속하는지의 여부에 대한 전환을 행하는 짝수용 릴레이 스위치(11e-1, 11e-2)를 구비하고, 한쪽의 릴레이 스위치가 접지 단자에 대한 접속을 선택하고 있지 않은 때에는, 다른 쪽이 접지 단자에 대한 접속을 선택하도록 동작시킴으로써, 고속으로 동작 가능한 멀티플렉서를 사용하여 배선을 고속으로 차례로 선택해 나가고, 선택된 배선에 인접하는 다른 배선을 릴레이 스위치로 접지하도록 전환하면서 멀티플렉서의 입력 단자(2)에 나타나는 전위를 측정함으로써, 배선의 오픈 테스트와 쇼트 테스트를 고속으로 행할 수 있도록 한다.
멀티플렉스, 릴레이 스위치, 배선 접속, 고속 검사, 오픈 테스트, 쇼트 테스트, 접지

Description

배선의 접속 상태 검사 장치{WIRING CONNECTED STATE INSPECTION INSTRUMENT}
본 발명은 배선의 접속 상태 검사 장치에 관한 것으로서, 특히, 배선의 오픈(단선)의 유무와 배선 사이의 쇼트(단락)의 유무를 동시에 검사하는 장치에 적합하게 사용될 수 있다.
일반적으로, 반도체 집적회로의 제조 시에는, 불량 제품을 선별하기 위해 각종 검사를 행할 필요가 있다. 이러한 검사 중에, 배선이 단선되어 있는지의 여부 및 배선 간이 단락되어 있는지의 여부를 검사하는, 이른바 오픈 쇼트 테스트가 있다. 상기 오픈 쇼트 테스트는, 많은 검사 항목 중에서 가장 시간이 걸리는 테스트의 하나이다. 그러므로, 상기 오픈 쇼트 테스트에 필요한 시간을 가능한 한 짧게 하는 것이 요구되고 있다.
이와 같은 관점에서, 종래, 오픈의 유무와 쇼트의 유무를 동시에 검사할 수 있는 방법이 제안되어 있다(예를 들면, 특허 문헌 1 및 특허 문헌 2 참조).
[특허 문헌 1]: 일본국 특개 2001-13215호 공보
[특허 문헌 2]: 일본국 특개 2004-77167호 공보
상기 특허 문헌 1 및 특허 문헌 2에 기재된 테스트 방법은 모두, LSI 내부 에 형성되는 보호 다이오드를 이용하여 검사하는 방법에 대하여 개시하고 있다. 도 1에 그 동작 원리를 나타낸다. 예를 들면, LSI의 단자(102)에 접속된 배선의 오픈 쇼트 테스트를 행하는 경우는, 상기 단자(102)에 정전류 회로(104)로부터 정전류를 흐르게 하고, 상기 단자(102)에 인접하는 다른 단자(101, 103)는 접지 한다. 이 때, 오픈/쇼트의 비정상이 없으면, LSI의 보호 다이오드(105)가 정상적으로 기능한 결과로서, 다이오드 특성에 따른 전위가 단자(102)에 나타난다. 한편, 단자(102)에 오픈 비정상이 생기면, 단자(102)의 전위는 정전류의 클램프 전위가 된다. 또한, 단자(102)가 인접하는 단자(101, 103)와 쇼트하고 있으면, 상기 단자(102)의 전위는 0V가 된다.
따라서, 피검사 단자에 정전류를 흐르게 하고, 다른 인접 단자를 접지 하여, 피검사 단자의 전위를 측정함으로써, 오픈 테스트와 쇼트 테스트를 동시에 행할 수 있다. 즉, 그 때 측정된 전위가, 다이오드 특성에 따르는 전위이면 정상, 클램프 전위이면 오픈, 0V이면 쇼트로 판정할 수 있다. 그리고, 피검사 단자를 차례로 전환하면, 모든 단자에 대하여 오픈 쇼트 테스트를 행할 수 있다.
이와 같이, 특허 문헌 1 및 특허 문헌 2에 기재된 기술에는, 오픈 테스트와 쇼트 테스트를 동시에 행함으로써, 오픈 쇼트 테스트에 필요한 시간의 단축화를 도모하고 있다. 그러나, 피검사 단자를 차례로 전환하기 위해서는 스위칭 동작이 필요하고, 상기 스위칭 동작 자체에 시간이 많이 걸리는 문제가 있었다.
종래, 이와 같은 스위칭 동작에는, 릴레이 스위치가 일반적으로 이용되고 있었다. 예를 들면, 도 2에 나타낸 바와 같이, 반도체 LSI의 각 출력 단자 OUT1, OUT2, OUT3, ···에 대응하여 각각 릴레이 스위치 111-1, 111-2, 111-3, ···을 설치하고, 각각 제1 분기 접점(111a)을 정전류 회로 104-1, 104-2, 104-3, ···에 접속하고, 제2 분기 접점(111b)을 접지하고, 공통 접점(111c)을 반도체 LSI의 각 출력 단자 OUT1, OUT2, OUT3, ···에 접속한다. 각 출력 단자 OUT1, OUT2, OUT3, ···에는, 각각 보호 다이오드 112-1, 112-2, 112-3, ···가 접속되어 있다. 그리고, 피검사 단자 OUT2에 대응하는 릴레이 스위치 111-2만 제1 분기 접점(111a) 측에 접속하는 동시에, 다른 단자에 대응하는 릴레이 스위치 111-1, 111-3, ···는 제2 분기 접점(111b) 측에 접속하는 방법이다.
그러나, 릴레이 스위치를 전환한 후, 그것이 완전하게 온 상태가 되어 안정적으로 동작하기까지는 상당히 긴 시간이 필요하고, 릴레이 스위치의 동작 속도(신호의 전환 시간)는 그다지 빠르다고는 할 수 없다. 따라서, 테스트 대상의 단자 개수가 많아질수록, 합계 스위칭 시간이 길어지게 되어, 오픈 쇼트 테스트에 필요한 시간이 증대하는 문제가 있었다.
또한, 출력 단자 OUT1, OUT2, OUT3, ···마다 릴레이 스위치 111-1, 111-2, 111-3, ···을 사용한 구성의 경우, 이들 릴레이 스위치 111-1, 111-2, 111-3, ···마다 정전류 회로 104-1, 104-2, 104-3, ···을 포함하는 복수개의 측정기를 설치할 필요가 있으므로, 테스트 장치의 회로 규모가 커지는 문제도 있었다.
이에 비해, 릴레이 스위치 대신 멀티플렉서 회로를 사용하는 방법을 생각할 수 있다. 멀티플렉서 회로는, 복수개의 입력 단자에 병렬적으로 가해지는 입력 신호를 차례로 전환하여, 출력 단자로부터 직렬 신호를 하나씩 출력하는 것이며, 그 전환에 필요한 시간은, 릴레이 스위치에 비해 짧다. 또한, 멀티플렉서에 접속하는 정전류 회로의 개수도 하나면 되므로, 테스트 장치의 회로 규모를 작게 할 수 있다.
그러나, 멀티플렉서 회로를 사용한 경우는, 도 3과 같이, 반도체 LSI의 각 출력 단자 OUT1, OUT2, OUT3, ···중 어느 하나의 출력 단자를 멀티플렉서(121)에 의해 선택할 수는 있지만, 선택되지 않은 다른 출력 단자를 접지하는 스위칭 동작은 행할 수 없다. 그러므로, 오픈 테스트는 행할 수 있지만, 이와 동시에 쇼트 테스트를 행할 수 없는 문제가 발생한다.
본 발명은, 전술한 바와 같은 문제를 해결하기 위해 이루어진 것이며, 오픈 쇼트 테스트에 필요한 시간을 짧게 하는 동시에, 오픈 쇼트 테스트를 행하는 테스트 장치의 회로 규모를 작게 하는 것을 목적으로 하고 있다.
전술한 바와 같은 문제를 해결하기 위해, 본 발명은, 홀수 번째의 배선에 접속되는 복수개의 단자를 차례로 전환하여 1개씩 선택하는 홀수용 멀티플렉서와, 짝수 번째의 배선에 접속되는 복수개의 단자를 차례로 전환하여 1개씩 선택하는 짝수용 멀티플렉서와, 홀수용 멀티플렉서를 접지 단자에 접속하는지의 여부를 전환하는 홀수용 릴레이 스위치와, 짝수용 멀티플렉서를 접지 단자에 접속하는지의 여부를 전환하는 짝수용 릴레이 스위치를 구비하고, 홀수용 릴레이 스위치 및 짝수용 릴레이 스위치 중 한쪽이 접지 단자에 대한 접속을 선택하고 있지 않은 때는 다른 쪽이 접지 단자에 대한 접속을 선택하도록 하고 있다.
이와 같이 구성된 본 발명에 의하면, 릴레이 스위치에 비해 고속으로 동작 가능한 멀티플렉서를 사용하여 반도체 LSI의 피검사 단자(피검사 배선)를 고속으로 차례로 선택해 나가면서, 선택된 배선에 인접하는 다른 배선을 릴레이 스위치로 접지하도록 전환해 두고, 멀티플렉서의 단자에 나타나는 전위를 측정함으로써, 배선의 오픈 테스트와 쇼트 테스트를 극히 고속으로 행할 수 있다.
본 발명의 다른 태양에서는, 멀티플렉서를 계층 구조로 구성하고, 홀수용 멀티플렉서 및 짝수용 멀티플렉서와 상위층의 멀티플렉서 사이에 홀수용 릴레이 스위치 및 짝수용 릴레이 스위치를 설치하고 있다.
이와 같이 구성한 본 발명에 의하면, 복수 계층의 멀티플렉서를 사용하여 단자의 개수를 줄일 수 있고, 상기 단자에 접속되는 정전류 회로의 개수를 줄여서 접속 상태 검사 장치의 회로 규모를 작게 할 수 있다.
본 발명의 다른 태양에서는, 복수 조(組)의 홀수용 멀티플렉서 및 짝수용 멀티플렉서를 구비하는 동시에, 복수 조의 홀수용 릴레이 스위치 및 짝수용 릴레이 스위치를 구비하고, 복수 조의 멀티플렉서와 상위층의 멀티플렉서 사이에 복수 조의 릴레이 스위치를 설치하고 있다.
이와 같이 구성한 본 발명의 다른 태양에 의하면, 임의의 계층에서의 복수 조의 홀수용 멀티플렉서 및 짝수용 멀티플렉서 중, 신호의 선택 기간중에 관계하는 멀티플렉서에 접속된 홀수용(짝수용) 릴레이 스위치와, 상기 멀티플렉서가 선택하고 있는 신호의 배선에 인접하는 배선을 접지하기 위한 짝수용(홀수용) 릴레이 스위치를 온"ON"하고, 그 이외의 릴레이 스위치를 오프"OFF"함으로써, 릴레이 스위치가 오프된 멀티플렉서의 저항 성분과 용량 성분을 트리 구조로부터 떼어내어 생각 할 수 있고, 멀티플렉서의 동작 속도에 영향을 끼치는 시정수(time constant)의 값을 작게 할 수 있다. 이에 따라, 접속 상태 검사 장치 전체의 동작 속도가, 복수개의 멀티플렉서의 종속 접속에 기인하는 시정수의 증대에 의해 늦어지는 문제를 방지할 수 있다. 이에 따라, 배선의 오픈 테스트와 쇼트 테스트를 극히 고속으로 행할 수 있다.
또한, 본 발명의 다른 태양에서는, 복수 조의 릴레이 스위치 중 적어도 일부의 릴레이 스위치의 온 기간을 중첩시키도록 하고 있다.
이와 같이 구성한 본 발명의 다른 태양에 의하면, 임의의 릴레이 스위치가 온되어 거기에 접속된 멀티플렉서로 신호의 선택이 행해지고 있을 때, 적어도 다른 하나의 릴레이 스위치가 온되어 있다. 이에 따라, 신호의 선택에 사용하는 멀티플렉서를 다음 것으로 전환할 때, 전환 후의 새로운 멀티플렉서에 접속된 릴레이 스위치는 이미 온 상태가 확립되어 있고, 릴레이 스위치가 오프로부터 온될 때까지 오랜 시간 동안 기다리지 않아도 된다. 즉, 릴레이 스위치가 오프로부터 온으로 바뀌려면 비교적 오랜 시간이 필요하지만, 그와 같은 긴 대기 시간이 필요없고, 복수개의 멀티플렉서를 중단시키지 않고 차례로 동작시켜 나갈 수 있다. 이에 따라, 배선의 오픈 테스트와 쇼트 테스트를 극히 고속으로 행할 수 있다.
또한, 본 발명의 다른 태양에서는, 복수 조의 릴레이 스위치 중 적어도 일부의 릴레이 스위치의 온 기간을 중첩시키는 경우에, 상위층의 멀티플렉서의 서로 상이한 단자에 접속되어 있는 릴레이 스위치의 온 기간을 중첩시키도록 하고 있다.
이와 같이 구성한 본 발명의 다른 태양에 의하면, 중첩하고 동시에 온되어 있는 복수개의 릴레이 스위치가 있어도, 그 중의 1개 이외는, 상위층의 멀티플렉서가 신호의 선택 상태가 아니어서 트리 구조로부터 떼어내어 생각할 수 있고, 상기 1개이외의 릴레이 스위치에 접속되어 있는 하위층의 멀티플렉서가 가지는 저항 성분이나 용량 성분을 트리 구조로부터 떼어내어 생각할 수 있고, 멀티플렉서의 동작 속도에 영향을 끼치는 시정수의 값을 보다 작게 할 수 있다. 이에 따라, 배선의 오픈 테스트와 쇼트 테스트를 극히 고속으로 행할 수 있다.
도 1은 LSI 내부에 형성되는 보호 다이오드를 이용하여 오픈 쇼트 테스트를 행하는 방법의 동작 원리를 설명하기 위한 도면이다.
도 2는 피검사 단자를 차례로 전환해 나가기 위해 필요한 스위칭 동작을 실현하는 일반적인 회로 구성예를 나타낸 도면이다.
도 3은 피검사 단자를 차례로 전환해 나가기 위해 필요한 스위칭 동작을 실현하는 다른 회로 구성예를 나타낸 도면이다.
도 4는 제1 실시예에 따른 배선의 접속 상태 검사 장치의 구성예를 나타낸 도면이다.
도 5는 제1 실시예에 따른 배선의 접속 상태 검사 장치의 동작예를 나타낸 타이밍 차트이다.
도 6은 제2 실시예에 따른 배선의 접속 상태 검사 장치의 구성예를 나타낸 도면이다.
도 7은 제2 실시예에 따른 배선의 접속 상태 검사 장치의 동작예를 나타낸 타이밍 차트이다.
도 8은 제2 실시예에 따른 배선의 접속 상태 검사 장치의 다른 구성예를 나타낸 도면이다.
(제1 실시예)
이하에서, 본 발명의 제1 실시예를 도면을 참조하여 설명한다. 도 4는 제1 실시예에 따른 접속 상태 검사 장치의 구성예를 나타낸 도면이다. 도 4에 나타낸 바와 같이, 제1 실시예에 따른 접속 상태 검사 장치는, 3개의 멀티플렉서(11o, 11e, 12)를 구비하고, 이들을 트리 구조로 접속하여 구성되어 있다. 이 중, 제1 멀티플렉서(11o)(본 발명의 홀수용 멀티플렉서에 해당) 및 제2 멀티플렉서(11e)(본 발명의 짝수용 멀티플렉서에 해당)는 제1 층에 속하고, 제3 멀티플렉서(12)는 그보다 하나 위의 계층인 제2 층에 속하고 있다.
이와 같이, 제1 층에서, 1개의 멀티플렉서가 아닌 2개의 멀티플렉서(11o, 11e)를 설치하고 있는 것은, 반도체 LSI가 구비하는 복수개의 출력 단자를 홀수 번째의 출력 단자와 짝수 번째의 출력 단자로 구별하여 처리할 수 있도록 하기 위해서이다.
이들 복수개의 멀티플렉서(11o, 11e, 12)는 각각, 복수개의 단자를 차례로 전환하여 1개씩 선택한다. 즉, 제1 멀티플렉서(11o)는 4개의 단자(1-1, 1-3, 1-5, 1-7)를 차례로 전환하여 1개씩 선택한다. 제2 멀티플렉서(11e)는 4개의 단자(1-2, 1-4, 1-6, 1-8)를 차례로 전환하여 1개씩 선택한다. 제3 멀티플렉서(12)는 2개의 단자 CH1, CH2를 차례로 전환하여 1개씩 선택한다. 제3 멀티플렉서(12)의 다른 한쪽의 단자(2)의 끝에는, 정전류 회로(3)가 접속된다.
통상적으로, 멀티플렉서는, 복수개의 입력 단자로부터 병렬로 입력되는 복수개의 신호를 차례로 전환하여 1개의 출력 단자로부터 1개씩 출력하는 용도로 사용된다. 본 실시예에서는 이와는 반대로, 1개의 단자로부터 입력되는 신호를 복수개의 단자에 차례로 나누어서 출력하는 용도로 사용된다. 즉, 제1 및 제2 멀티플렉서(11o, 11e)에서는 단자(1-1 ∼ 1-8)가 출력 단자로서 사용된다. 또한, 제3 멀티플렉서(12)에서는 단자 CH1, CH2가 출력 단자로서 사용된다. CMOS 프로세스를 이용한 아날로그 스위치로 멀티플렉서를 구성한 경우, 이와 같은 사용법을 이용할 수 있다.
제1 멀티플렉서(11o)가 구비하는 4개의 출력 단자(1-1, 1-3, 1-5, 1-7)는 피검사 대상의 반도체 LSI(도시하지 않음)의 홀수 번째의 출력 단자에 접속된다. 또한, 제2 멀티플렉서(11e)가 구비하는 4개의 출력 단자(1-2, 1-4, 1-6, 1-8)는 반도체 LSI의 짝수 번째의 출력 단자에 접속된다. 각 출력 단자 (1-1 ∼ 1-8)의 부호에 부여되어 있는 1 ∼ 8의 첨자는, 반도체 LSI의 출력 단자의 배열 순서와 대응하고 있다. 즉, 8개의 출력 단자에 접속되어 있는 서로 인접하는 8개의 배선 중, 홀수 번째의 배선이 제1 멀티플렉서(11o)에 접속되고, 짝수 번째의 배선이 제2 멀티플렉서(11e)에 접속된다. 그리고, 피검사 대상인 반도체 LSI의 각 출력 단자에는, 각각 보호 다이오드가 접속되어 있다.
본 실시예에서는, 트리 구조의 제1 층에서의 2개의 멀티플렉서(11o, 11e)와, 그보다 하나 위의 제2 층에서의 제3 멀티플렉서(12) 사이에, 4개의 릴레이 스위치(13o-1, 13o-2, 13e-1, 13e-2)를 설치하고 있다. 제1 및 제2 릴레이 스위치(13o-1, 13o-2)는 본 발명의 홀수용 릴레이 스위치에 해당하고, 제3 및 제4 릴레이 스위치(13e-1, 13e-2)는 본 발명의 짝수용 릴레이 스위치에 해당한다.
제1 릴레이 스위치(13o-1)는, 제1 멀티플렉서(11o)의 입력 단자와 제3 멀티플렉서(12)의 제1 출력 단자 CH1 사이에 설치되어 있다. 제2 릴레이 스위치(13o-2)는, 그라운드(접지 단자)와 제3 멀티플렉서(12)의 제1 출력 단자 CH1 사이에 설치되어 있다. 이들 2개의 릴레이 스위치(13o-1, 13o-2)의 각 입력 단자는, 1개의 신호 라인에 접속되어서 제3 멀티플렉서(12)의 제1 출력 단자 CH1에 접속되어 있다.
또한, 제3 릴레이 스위치(13e-1)는 제2 멀티플렉서(11e)의 입력 단자와 제3 멀티플렉서(12)의 제2 출력 단자 CH2 사이에 설치되어 있다. 제4 릴레이 스위치(13e-2)는, 그라운드(접지 단자)와 제3 멀티플렉서(12)의 제2 출력 단자 CH2 사이 에 설치되어 있다. 이들 2개의 릴레이 스위치(13e-1, 13e-2)의 각 입력 단자는, 1개의 신호 라인에 접속되어 제3 멀티플렉서(12)의 제2 출력 단자 CH2에 접속되어 있다.
다음에, 전술한 바와 같이 구성한 제1 실시예에 따른 접속 상태 검사 장치의 동작에 대하여 설명한다. 도 5는 제1 실시예에 따른 접속 상태 검사 장치의 동작예를 나타낸 타이밍 차트이다.
도 5에 나타낸 바와 같이, 먼저 제1 릴레이 스위치(13o-1)와 제3 릴레이 스위치(13e-1)와 제4 릴레이 스위치(13e-2)를 온함과 동시에, 제2 릴레이 스위치(13o-2)를 오프한다. 이에 따라, 제2 층에서의 제3 멀티플렉서(12)의 제1 출력 단자 CH1에는 제1 층에서의 제1 멀티플렉서(11o)를 통하여 반도체 LSI의 홀수 번째의 배선이 접속되고, 짝수 번째의 배선은 제2 멀티플렉서(11e), 제3 릴레이 스위치(13e-1) 및 제4 릴레이 스위치(13e-2)를 통하여 접지된 상태가 된다.
제1 릴레이 스위치(13o-1)가 온된 직후에는 아직 온 상태가 확립되어 있지 않기 때문에, 제1 릴레이 스위치(13o-1)의 온 상태가 확립될 무렵의 타이밍에서 제1 멀티플렉서(11o)를 동작 상태(온 상태)로 만든다. 또한, 제3 릴레이 스위치(13e-1) 및 제4 릴레이 스위치(13e-2)가 온된 직후는 아직 온 상태가 확립되어 있지 않기 때문에, 제3 릴레이 스위치(13e-1) 및 제4 릴레이 스위치(13e-2)의 온 상태가 확립될 무렵의 타이밍에서 제2 멀티플렉서(11e)를 동작 상태(온 상태)로 만든다. 여기서, 멀티플렉서는 릴레이 스위치에 비해, 온 상태가 확립될 때까지 걸리는 시간이 극히 짧으므로, 즉시 동작 상태가 될 수 있다.
또한, 제3 멀티플렉서(12)는, 제1 멀티플렉서(11o)와 동시 혹은 그보다 앞서서 온 상태가 된다. 이 때, 제3 멀티플렉서(12)는, 제1 출력 단자 CH1을 선택하도록 전환되어 있다.
이에 따라, 피검사 대상인 반도체 LSI가 구비하는 홀수 번째의 출력 단자에 접속되어 있는 홀수 번째의 배선만 2개의 멀티플렉서(11o, 12)를 통하여 정전류 회로(3)에 접속되고, 짝수 번째의 출력 단자에 접속되어 있는 짝수 번째의 배선이 접지된 것과 등가의 상태가 된다. 이 때, 정전류 회로(3)로부터 출력된 정전류 신호는, 제3 멀티플렉서(12) 및 제1 릴레이 스위치(13o-1)를 통하여 제1 멀티플렉서(11o)의 출력 단자(1-1, 1-3, 1-5, 1-7)로부터 차례로 출력된다.
동작 상태가 된 제1 멀티플렉서(11o)는, 정전류 회로(3)로부터 제3 멀티플렉서(12) 및 제1 릴레이 스위치(13o-1)를 통하여 입력되는 신호를 4개의 출력 단자(1-1, 1-3, 1-5, 1-7) 차례로 전환하여 출력한다.
또한, 제1 멀티플렉서(11o)와 동시에 동작 상태가 된 제2 멀티플렉서(11e)는, 4개의 출력 단자(1-2, 1-4, 1-6, 1-8)를 차례로 전환하여 선택한다. 이에 따라, 4개의 출력 단자(1-2, 1-4, 1-6, 1-8)에 접속되어 있는 반도체 LSI의 짝수 번 째의 배선이, 제3 릴레이 스위치(13e-1) 및 제4 릴레이 스위치(13e-2)를 통하여 차례로 접지된다.
예를 들면, 제1 멀티플렉서(11o)에서 첫번째 출력 단자(1-1)를 선택하고 있을 때는, 제2 멀티플렉서(11e)에서도 첫번째 출력 단자(1-2)를 선택한다. 제1 멀티플렉서(11o)에서 2번째 출력 단자(1-3)를 선택하고 있을 때는, 제2 멀티플렉서(11e)에서도 2번째 출력 단자(1-4)를 선택한다. 제1 멀티플렉서(11o)에서 3번째 출력 단자(1-5)를 선택하고 있을 때는, 제2 멀티플렉서(11e)에서도 3번째 출력 단자(1-6)를 선택한다. 또한, 제1 멀티플렉서(11o)에서 4번째 출력 단자(1-7)를 선택하고 있을 때는, 제2 멀티플렉서(11e)에서도 4번째 출력 단자(1-8)를 선택한다.
전술한 바와 같이, 4개의 출력 단자(1-1, 1-3, 1-5, 1-7)의 끝에는 반도체 LSI의 보호 다이오드(도시하지 않음)가 접속되어 있다. 따라서, 정전류 회로(3)로부터 입력 단자(2), 제3 멀티플렉서(12), 제1 릴레이 스위치(13o-1) 및 제1 멀티플렉서(11o)를 통하여 반도체 LSI에 정전류를 공급할 때, 입력 단자(2)에 나타나는 전위를 측정하면, 반도체 LSI의 홀수 번째의 배선에 관하여, 보호 다이오드를 이용한 오픈 쇼트 테스트를 차례로 행할 수 있게 된다.
즉, 예를 들면 제1 멀티플렉서(11o)에서 첫번째 출력 단자(1-1)를 선택하고 있을 때는, 그에 대응하는 반도체 LSI의 첫번째 출력 단자에 접속되어 있는 첫번째 배선이 제1 멀티플렉서(11o), 제1 릴레이 스위치(13o-1), 제3 멀티플렉서(12)를 통하여 정전류 회로(3)에 접속된다. 한편, 반도체 LSI의 첫번째 배선이 정전류 회로(3)에 접속되어 있을 때에, 이것에 인접하는 2번째 배선은, 제2 멀티플렉서(11e), 제3 릴레이 스위치(13e-1) 및 제4 릴레이 스위치(13e-2)를 통하여 접지되고 있다. 그러므로, 첫번째 배선에 오픈 비정상이 없고, 또한, 2번째 배선 사이에 쇼트 비정상도 없으면, 보호 다이오드가 정상적으로 동작한 결과, 다이오드 특성에 따른 전위가 입력 단자(2)에 나타난다. 한편, 첫번째 배선에 오픈 비정상이 생기면, 입력 단자(2)의 전위는 소정의 클램프 전위가 된다. 또한, 첫번째 배선과 2번째 배선 사이에 쇼트 비정상이 생기고 있으면, 입력 단자(2)의 전위는 0V가 된다.
따라서, 제1 릴레이 스위치(13o-1)와 제3 릴레이 스위치(13e-1)와 제4 릴레이 스위치(13e-2)를 온함과 동시에, 제1 멀티플렉서(11o)에서 첫번째 출력 단자(1-1)를, 제2 멀티플렉서(11e)에서 첫번째 출력 단자(1-2)를 선택하여, 그 때 입력 단자(2)에 나타나는 전위를 측정함으로써, 첫번째 배선에 관하여 오픈 테스트와 2번째 배선 사이에서의 쇼트 테스트를 동시에 행할 수 있다. 즉, 그 때의 측정 전위가, 다이오드 특성에 따르는 전위이면 정상, 클램프 전위이면 오픈, 0V이면 쇼트인 것으로 판정할 수 있다. 그리고, 제1 멀티플렉서(11o) 및 제2 멀티플렉서(11e)에서 선택하는 출력 단자를 차례로 전환해 나가면, 반도체 LSI의 홀수 번째의 배선에 대하여 오픈 쇼트 테스트를 차례로 행할 수 있다.
제1 멀티플렉서(11o)에서 모든 출력 단자(1-1, 1-3, 1-5, 1-7)의 선택이 끝나면, 다음에 제4 릴레이 스위치(13e-2)를 오프로 전환함과 동시에, 제2 릴레이 스위치(13o-2)를 온으로 전환한다. 이에 따라, 제2 층에서의 제3 멀티플렉서(12)의 제2 출력 단자 CH2에는 제1 층에서의 제2 멀티플렉서(11e)를 통하여 반도체 LSI의 짝수 번째의 배선이 접속되고, 홀수 번째의 배선은 제1 멀티플렉서(11o), 제1 릴레이 스위치(13o-1) 및 제2 릴레이 스위치(13o-2)를 통하여 접지된 상태가 된다.
제2 릴레이 스위치(13o-2)가 온된 직후는 아직 온 상태가 확립되어 있지 않기 때문에, 제2 릴레이 스위치(13o-2)의 온 상태가 확립될 무렵의 타이밍에서 제1 멀티플렉서(11o)를 동작 상태(온 상태)로 만든다. 또한, 이것과 대략 동일한 타이밍에서 제2 멀티플렉서(11e)도 동작 상태(온 상태)로 만든다. 여기서, 멀티플렉서는 릴레이 스위치에 비해, 온 상태가 확립될 때까지의 시간이 극히 짧기 때문에, 즉시 동작 상태로 할 수 있게 된다.
이 때, 제3 멀티플렉서(12)는 동작 상태가 되어 있고, 제2 출력 단자 CH2를 선택하도록 전환되어 있다. 그리고, 제3 멀티플렉서(12)에서, 제1 출력 단자 CH1의 선택 상태로부터 제2 출력 단자 CH2의 선택 상태로 전환하는 동작도 고속으로 행할 수 있다.
이에 따라, 피검사 대상인 반도체 LSI가 가지는 짝수 번째의 출력 단자에 접속되어 있는 짝수 번째의 배선만 2개의 멀티플렉서(11e, 12)를 통하여 정전류 회 로(3)에 접속되고, 홀수 번째의 출력 단자에 접속되어 있는 홀수 번째의 배선이 접지된 것과 등가의 상태가 된다. 이 때, 정전류 회로(3)로부터 출력된 정전류 신호는, 제3 멀티플렉서(12) 및 제3 릴레이 스위치(13e-1)를 통하여 제2 멀티플렉서(11e)의 출력 단자(1-2, 1-4, 1-6, 1-8)로부터 차례로 출력된다.
동작 상태가 된 제2 멀티플렉서(11e)는, 정전류 회로(3)로부터 제3 멀티플렉서(12) 및 제3 릴레이 스위치(13e-1)를 통하여 입력되는 신호를 4개의 출력 단자(1-2, 1-4, 1-6, 1-8)에 차례로 전환하여 출력한다.
또한, 제2 멀티플렉서(11e)와 동시에 동작 상태가 된 제1 멀티플렉서(11o)는 4개의 출력 단자(1-1, 1-3, 1-5, 1-7)를 차례로 전환하여 선택한다. 이에 따라, 4개의 출력 단자(1-1, 1-3, 1-5, 1-7)에 접속되어 있는 반도체 LSI의 홀수 번째의 배선이, 제1 릴레이 스위치(13o-1) 및 제2 릴레이 스위치(13o-2)를 통하여 차례로 접지된다.
예를 들면, 제2 멀티플렉서(11e)에서 첫번째 출력 단자(1-2)를 선택하고 있을 때는, 제1 멀티플렉서(11o)에서 2번째 출력 단자(1-3)를 선택한다. 제2 멀티플렉서(11e)에서 2번째 출력 단자(1-4)를 선택하고 있을 때는, 제1 멀티플렉서(11o)에서 3번째 출력 단자(1-5)를 선택한다. 제2 멀티플렉서(11e)에서 3번째 출력 단 자(1-6)를 선택하고 있을 때는, 제1 멀티플렉서(11o)에서 4번째 출력 단자(1-7)를 선택한다. 또한, 제2 멀티플렉서(11e)에서 4번째 출력 단자(1-8)를 선택하고 있을 때는, 제1 멀티플렉서(11o)에서 첫번째 출력 단자(1-1)를 선택한다.
그리고, 제2 멀티플렉서(11e)의 4번째 출력 단자(1-8)에 접속되어 있는 8번째 배선에 인접하는 배선은, 제1 멀티플렉서(11o)의 4번째 출력 단자(1-7)에 접속되어 있는 7번째 배선이다. 그러나, 7번째 배선과 8번째의 배선은, 제2 릴레이 스위치(13o-2)가 오프이며 제4 릴레이 스위치(13e-2)가 온일 때에 이미 선택이 끝난 상태이므로, 여기서는 제1 멀티플렉서(11o)에서 4번째 출력 단자(1-7)를 선택하지 않고, 첫번째 출력 단자(1-1)를 선택하고 있다. 그러나, 여기서 선택하는 출력 단자는, 4개의 출력 단자(1-1, 1-3, 1-5, 1-7) 중 어느 것이라도 된다.
전술한 바와 같이, 4개의 출력 단자(1-2, 1-4, 1-6, 1-8)의 끝에는 반도체 LSI의 보호 다이오드(도시하지 않음)가 접속되어 있다. 따라서, 정전류 회로(3)로부터 입력 단자(2), 제3 멀티플렉서(12), 제3 릴레이 스위치(13e-1) 및 제2 멀티플렉서(11e)를 통하여 반도체 LSI에 정전류를 공급했을 때, 입력 단자(2)에 나타나는 전위를 측정하면, 반도체 LSI의 짝수 번째의 배선에 대하여, 보호 다이오드를 이용한 오픈 쇼트 테스트를 차례로 행할 수 있다.
예를 들면, 제1 릴레이 스위치(13o-1)와 제2 릴레이 스위치(13o-2)와 제3 릴레이 스위치(13e-1)를 온함과 동시에, 제2 멀티플렉서(11e)에서 첫번째 출력 단자(1-2)를, 제1 멀티플렉서(11e)에서 2번째 출력 단자(1-3)를 각각 선택하여, 그 때 입력 단자(2)에 나타나는 전위를 측정함으로써, 2번째 배선에 대하여 오픈 테스트와 3번째 배선 사이에서의 쇼트 테스트(첫번째 배선 사이에서의 쇼트 테스트는 방금전 실시됨)를 동시에 행할 수 있다. 즉, 그 때의 측정 전위가, 다이오드 특성에 따르는 전위이면 정상, 클램프 전위이면 오픈, 0V이면 쇼트인 것으로 판정할 수 있다. 그리고, 제1 멀티플렉서(11o) 및 제2 멀티플렉서(11e)에서 선택하는 출력 단자를 차례로 전환해 나가면, 반도체 LSI의 짝수 번째의 배선에 대하여 오픈 쇼트 테스트를 차례로 행할 수 있다.
이상 상세하게 설명한 바와 같이, 제1 실시예에 의하면, 릴레이 스위치에 비해 고속으로 동작 가능한 멀티플렉서(11o, 11e)를 사용하여 반도체 LSI의 배선을 고속으로 차례로 선택해 나가면서, 선택된 배선에 인접하는 다른 배선을 릴레이 스위치(13o-2, 13e-2)로 접지하도록 전환해 두고, 입력 단자(2)에 나타나는 전위를 측정함으로써, 보호 다이오드를 이용한 오픈 쇼트 테스트를 극히 고속으로 행할 수 있다. 또한, 3개의 멀티플렉서(11o, 11e, 12)를 사용하여 입력 단자(2)를 1개로 좁혀 있으므로, 거기에 접속되는 정전류 회로(3)의 개수가 하나면 되고, 접속 상태 검사 장치의 회로 규모를 작게 할 수도 있다.
(제2 실시예)
다음에, 본 발명의 제2 실시예를 도면을 참조하여 설명한다. 도 6은 제2 실시예에 따른 접속 상태 검사 장치의 구성예를 나타낸 도면이다. 도 6에 나타낸 바와 같이, 제2 실시예에 따른 접속 상태 검사 장치는, 5개의 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2, 22)를 구비하고, 이들을 트리 구조로 접속하여 구성되어 있다. 이 중, 제1 내지 제4 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2)는 제1 층에 속하고, 제5 멀티플렉서(22)는 그보다 하나 위의 계층인 제2 층에 속하고 있다.
제1 층 중, 제1 및 제2 멀티플렉서(21o-1, 21o-2)는 홀수 블록 Odd에 속하고, 제3 및 제4 멀티플렉서(21e-1, 21e-2)는 짝수 블록 Eｖen에 속하고 있다. 이와 같이, 제1 층에서, 홀수 블록 Odd의 멀티플렉서(21o-1, 21o-2)와 짝수 블록 Eｖen의 멀티플렉서(21e-1, 21e-2)로 나누고 있는 것은, 반도체 LSI가 가지는 복수개의 출력 단자를 홀수 번째의 출력 단자와 짝수 번째의 출력 단자로 구별하여 처리할 수 있도록 하기 위해서이다. 또한, 동일 블록 내에 복수개의 멀티플렉서를 설치하고 있는 것은, 그들에 대응하여 설치한 복수개의 릴레이 스위치의 온 기간을 후술하는 바와 같이 중첩시킨 병렬 처리를 가능하게 하기 위해서이다.
이들 복수개의 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2, 22)는 각각, 복수개의 단자를 차례로 전환하여 1개씩 선택한다. 즉, 제1 멀티플렉서(21o-1)는 4개의 단자(1-1, 1-3, 1-5, 1-7)를 차례로 전환하여 1개씩 선택한다. 제2 멀티플렉서(21o-2)는 4개의 단자(1-9, 1-11, 1-13, 1-15)를 차례로 전환하여 1개씩 선택한다. 제3 멀티플렉서(21e-1)는 4개의 단자(1-2, 1-4, 1-6, 1-8)를 차례로 전환하여 1개씩 선택한다. 제4 멀티플렉서(21e-2)는 4개의 단자(1-10, 1-12, 1-14, 1-16)를 차례로 전환하여 1개씩 선택한다. 제5 멀티플렉서(22)는 4개의 단자 CH1, CH2, CH3, CH4를 차례로 전환하여 1개씩 선택한다. 제5 멀티플렉서(22)의 다른 한쪽의 단자(2)의 끝에는, 정전류 회로(3)가 접속된다.
본 실시예에서는, 멀티플렉서를, 1개의 단자로부터 입력되는 신호를 복수개의 단자에 차례로 나누어서 출력하는 용도로 사용한다. 즉, 제1 내지 제4 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2)에서는 단자(1-1 ∼ 1-16)가 출력 단자로서 사용된다. 또한, 제5 멀티플렉서(22)에서는 단자 CH1∼CH4가 출력 단자로서 사용된다.
홀수 블록 Odd에서의 제1 및 제2 멀티플렉서(21o-1, 21o-2)가 구비하는 8개의 출력 단자(1-1, 1-3, 1-5, 1-7, 1-9, 1-11, 1-13, 1-15)는, 피검사 대상의 반도체 LSI(도시하지 않음)의 홀수 번째의 출력 단자에 접속된다. 또한, 짝수 블록 Eｖen에서의 제3 및 제4 멀티플렉서(21e-1, 21e-2)가 구비하는 8개의 출력 단자(1-2, 1-4, 1-6, 1-8, 1-10, 1-12, 1-14, 1-16)는, 반도체 LSI의 짝수 번째의 출력 단자에 접속된다. 각 출력 단자(1-1 ∼ 1-16)의 부호에 부여된 1 ∼ 16의 아래첨자는, 반도체 LSI의 출력 단자의 배열 순서와 대응하고 있다. 즉, 16개의 출력 단자에 접속되어 있는 서로 인접하는 16개의 배선 중, 홀수 번째의 배선이 제1 및 제2 멀티플렉서(21o-1, 21o-2)에 접속되고, 짝수 번째의 배선이 제3 및 제4 멀티플렉서(21e-1, 21e-2)에 접속된다. 그리고, 피검사 대상인 반도체 LSI의 각 출력 단자에는, 각각 보호 다이오드가 접속되어 있다.
본 실시예에서는, 트리 구조의 제1 층에서의 4개의 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2)와 그보다 하나 위의 제2 층에서의 제5 멀티플렉서(22) 사이에, 8개의 릴레이 스위치(23o-1, 23o-2, 23o-3, 23o-4, 23e-1, 23e-2, 23e-3, 23e-4)를 설치하고 있다. 제1 내지 제4 릴레이 스위치(23o-1 ∼ 23o-4)는 홀수 블록 Odd에 속하고, 제5 내지 제8 릴레이 스위치(23e-1 ∼ 23e-4)는 짝수 블록 Eｖen에 속하고 있다. 홀수 블록 Odd에 속하는 제1 내지 제4 릴레이 스위치(23o-1 ∼ 23o-4)가 본 발명의 홀수용 릴레이 스위치에 해당하고, 짝수 블록 Eｖen에 속하는 제5 내지 제8 릴레이 스위치(23e-1 ∼ 23e-4)는 본 발명의 짝수용 릴레이 스위치에 해당한다.
제1 릴레이 스위치(23o-1)는, 제1 멀티플렉서(21o-1)의 입력 단자와 제5 멀티플렉서(22)의 제1 출력 단자 CH1 사이에 설치되어 있다. 제2 릴레이 스위치(23o-2)는, 그라운드(접지 단자)와 제5 멀티플렉서(22)의 제1 출력 단자 CH1 사이에 설치되어 있다. 이들 2개의 릴레이 스위치(23o-1, 23o-2)의 각 입력 단자는, 1개의 신 호 라인에 접속되어 제5 멀티플렉서(22)의 제1 출력 단자 CH1에 접속되어 있다.
제3 릴레이 스위치(23o-3)는, 제2 멀티플렉서(21o-2)의 입력 단자와 제5 멀티플렉서(22)의 제3 출력 단자 CH3 사이에 설치되어 있다. 제4 릴레이 스위치(23o-4)는, 그라운드(접지 단자)와 제5 멀티플렉서(22)의 제3 출력 단자 CH3 사이에 설치되어 있다. 이들 2개의 릴레이 스위치(23o-3, 23o-4)의 각 입력 단자는, 1개의 신호 라인에 접속되어 제5 멀티플렉서(22)의 제3 출력 단자 CH3에 접속되어 있다.
제5 릴레이 스위치(23e-1)는, 제3 멀티플렉서(21e-1)의 입력 단자와 제5 멀티플렉서(22)의 제2 출력 단자 CH2 사이에 설치되어 있다. 제6 릴레이 스위치(23e-2)는, 그라운드(접지 단자)와 제5 멀티플렉서(22)의 제2 출력 단자 CH2 사이에 설치되어 있다. 이들 2개의 릴레이 스위치(23e-1, 23e-2)의 각 입력 단자는, 1개의 신호 라인에 접속되어 제5 멀티플렉서(22)의 제2 출력 단자 CH2에 접속되어 있다.
제7 릴레이 스위치(23e-3)는, 제4 멀티플렉서(21e-2)의 입력 단자와 제5 멀티플렉서(22)의 제4 출력 단자 CH4 사이에 설치되어 있다. 제8 릴레이 스위치(23e-4)는, 그라운드(접지 단자)와 제5 멀티플렉서(22)의 제4 출력 단자 CH4 사이에 설치되어 있다. 이들 2개의 릴레이 스위치(23e-3, 23e-4)의 각 입력 단자는, 1개의 신호 라인에 접속되어 제5 멀티플렉서(22)의 제4 출력 단자 CH4에 접속되어 있다.
다음에, 전술한 바와 같이 구성한 제2 실시예에 따른 접속 상태 검사 장치의 동작에 대하여 설명한다. 도 7은 제2 실시예에 따른 접속 상태 검사 장치의 동작예를 나타낸 타이밍 차트이다.
도 7에 나타낸 바와 같이, 먼저 제1 릴레이 스위치(23o-1)와 제5 릴레이 스위치(23e-1)와 제6 릴레이 스위치(23e-2)를 온하고, 그 외의 릴레이 스위치(23o-2 ∼ 23o-4, 23e-3, 23e-4)를 오프한다. 이에 따라, 제2 층에서의 제5 멀티플렉서(22)의 제1 출력 단자 CH1에는 제1 층에서의 제1 멀티플렉서(21o-1)를 통하여 반도체 LSI의 1, 3, 5, 7번째 배선이 접속되고, 2, 4, 6, 8번째 배선은 제3 멀티플렉서(21e-1), 제5 릴레이 스위치(23e-1) 및 제6 릴레이 스위치(23e-2)를 통하여 접지된 상태가 된다.
이 상태에서, 제1 릴레이 스위치(23o-1)와 제5 릴레이 스위치(23e-1)와 제6 릴레이 스위치(23e-2)가 오프되기 전에, 제3 릴레이 스위치(23o-3)와 제7 릴레이 스위치(23e-3)와 제8 릴레이 스위치(23e-4)를 온한다. 이에 따라, 제1 릴레이 스위치(23o-1)의 온 기간중의 후반부와 제3 릴레이 스위치(23o-3)의 온 기간중의 전반부가 중첩한다. 또한, 제5 릴레이 스위치(23e-1)의 온 기간중의 후반부와 제7 릴레이 스위치(23e-3)의 온 기간중의 전반부가 중첩한다. 또한, 제6 릴레이 스위치(23e-2)의 온 기간중의 후반부와 제8 릴레이 스위치(23e-4)의 온 기간중의 전반부가 중첩한 다.
제1 릴레이 스위치(23o-1)가 온된 직후는 아직 온 상태가 확립되어 있지 않으므로, 제1 릴레이 스위치(23o-1)의 온 기간중의 후반부(제1 릴레이 스위치(23o-1)의 온 상태가 확립될 무렵의 타이밍)에서 제1 멀티플렉서(21o-1)를 동작 상태(온 상태)로 만든다. 또한, 제5 릴레이 스위치(23e-1) 및 제6 릴레이 스위치(23e-2)가 온된 직후는 아직 온 상태가 확립되어 있지 않으므로, 제5 릴레이 스위치(23e-1) 및 제6 릴레이 스위치(23e-2)의 온 기간중의 후반부(제5 릴레이 스위치(23e-1) 및 제6 릴레이 스위치(23e-2)의 온 상태가 확립될 무렵의 타이밍)에서 제3 멀티플렉서(21e-1)를 동작 상태(온 상태)로 만든다. 여기서, 멀티플렉서는 릴레이 스위치에 비해, 온 상태가 확립될 때까지 걸리는 시간이 짧으므로, 즉시 동작 상태로 할 수 있다.
또한, 제5 멀티플렉서(22)는, 제1 멀티플렉서(21o-1)와 동시 혹은 그보다 앞서서 온 상태가 된다. 이 때, 제5 멀티플렉서(22)는 제1 입력 단자 CH1을 선택하도록 전환되어 있다.
이에 따라, 피검사 대상인 반도체 LSI가 구비하는 1, 3, 5, 7번째 출력 단자에 접속되어 있는 1, 3, 5, 7번째 배선만 2개의 멀티플렉서(21o-1, 22)를 통하여 정전류 회로(3)에 접속되고, 이들에 인접하는 2, 4, 6, 8번째 배선이 접지된 것과 등가의 상태가 된다. 이 때, 정전류 회로(3)로부터 출력된 정전류 신호는, 제5 멀티 플렉서(22) 및 제1 릴레이 스위치(23o-1)를 통하여 제1 멀티플렉서(21o-1)의 출력 단자(1-1, 1-3, 1-5, 1-7)로부터 차례로 출력된다.
동작 상태가 된 제1 멀티플렉서(21o-1)는, 정전류 회로(3)로부터 제5 멀티플렉서(22) 및 제1 릴레이 스위치(23o-1)를 통하여 입력되는 신호를 4개의 출력 단자(1-1, 1-3, 1-5, 1-7)에 차례로 전환하여 출력한다.
또한, 제1 멀티플렉서(21o-1)와 동시에 동작 상태가 된 제3 멀티플렉서(21e-1)는, 4개의 출력 단자(1-2, 1-4, 1-6, 1-8)를 차례로 전환하여 선택한다. 이에 따라, 4개의 출력 단자(1-2, 1-4, 1-6, 1-8)에 접속되어 있는 반도체 LSI의 2, 4, 6, 8번째 배선이, 제5 릴레이 스위치(23e-1), 제6 릴레이 스위치(23e-2)를 통하여 차례로 접지된다. 여기서는 제1 실시예와 마찬가지로, 제1 멀티플렉서(21o-1)에서 i(i = 1, 2, 3, 4)번째 출력 단자(1-1, 1-3, 1-5, 1-7)를 선택하고 있을 때는, 제2 멀티플렉서(21e-1)에서도 i번째 출력 단자(1-2, 1-4, 1-6, 1-8)를 선택한다.
그리고, 이와 같이 제1 및 제3 멀티플렉서(21o-1, 21e-1)가 동작하고 있을 때, 다른 제2 및 제4 멀티플렉서(21o-2, 21e-2)는 비동작 상태로 있어도 되고, 동작 상태로 있어도 된다(도 7의 예에서는 비동작 상태가 되어 있다). 이것은, 다음과 같은 이유가 있기 때문이다.
즉, 개개의 멀티플렉서에는 저항 성분 R 및 용량 성분 C의 부하가 존재한다. 이들 저항 성분 R과 용량 성분 C는, 멀티플렉서의 동작 속도(신호의 전환 시간)에 큰 영향을 끼치고 있다. 즉, 멀티플렉서가 선택하는 신호를 전환할 때, 선택된 신호 라인의 온 상태가 확립되어 신호를 안정적으로 읽어들일 수 있게 될 때까지의 시간에 대하여 설명하면, 저항 성분 R과 용량 성분 C의 곱 CR이 시정수로서 효과가 있다. 그러므로, 어느 한쪽의 성분이 커지면, 멀티플렉서의 신호의 전환 속도는 늦어지게 된다. 따라서, 멀티플렉서의 동작 속도를 빠르게 하기 위해서는, 저항 성분 R과 용량 성분 C의 값을 작게 하는 것이 요구된다.
도 6과 같이 복수개의 멀티플렉서를 트리형으로 접속하여 멀티플렉서 회로를 구성한 경우에는, 선택한 신호 라인으로 연결되어 있는 각 단의 멀티플렉서의 저항 성분 R과 용량 성분 C가 종속적으로 접속되어, 각 성분의 값이 합계되어 시정수가 커지게 된다. 예를 들면, 상위 층의 멀티플렉서에서 어느 1개의 출력 단자로부터의 신호 라인을 선택하고, 그 하위 층의 멀티플렉서에서 상위 층의 멀티플렉서로부터의 신호 라인을 선택하고 있다고 가정하면, 하위 층의 멀티플렉서가 가지는 저항 성분 RD 및 용량 성분 CD와, 상위 층의 멀티플렉서가 가지는 저항 성분 RU 및 용량 성분 CU가 각각 종속적으로 접속되는 형태가 되고, 시정수는 (RD + RU) × (CD + CU)와 같이 큰 값이 된다.
이에 비해, 제2 실시예에서는, 하위 층의 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2)와 상위 층의 멀티플렉서(22) 사이에 릴레이 스위치(23o-1 ∼ 23o-4, 23e-1 ∼ 23e-4)를 설치하도록 구성되어 있고, 상위 층의 멀티플렉서(22)와의 접속을 CH1 ∼ CH4와 같이 적절히 분리하고 있다. 그러므로, 제1 및 제3 멀티플렉서(21o-1, 21e-2)가 동작하고 있을 때, 제2 및 제4 멀티플렉서(21o-2, 21e-2)에 접속되어 있는 제3 릴레이 스위치(23o-3)와 제7 릴레이 스위치(23e-3)는 아직 오프 상태가 되어 있다. 그리고, 제1 릴레이 스위치(23o-1) 및 제5 릴레이 스위치(23e-1)와 일부 중첩되어 제3 릴레이 스위치(23o-3)와 제7 릴레이 스위치(23e-3)가 온되는 기간은 있지만, 이 기간에는 온 상태가 확립되어 있지 않다. 따라서, 제2 및 제4 멀티플렉서(21o-2, 21e-2)는 신호의 선택 라인고 비접속 상태가 되어 있다.
또한, 제2 층에서의 제5 멀티플렉서(22)에서 제1 출력 단자 CH1을 선택하고 있는 상태일 때는, 제5 멀티플렉서(22)는 제2 내지 제4 입력 단자 CH2 ∼ CH4를 선택할 상태에 있지 않다. 따라서, 제3 멀티플렉서(21e-1)가 동작중이라 하더라도, 이것도 신호의 선택 라인과 비접속 상태가 되어 있다.
즉, 제1 멀티플렉서(21o-1)와 제5 멀티플렉서(22)만 제1 릴레이 스위치(23o-1)를 통하여 접속된 상태가 되어 있다. 따라서, 가령 제2 내지 제4 멀티플렉서(21o-2, 21e-1, 21e-2)가 동작 상태에 있어도, 이들 저항 성분 R이나 용량 성분 C가 종속적으로 접속되어 시정수 CR의 값이 커지지 않게 된다. 이 때문에, 제1 및 제3 멀티플렉서(21o-1, 21e-1)가 동작하고 있을 때, 다른 제2 및 제4 멀티플렉서(21o-2, 21e-2)는 비동작 상태에 있어도 되고, 동작 상태에 있어도 된다.
전술한 바와 같이, 4개의 출력 단자(1-1, 1-3, 1-5, 1-7)의 끝에는 반도체 LSI의 보호 다이오드(도시하지 않음)가 접속되어 있다. 따라서, 정전류 회로(3)로부터 입력 단자(2), 제5 멀티플렉서(22), 제1 릴레이 스위치(23o-1) 및 제1 멀티플렉서(21o-1)를 통하여 반도체 LSI에 정전류를 공급했을 때, 입력 단자(2)에 나타나는 전위를 측정하면, 반도체 LSI의 1, 3, 5, 7번째 배선에 대하여, 보호 다이오드를 이용한 오픈 쇼트 테스트를 차례로 행할 수 있다.
즉, 예를 들면 제1 멀티플렉서(21o-1)에서 첫번째 출력 단자(1-1)를 선택하고 있을 때는, 그에 대응하는 반도체 LSI의 첫번째 출력 단자에 접속되어 있는 첫번째 배선이 제1 멀티플렉서(21o-1), 제1 릴레이 스위치(23o-1) 및 제5 멀티플렉서(22)를 통하여 정전류 회로(3)에 접속된다. 한편, 반도체 LSI의 첫번째 배선이 정전류 회로(3)에 접속되어 있을 때, 이것에 인접하는 2번째 배선은, 제3 멀티플렉서(21e-1), 제5 릴레이 스위치(23e-1) 및 제6 릴레이 스위치(23e-2)를 통하여 접지되고 있다. 그러므로, 첫번째 배선에 오픈 비정상이 없고, 또한, 2번째 배선 사이에 쇼트 비정상도 없으면, 보호 다이오드가 정상적으로 작동한 결과, 다이오드 특성에 따른 전위가 입력 단자(2)에 나타난다. 한편, 첫번째 배선에 오픈 비정상이 생기면, 입력 단자(2)의 전위는 소정의 클램프 전위가 된다. 또한, 첫번째 배선과 2번째 배선 사이에 쇼트 비정상이 생기면, 입력 단자(2)의 전위는 0V가 된다.
따라서, 제1 릴레이 스위치(23o-1)와 제5 릴레이 스위치(23e-1)와 제6 릴레이 스위치(23e-2)를 온하고, 제1 멀티플렉서(21o-1)에서 첫번째 출력 단자(1-1)를, 제3 멀티플렉서(21e-1)에서 첫번째 출력 단자(1-2)를 선택하여, 그 때 입력 단자(2)에 나타나는 전위를 측정함으로써, 첫번째 배선에 대하여 오픈 테스트와 2번째 배선 사이에서의 쇼트 테스트를 동시에 행할 수 있다. 즉, 그 때의 측정 전위가, 다이오드 특성에 따르는 전위이면 정상, 클램프 전위이면 오픈, 0V이면 쇼트인 것으로 판정할 수 있다. 그리고, 제1 멀티플렉서(21o-1) 및 제3 멀티플렉서(21e-1)로 선택하는 출력 단자를 차례로 전환해 나가면, 반도체 LSI의 1, 3, 5, 7번째 배선에 대하여 오픈 쇼트 테스트를 차례로 행할 수 있다.
제1 멀티플렉서(21o-1)에서 모든 출력 단자(1-1, 1-3, 1-5, 1-7)에 대한 선택이 끝나면, 제1 릴레이 스위치(23o-1)와 제5 릴레이 스위치(23e-1)와 제6 릴레이 스위치(23e-2)를 오프로 전환하고, 제1 멀티플렉서(21o-1)와 제3 멀티플렉서(21e-1)를 오프 상태, 제2 멀티플렉서(21o-2)와 제4 멀티플렉서(21e-2)를 온 상태로 전환한다.
전술한 바와 같이, 제1 릴레이 스위치(23o-1)와 제3 릴레이 스위치(23o-3), 제5 릴레이 스위치(23e-1)와 제7 릴레이 스위치(23e-3), 및 제6 릴레이 스위치(23o-2) 와 제8 릴레이 스위치(23e-4)는, 각각 온 기간의 일부를 서로 중첩시키고 있다. 이에 따라, 제1 멀티플렉서(21o-1)와 제3 멀티플렉서(21e-1)의 동작이 완료되어 다음의 제2 멀티플렉서(21o-2)와 제4 멀티플렉서(21e-2)로 동작을 전환할 때에, 제3 릴레이 스위치(23o-3)와 제7 릴레이 스위치(23e-3)와 제8 릴레이 스위치(23e-4)는 이미 온 상태가 확립되어 있다. 따라서, 제1 멀티플렉서(21o-1)와 제3 멀티플렉서(21e-1)의 동작 종료 후에, 제3 릴레이 스위치(23o-3)와 제7 릴레이 스위치(23e-3)와 제8 릴레이 스위치(23e-4)의 온 상태가 확립될 때까지의 시간을 기다리지 않고, 제2 멀티플렉서(21o-2)와 제4 멀티플렉서(21e-2)로 즉시 전환하여 동작시킬 수 있다.
제3 릴레이 스위치(23o-3)와 제7 릴레이 스위치(23e-3)와 제8 릴레이 스위치(23e-4)의 온 상태가 확립되어 있으면, 제2 층에서의 제5 멀티플렉서(22)의 제3 출력 단자 CH3에 제1 층에서의 제2 멀티플렉서(21o-2)를 통하여 반도체 LSI의 9, 11, 13, 15번째 배선이 접속되고, 10, 12, 14, 16번째 배선은 제4 멀티플렉서(21e-2), 제7 릴레이 스위치(23e-3) 및 제8 릴레이 스위치(23e-4)를 통하여 접지된 상태가 된다.
이 때, 제5 멀티플렉서(22)는 동작 상태가 되어 있고, 제3 입력 단자 CH3를 선택하도록 전환되어 있다. 그리고, 제5 멀티플렉서(22)에서, 제1 출력 단자 CH1 의 선택 상태로부터 제3 출력 단자 CH3의 선택 상태로 전환하는 동작도 고속으로 행할 수 있다.
이에 따라, 피검사 대상인 반도체 LSI가 구비하는 9, 11, 13, 15번째 출력 단자에 접속되어 있는 9, 11, 13, 15번째 배선만 2개의 멀티플렉서(21o-2, 22)를 통하여 정전류 회로(3)에 접속되고, 이들에 인접하는 10, 12, 14, 16번째 배선이 접지된 것과 등가의 상태가 된다. 이 때, 정전류 회로(3)로부터 출력된 정전류 신호는, 제5 멀티플렉서(22) 및 제3 릴레이 스위치(23o-3)를 통하여 제2 멀티플렉서(21o-2)의 출력 단자(1-9, 1-11, 1-13, 1-15)로부터 차례로 출력된다.
이와 같은 상태에서 동작 상태가 된 제2 멀티플렉서(21o-2)는, 정전류 회로(3)로부터 제5 멀티플렉서(22) 및 제3 릴레이 스위치(23o-3)를 통하여 입력되는 신호를 4개의 출력 단자(1-9, 1-11, 1-13, 1-15)에 차례로 전환하여 출력한다.
또한, 제2 멀티플렉서(21o-2)와 동시에 동작 상태가 된 제4 멀티플렉서(21e-2)는, 4개의 출력 단자(1-10, 1-12, 1-14, 1-16)를 차례로 전환하여 선택한다. 이에 따라, 4개의 출력 단자(1-10, 1-12, 1-14, 1-16)에 접속되어 있는 반도체 LSI의 10, 12, 14, 16번째 배선이, 제7 릴레이 스위치(23e-3) 및 제8 릴레이 스위치(23e-4)를 통하여 차례로 접지된다. 여기서도, 제2 멀티플렉서(21o-2)에서 i(i = 1, 2, 3, 4)번째 출력 단자(1-9, 1-11, 1-13, 1-15)를 선택하고 있을 때는, 제4 멀티플렉서(21e-2)에서도 i번째 출력 단자(1-10, 1-12, 1-14, 1-16)를 선택한다.
전술한 바와 같이, 4개의 출력 단자(1-9, 1-11, 1-13, 1-15)의 끝에는 반도체 LSI의 보호 다이오드(도시하지 않음)가 접속되어 있다. 따라서, 정전류 회로(3)로부터 입력 단자(2), 제5 멀티플렉서(22), 제3 릴레이 스위치(23o-3) 및 제2 멀티플렉서(21o-2)를 통하여 반도체 LSI에 정전류를 공급했을 때, 입력 단자(2)에 나타나는 전위를 측정하면, 반도체 LSI의 9, 11, 13, 15번째 배선에 대하여, 보호 다이오드를 이용한 오픈 쇼트 테스트를 차례로 행할 수 있다. 즉, 입력 단자(2)의 측정 전위가, 다이오드 특성에 따르는 전위이면 정상, 클램프 전위이면 오픈, 0V이면 쇼트인 것으로 판정할 수 있다.
제2 멀티플렉서(21o-2)에서 모든 출력 단자(1-9, 1-11, 1-13, 1-15)에 대한 선택이 끝나면, 제3 릴레이 스위치(23o-3)와 제7 릴레이 스위치(23e-3)와 제8 릴레이 스위치(23e-4)를 오프로 전환하고, 제2 멀티플렉서(21o-2)와 제4 멀티플렉서(21e-2)를 오프 상태, 제1 멀티플렉서(21o-1)와 제3 멀티플렉서(21e-1)를 온 상태로 전환한다. 이 때, 제3 릴레이 스위치(23o-3)와 제7 릴레이 스위치(23e-3)와 제8 릴레이 스위치(23e-4)가 오프되기 전에, 제1 릴레이 스위치(23o-1)와 제2 릴레이 스위치(23o-2)와 제5 릴레이 스위치(23e-1)를 온해 둔다. 이에 따라, 제3 릴레이 스위치(23o-3)의 온 기간중의 후반부와 제5 릴레이 스위치(23e-1)의 온 기간중의 전반부가 중첩한다. 또한, 제7 릴레이 스위치(23e-3)의 온 기간중의 후반부와 제1 릴레이 스위치(23o-1)의 온 기간중의 전반부가 중첩한다. 또한, 제8 릴레이 스위치(23e-4)의 온 기간중의 후반부와 제2 릴레이 스위치(23o-2)의 온 기간중의 전반부가 중첩한다.
제3 멀티플렉서(21e-1)는, 제5 릴레이 스위치(23e-1)의 온 기간중의 후반부(제5 릴레이 스위치(23e-1) 온 상태가 확립될 무렵의 타이밍)에서 온 상태가 된다. 또한, 제1 멀티플렉서(21o-1)는, 제1 릴레이 스위치(23o-1) 및 제2 릴레이 스위치(23o-2)의 온 기간중의 후반부(제1 릴레이 스위치(23o-1) 및 제2 릴레이 스위치(23o-2)의 온 상태가 확립될 무렵의 타이밍)에서 온 상태가 된다. 따라서, 제2 멀티플렉서(21o-2)와 제4 멀티플렉서(21e-2)의 동작 종료 후에, 제1 릴레이 스위치(23o-1)와 제2 릴레이 스위치(23o-2)와 제5 릴레이 스위치(23e-1)의 온 상태가 확립될 때까지의 시간을 기다리지 않고, 제1 멀티플렉서(21o-1)와 제3 멀티플렉서(21e-1)로 즉시 전환하여 동작시킬 수 있다.
제1 릴레이 스위치(23o-1)와 제2 릴레이 스위치(23o-2)와 제5 릴레이 스위치(23e-1)의 온 상태가 확립되어 있을 때, 제2 층에서의 제5 멀티플렉서(22)의 제2 출력 단자 CH2에 제1 층에서의 제3 멀티플렉서(21e-1)를 통하여 반도체 LSI의 2, 4, 6, 8번째 배선이 접속되고, 1, 3, 5, 7번째 배선은 제1 멀티플렉서(21e-1), 제1 릴레이 스위치(23o-1) 및 제2 릴레이 스위치(23o-2)를 통하여 접지된 상태가 된다.
이 때, 제5 멀티플렉서(22)는 동작 상태가 되어 있고, 제2 입력 단자 CH2를 선택하도록 전환되어 있다. 그리고, 제5 멀티플렉서(22)에서, 제3 입력 단자 CH3의 선택 상태로부터 제2 입력 단자 CH2의 선택 상태로 전환하는 동작도 고속으로 행할 수 있다.
이에 따라, 피검사 대상인 반도체 LSI가 구비하는 2, 4, 6, 8번째 출력 단자에 접속되어 있는 2, 4, 6, 8번째 배선만 2개의 멀티플렉서(21e-1, 22)를 통하여 정전류 회로(3)에 접속되고, 이들에 인접하는 1, 3, 5, 7번째 배선이 접지된 것과 등가의 상태가 된다. 이 때, 정전류 회로(3)로부터 출력된 정전류 신호는, 제5 멀티플렉서(22) 및 제5 릴레이 스위치(23e-1)를 통하여 제3 멀티플렉서(21e-1)의 출력 단자(1-2, 1-4, 1-6, 1-8)로부터 차례로 출력된다.
이와 같은 상태에서 동작 상태가 된 제3 멀티플렉서(21e-1)는, 정전류 회로(3)로부터 제5 멀티플렉서(22) 및 제5 릴레이 스위치(23e-1)를 통하여 입력되는 신호를 4개의 출력 단자(1-2, 1-4, 1-6, 1-8)에 차례로 전환하여 출력한다.
또한, 제3 멀티플렉서(21e-1)와 동시에 동작 상태가 된 제1 멀티플렉서(21o- 1)는, 4개의 출력 단자(1-1, 1-3, 1-5, 1-7)를 차례로 전환하여 선택한다. 이에 따라, 4개의 출력 단자(1-1, 1-3, 1-5, 1-7)에 접속되어 있는 반도체 LSI의 1, 3, 5, 7번째 배선이, 제1 릴레이 스위치(23o-1) 및 제2 릴레이 스위치(23o-2)를 통하여 차례로 접지된다. 여기서는 제1 실시예와 마찬가지로, 제3 멀티플렉서(21e-1)에서 i( i = 1, 2, 3, 4)번째 출력 단자(1-2, 1-4, 1-6, 1-8)를 선택하고 있을 때는, 제1 멀티플렉서(21o-1)에서 (i+1)번째 출력 단자(1-3, 1-5, 1-7, 1-1)를 선택한다(단, i = 4일 때는 5번째가 없기 때문에 첫번째 입력 단자(1-1)로 하고 있다).
전술한 바와 같이, 4개의 출력 단자(1-2, 1-4, 1-6, 1-8)의 끝에는 반도체 LSI의 보호 다이오드(도시하지 않음)가 접속되어 있다. 따라서, 정전류 회로(3)로부터 입력 단자(2), 제5 멀티플렉서(22), 제5 릴레이 스위치(23e-1) 및 제3 멀티플렉서(21e-1)를 통하여 반도체 LSI에 정전류를 공급했을 때, 입력 단자(2)에 나타나는 전위를 측정하면, 반도체 LSI의 2, 4, 6, 8번째 배선에 대하여, 보호 다이오드를 이용한 오픈 쇼트 테스트를 차례로 행할 수 있다. 즉, 입력 단자(2)의 측정 전위가, 다이오드 특성에 따르는 전위이면 정상, 클램프 전위이면 오픈, 0V이면 쇼트인 것으로 판정할 수 있다.
제3 멀티플렉서(21e-3)에서 모든 출력 단자(1-2, 1-4, 1-6, 1-8)에 대한 선 택이 끝나면, 제1 릴레이 스위치(23o-1)와 제2 릴레이 스위치(23o-2)와 제5 릴레이 스위치(23e-1)를 오프로 전환하고, 제1 멀티플렉서(21o-1)와 제3 멀티플렉서(21e-1)를 오프 상태, 제2 멀티플렉서(21o-2)와 제4 멀티플렉서(21e-2)를 온 상태로 전환한다. 이 때, 제1 릴레이 스위치(23o-1)와 제2 릴레이 스위치(23o-2)와 제5 릴레이 스위치(23e-1)가 오프되기 전에, 제3 릴레이 스위치(23o-3)와 제4 릴레이 스위치(23o-4)와 제7 릴레이 스위치(23e-3)를 온해 둔다. 이에 따라, 제1 릴레이 스위치(23o-1)의 온 기간중의 후반부와 제3 릴레이 스위치(23o-3)의 온 기간중의 전반부가 중첩한다. 또한, 제2 릴레이 스위치(23o-2)의 온 기간중의 후반부와 제4 릴레이 스위치(23o-4)의 온 기간중의 전반부가 중첩한다. 또한, 제5 릴레이 스위치(23e-1)의 온 기간중의 후반부와 제7 릴레이 스위치(23e-3)의 온 기간중의 전반부가 중첩한다.
제4 멀티플렉서(21e-2)는, 제7 릴레이 스위치(23e-3)의 온 기간중의 후반부(제7 릴레이 스위치(23e-3)의 온 상태가 확립될 무렵의 타이밍)에서 온 상태가 된다. 또한, 제2 멀티플렉서(21o-2)는, 제3 릴레이 스위치(23o-3), 제4 릴레이 스위치(23o-4)의 온 기간중의 후반부(제3 릴레이 스위치(23o-3), 제4 릴레이 스위치(23o-4)의 온 상태가 확립될 무렵의 타이밍)에서 온 상태가 된다. 따라서, 제1 멀티플렉 서(21o-1)와 제3 멀티플렉서(21e-1)의 동작 종료 후에, 제3 릴레이 스위치(23o-3)와 제4 릴레이 스위치(23o-4)와 제7 릴레이 스위치(23e-3)의 온 상태가 확립될 때까지의 시간을 기다리지 않고, 제2 멀티플렉서(21o-2)와 제4 멀티플렉서(21e-2)로 즉시 전환하여 동작시킬 수 있다.
제3 릴레이 스위치(23o-3)와 제4 릴레이 스위치(23o-4)와 제7 릴레이 스위치(23e-3)의 온 상태가 확립되어 있을 때, 제2 층에서의 제5 멀티플렉서(22)의 제4 출력 단자 CH4에 제1 층에서의 제4 멀티플렉서(21e-2)를 통하여 반도체 LSI의 10, 12, 14, 16번째 배선이 접속되고, 9, 11, 13, 15번째 배선은 제2 멀티플렉서(21o-2), 제3 릴레이 스위치(23o-3) 및 제4 릴레이 스위치(23o-4)를 통하여 접지된 상태가 된다.
이 때, 제5 멀티플렉서(22)는 동작 상태가 되어 있고, 제4 입력 단자 CH4를 선택하도록 전환되어 있다. 그리고, 제5 멀티플렉서(22)에서, 제2 입력 단자 CH2의 선택 상태로부터 제4 입력 단자 CH4의 선택 상태로 전환하는 동작도 고속으로 행할 수 있다.
이에 따라, 피검사 대상인 반도체 LSI가 가지는 10, 12, 14, 16번째 출력 단자에 접속되어 있는 10, 12, 14, 16번째 배선만 2개의 멀티플렉서(21e-2, 22)를 통하여 정전류 회로(3)에 접속되고, 이들에 인접하는 9, 11, 13, 15번째 배선이 접지 된 것과 등가의 상태가 된다. 이 때, 정전류 회로(3)로부터 출력된 정전류 신호는, 제5 멀티플렉서(22) 및 제7 릴레이 스위치(23e-3)를 통하여 제4 멀티플렉서(21e-2)의 출력 단자(1-10, 1-12, 1-14, 1-16)로부터 차례로 출력된다.
이와 같은 상태에서 동작 상태가 된 제4 멀티플렉서(21e-2)는, 정전류 회로(3)로부터 제5 멀티플렉서(22) 및 제7 릴레이 스위치(23e-3)를 통하여 입력되는 신호를 4개의 출력 단자(1-10, 1-12, 1-14, 1-16)에 차례로 전환하여 출력한다.
또한, 제4 멀티플렉서(21e-2)와 동시에 동작 상태가 된 제2 멀티플렉서(21o-2)는, 4개의 출력 단자(1-9, 1-11, 1-13, 1-15)를 차례로 전환하여 선택한다. 이에 따라, 4개의 출력 단자(1-9, 1-11, 1-13, 1-15)에 접속되어 있는 반도체 LSI의 9, 11, 13, 15번째 배선이, 제3 릴레이 스위치(23o-3) 및 제4 릴레이 스위치(23o-4)를 통하여 차례로 접지된다. 여기서는, 제4 멀티플렉서(21e-2)에서 i(i = 1, 2, 3, 4)번째 출력 단자(1-10, 1-12, 1-14, 1-16)를 선택하고 있을 때는, 제2 멀티플렉서(21o-2)에서 (i + 1)번째 출력 단자(1-11, 1-13, 1-15, 1-9)를 선택한다(단, i = 4일 때는 5번째가 없기 때문에 첫번째 출력 단자(1-9)로 하고 있다).
전술한 바와 같이, 4개의 출력 단자(1-10, 1-12, 1-14, 1-16)의 끝에는 반도체 LSI의 보호 다이오드(도시하지 않음)가 접속되어 있다. 따라서, 정전류 회 로(3)로부터 입력 단자(2), 제5 멀티플렉서(22), 제7 릴레이 스위치(23e-3) 및 제4 멀티플렉서(21e-2)를 통하여 반도체 LSI에 정전류를 공급했을 때, 입력 단자(2)에 나타나는 전위를 측정하면, 반도체 LSI의 10, 12, 14, 16번째 배선에 대하여, 보호 다이오드를 이용한 오픈 쇼트 테스트를 차례로 행할 수 있다. 즉, 입력 단자(2)의 측정 전위가, 다이오드 특성에 따르는 전위이면 정상, 클램프 전위이면 오픈, 0V이면 쇼트인 것으로 판정할 수 있다.
이상과 같이 하여 홀수 블록 Odd에서의 제1 및 제2 멀티플렉서(21o-1, 21o-2)와 짝수 블록 Eｖen에서의 제3 및 제4 멀티플렉서(21e-1, 21e-2)가 끊김없이 동작하고 있는 동안, 제5 멀티플렉서(22)는 항상 동작 상태가 되어 있고, 제1 내지 제4 출력 단자 CH1 ∼ CH4를 차례로 선택하고 있다.
이상 상세하게 설명한 바와 같이, 제2 실시예에 따르면, 릴레이 스위치에 비해 고속으로 동작 가능한 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2)를 사용하여 반도체 LSI의 배선을 고속으로 차례로 선택해 나가면서, 선택한 배선에 인접하는 다른 배선을 릴레이 스위치(23o-2, 23o-4, 23e-2, 23e-4)로 접지하도록 전환해 두고, 입력 단자(2)에 나타나는 전위를 측정함으로써, 보호 다이오드를 이용한 오픈 쇼트 테스트를 극히 고속으로 행할 수 있다. 또한, 복수개의 멀티플렉서를 사용하여 입력 단자(2)를 1개로 설정하고 있으므로, 거기에 접속되는 정전류 회로(3)의 개수가 하나면 되고, 접속 상태 검사 장치의 회로 규모를 작게 할 수도 있다.
또한, 제2 실시예에서는, 제1 층에서 신호의 선택 기간중에 임의의 멀티플렉서에 접속된 릴레이 스위치와 접지를 위하여 온되는 릴레이 스위치를 제외한 다른 릴레이 스위치는 오프함으로써, 릴레이 스위치가 오프된 제1 층의 멀티플렉서의 저항 성분 R과 용량 성분 C를 트리 구조로부터 떼어내어 생각할 수 있다. 이에 따라, 멀티플렉서 회로의 동작 속도에 영향을 끼치는 시정수 CR의 값이 증대하지 않게 할 수 있다. 그리고, 통상적으로 릴레이 스위치는 저항값이 멀티플렉서에 비해 충분히 작으므로, 멀티플렉서와 종속적으로 접속되어도, 멀티플렉서끼리 종속적으로 접속하는 경우에 비해 직렬 저항의 값을 줄일 수가 있고, 결과적으로 시정수 CR의 값을 작게 할 수 있다.
또한, 제2 실시예에서는, 4개의 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2)의 입력이 각각 제5 멀티플렉서(22)의 4개의 출력 단자 CH1 ∼ CH4에 개별적으로 접속되고, 1개의 출력 단자에 대해서 복수개의 멀티플렉서가 병렬로 접속되어 있지 않다. 즉, 제2 층에서의 제5 멀티플렉서(22)의 하나의 출력 단자에는, 2개의 릴레이 스위치만 병렬로 접속되고, 그 중 1개에만 제1 층의 멀티플렉서가 1개 종속적으로 접속될 뿐이다. 따라서, 1개의 신호 라인에 병렬로 접속되는 멀티플렉서 및 릴레이 스위치의 개수를 적게 하여, 개개의 멀티플렉서나 개개의 릴레이 스위치에서의 용량 성분 C의 값 자체가 크게 되지 않도록 할 수 있다.
이와 같이, 제2 실시예에 따르면, 많은 멀티플렉서나 릴레이 스위치가 동시에는 접속되지 않도록 하여, 많은 저항 성분 R이나 용량 성분 C가 종속적으로 접속 되지 않도록 할 수 있고, 개개의 멀티플렉서나 개개의 릴레이 스위치가 가지는 저항 성분 R이나 용량 성분 C의 값 그 자체도 작게 할 수 있다. 따라서, 합계 시정수 CR의 값을 작게 할 수 있고, 시정수 CR의 증대에 의해 멀티플렉서 회로 전체의 동작 속도가 늦어지는 문제를 방지할 수 있다.
또한, 제2 실시예에 따르면, 8개의 릴레이 스위치(23o-1 ∼ 23o-4, 23e-1 ∼ 23e-4) 중 3개 조의 릴레이 스위치의 온 기간을 중첩시키도록 하고 있다. 그러므로, 배선의 선택에 사용하는 제1 층의 멀티플렉서를 다음 것으로 전환하고, 그 선택한 배선에 인접하는 배선을 접지할 때에, 전환 후의 새로운 멀티플렉서에 접속된 릴레이 스위치가 오프로부터 온이 될 때까지의 긴 시간을 기다리지 않아도 된다. 즉, 릴레이 스위치의 온 상태가 확립될 때까지 대기 시간이 길지 않고, 제1 층에서의 복수개의 멀티플렉서(21o-1, 21-2, 21e-1, 21e-2)를 끊김없이 전환하여 차례로 동작시킬 수 있다. 이에 따라, 보호 다이오드를 이용한 오픈 쇼트 테스트를 극히 고속으로 행할 수 있다.
그리고, 상기 제2 실시예에서는, 홀수 블록 Odd에서의 제1 및 제2 멀티플렉서(21o-1, 21o-2)를 최초로 차례로 선택하고, 그 다음에 짝수 블록 Eｖen에서의 제3 및 제4 멀티플렉서(21e-1, 21e-2)를 차례로 선택해 나가는 예에 대하여 설명하였으나, 본 발명은 이 예로 한정되지 않는다. 예를 들면, 홀수 블록 Odd에서의 제1 및 제2 멀티플렉서(21o-1, 21o-2)와 짝수 블록 Eｖen에서의 제3 및 제4 멀티플렉서(21e- 1, 21e-2)를 교대로 선택해 나가도록 해도 된다.
또한, 상기 제2 실시예에서, 홀수 블록 Odd에서의 제1 및 제3 릴레이 스위치(23o-1, 23o-3)와 제1 및 제2 멀티플렉서(21o-1, 21o-2) 중 어느 쪽을 선택하고 있을 때는, 짝수 블록 Eｖen에서의 제5 내지 제8 릴레이 스위치(23e-1 ∼23e-4) 모두를 온하여 짝수 블록 Eｖen을 모두 접지하도록 해도 된다. 또한, 짝수 블록 Eｖen에서의 제5 및 제7 릴레이 스위치(23e-1, 23e-3)와 제3 및 제4 멀티플렉서(21e-1, 21e-2) 중 어느 쪽을 선택하고 있을 때는, 홀수 블록 Odd에서의 제1 내지 제4 릴레이 스위치(23o-1 ∼ 23o-4) 모두를 온하여 홀수 블록 Odd를 모두 접지하도록 해도 된다.
또한, 상기 제2 실시예에서는, 제2 층에서의 제5 멀티플렉서(22)의 하나의 출력 단자에 대해서 멀티플렉서는 1개만(예를 들면, 제1 출력 단자 CH1에 대해서 제1 멀티플렉서(21o-1) 접속하는 구성에 대하여 설명하였다. 전술한 바와 같이, 멀티플렉서의 병렬 접속의 개수를 작게 하는 편이, 상기 멀티플렉서 자신이 가지는 용량 성분 C의 값 그 자체가 크게 되지 않도록 할 수 있는 점에서 바람직하지만, 반드시 접속 개수는 1개일 필요는 없고, 도 8과 같이, 1개의 출력 단자에 대해서 복수개의 멀티플렉서를 병렬로 접속해도 된다. 그 경우에는, 1개의 출력 단자와 복수개의 멀티플렉서 사이에 각각 릴레이 스위치를 설치하고, 이들 릴레이 스위치와 병렬로, 접지를 위한 릴레이 스위치를 1개 설치한다. 또한, 이와 같이 구성한 경우, 임의의 출력 단자에 접속되어 있는 멀티플렉서를 선택한 후에는, 다른 출력 단자에 접속되어 있는 멀티플렉서를 선택하는 것이 바람직하다. 상이한 출력 단자에 접속되어 있는 멀티플렉서를 교대로 선택해 나감으로써, 중첩하고 동시에 온되어 있는 2개의 릴레이 스위치가 있어도, 다른 한쪽은 제5 멀티플렉서(22)가 선택 상태가 아니어서 트리 구조로부터 떼어내어 생각할 수 있으므로, 시정수 CR을 작게하는 면에서 보다 바람직하다 할 수 있다.
또한, 상기 제1 실시예에서는, 제1 층에서의 각각의 멀티플렉서(11o, 11e)가 4개의 출력 단자를 구비하고, 제2 층에서의 멀티플렉서(12)가 2개의 출력 단자를 구비하는 예에 대하여 설명하였으나, 여기에 나타낸 입력 단자의 개수는 단순한 일례로서, 이것에 한정되는 것은 아니다. 또한, 상기 제2 실시예에서는, 제1 층에서의 각각의 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2)가 4개의 출력 단자를 구비하고, 제2 층에서의 멀티플렉서(22)가 4개의 출력 단자를 구비하는 예에 대하여 설명하였으나, 여기에 나타낸 입력 단자의 개수는 단순한 일례로서, 이것에 한정되는 것은 아니다.
또한, 상기 제1 실시예에서는 제1 층에 2개의 멀티플렉서(11o, 11e)를 구비하고, 제2 실시예에서는 제1 층에 4개의 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2)를 구비하는 예에 대하여 설명하였으나, 여기에 나타낸 멀티플렉서의 개수는 단순한 일례로서, 이것에 한정되는 것은 아니다.
또한, 상기 제1 및 제2 실시예에서는, 제1 층과 제2 층의 2층 구조로 이루어지는 트리 접속의 구성에 대하여 설명하였으나, 여기에 나타낸 계층의 개수는 단순 한 일례로서, 이것에 한정되는 것은 아니다.
또한, 상기 제1 및 제2 실시예에서는, 입력 단자(2)를 최종적으로 1개로 설정하는 예에 대하여 설명하였으나, 본 발명은 이것에 한정되지 않는다. 입력 단자의 개수는 복수개일 수도 있다. 입력 단자의 개수를 적게 하는 것이, 거기에 접속되는 정전류 회로(3)의 개수도 적게 할 수 있고, 회로 규모를 보다 작게 할 수 있는 점에서 바람직하지만, 반드시 입력 단자를 1개로 한정할 필요는 없다. 예를 들면, 선택해야할 배선의 개수가 수천개 이상인 초다핀 구조의 LSI가 검사 대상일 경우는, 입력 단자의 개수를 몇 개로 줄일 수 있기만 하면 회로 규모 축소의 점에서 큰 효과가 있다. 거기에 더하여, 수 개의 정전류 회로(3)로 오픈 쇼트 테스트를 병렬적으로 행함으로써, 처리 속도의 고속화도 도모할 수 있다.
또한, 상기 제1 실시예에서, 제1 릴레이 스위치(13o-1)와 제3 릴레이 스위치(13e-1)를 설치하지 않고 이 부분을 단락시켜 두고, 제2 릴레이 스위치(13o-2) 및 제4 릴레이 스위치(13e-2)만으로, 제1 및 제2 멀티플렉서(11o, 11e)의 출력 단자를 접지 단자에 접속하는지의 여부를 전환하도록 해도 된다.
마찬가지로, 상기 제2 실시예에서, 제1 릴레이 스위치(23o-1)와 제3 릴레이 스위치(23o-3)와 제5 릴레이 스위치(23e-1)와 제7 릴레이 스위치(23e-3)를 설치하지 않고 이 부분을 단락시켜 두고, 제2 릴레이 스위치(23o-2), 제4 릴레이 스위치(23o-4), 제6 릴레이 스위치(23e-2) 및 제8 릴레이 스위치(23e-4) 만으로, 제1 내지 제4 멀티플렉서(21o-1, 21o-2, 21e-1, 21e-2)의 출력 단자를 접지 단자에 접속하는지의 여부를 전환하도록 해도 된다.
다만, 상기 제1 및 제2 실시예에서 나타낸 바와 같이, 제1 층의 멀티플렉서와 제2 층의 멀티플렉서 사이에 릴레이 스위치를 설치해 두면, 신호의 선택 상태에 없는 동작이 불필요한 때는 릴레이 스위치를 오프함으로써 제1 층의 멀티플렉서를 트리 구조로부터 떼어내어 생각할 수 있고, 시정수 CR을 작게 하는 면에서 보다 바람직하다 할 수 있다.
또한, 상기 제1 및 제2 실시예에서는, 반도체 LSI의 출력 단자에 본 실시예의 접속 상태 검사 장치를 접속하여 오픈 쇼트 테스트를 행하는 예에 대하여 설명하였으나, 반도체 LSI의 입력 단자에 본 실시예의 접속 상태 검사 장치를 접속하여 오픈 쇼트 테스트를 행하는 것도 마찬가지로 가능하다.
그 외, 상기 제1 및 제2 실시예는, 모두 본 발명을 실시하는데 있어서의 구체화의 일례를 나타낸 것에 지나지 않고, 이들에 따라서 본 발명의 기술적 범위가 한정적으로 해석될 수는 없다. 즉, 본 발명은 그 정신, 또는 그 주요한 특징으로부터 일탈하지 않고, 다양한 형태로 실시할 수 있다.
본 발명은, 반도체의 배선의 오픈(단선)의 유무와 배선 사이의 쇼트(단락)의 유무를 동시에 검사하는 장치에 효과적으로 이용될 수 있다. 본 발명에 따른 배선의 접속 상태 검사 장치의 적용 기술로서는, 예를 들면, 초다핀 출력의 LSI에 대한 전기적 특성의 검사를 행하는 테스트 시스템 등을 생각할 수 있다.

Claims (6)

  1. 홀수 번째의 배선에 접속되는 복수개의 단자를 차례로 전환하여 1개씩 선택하는 홀수용 멀티플렉서와,
    짝수 번째의 배선에 접속되는 복수개의 단자를 차례로 전환하여 1개씩 선택하는 짝수용 멀티플렉서와,
    상기 홀수용 멀티플렉서를 접지 단자에 접속하는지의 여부를 전환하는 홀수용 릴레이 스위치와,
    상기 짝수용 멀티플렉서를 접지 단자에 접속하는지의 여부를 전환하는 짝수용 릴레이 스위치
    를 구비하고,
    상기 홀수용 릴레이 스위치 및 상기 짝수용 릴레이 스위치 중 어느 한쪽이 상기 접지 단자에 대한 접속을 선택하고 있지 않은 때에는, 다른 쪽이 상기 접지 단자에 대한 접속을 선택하도록 한 것을 특징으로 하는 배선의 접속 상태 검사 장치.
  2. 제1항에 있어서,
    복수 조(組)의 상기 홀수용 멀티플렉서 및 상기 짝수용 멀티플렉서를 구비하고 동시에, 복수 조의 상기 홀수용 릴레이 스위치 및 상기 짝수용 릴레이 스위치를 구비하고,
    어느 하나의 홀수용 릴레이 스위치가 상기 접지 단자에 대한 접속을 선택하고 있지 않은 때에는 적어도 상기 하나의 상기 홀수용 릴레이 스위치에 대응하는 어느 하나의 짝수용 릴레이 스위치가 상기 접지 단자에 대한 접속을 선택하고, 상기 어느 하나의 짝수용 릴레이 스위치가 상기 접지 단자에 대한 접속을 선택하고 있지 않은 때에는 적어도 상기 어느 하나의 짝수용 릴레이 스위치에 대응하는 어느 하나의 홀수용 릴레이 스위치가 상기 접지 단자에 대한 접속을 선택하도록 한 것을 특징으로 하는 배선의 접속 상태 검사 장치.
  3. 제1항에 있어서,
    상기 홀수용 멀티플렉서에 대한 접속 및 상기 짝수용 멀티플렉서에 대한 접속을 차례로 전환하는 상위층의 멀티플렉서를 구비하고,
    상기 홀수용 멀티플렉서 및 상기 짝수용 멀티플렉서와 상기 상위층의 멀티플렉서 사이에 상기 홀수용 릴레이 스위치 및 상기 짝수용 릴레이 스위치를 설치한 것을 특징으로 하는 배선의 접속 상태 검사 장치.
  4. 제2항에 있어서,
    복수 조의 상기 홀수용 멀티플렉서 및 상기 짝수용 멀티플렉서에 대한 접속을 차례로 전환하는 상위층의 멀티플렉서를 구비하고,
    복수 조의 상기 홀수용 멀티플렉서 및 상기 짝수용 멀티플렉서와 상기 상위층의 멀티플렉서 사이에 복수 조의 상기 홀수용 릴레이 스위치 및 상기 짝수용 릴 레이 스위치를 설치한 것을 특징으로 하는 배선의 접속 상태 검사 장치.
  5. 제4항에 있어서,
    복수 조의 상기 홀수용 릴레이 스위치 및 상기 짝수용 릴레이 스위치 중 적어도 일부의 릴레이 스위치의 온 기간을 중첩시키도록 한 것을 특징으로 하는 배선의 접속 상태 검사 장치.
  6. 제5항에 있어서,
    복수 조의 상기 홀수용 릴레이 스위치 및 상기 짝수용 릴레이 스위치 중 온 기간을 중첩시키는 적어도 일부의 릴레이 스위치는, 상기 상위층의 멀티플렉서의 서로 상이한 단자에 접속되어 있는 것을 특징으로 하는 배선의 접속 상태 검사 장치.
KR1020077018427A 2005-02-21 2005-10-14 배선의 접속 상태 검사 장치 KR20070110293A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2005/003235 2005-02-21
PCT/JP2005/003235 WO2006087826A2 (ja) 2005-02-21 2005-02-21 配線の接続状態検査装置

Publications (1)

Publication Number Publication Date
KR20070110293A true KR20070110293A (ko) 2007-11-16

Family

ID=36916258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018427A KR20070110293A (ko) 2005-02-21 2005-10-14 배선의 접속 상태 검사 장치

Country Status (8)

Country Link
US (1) US20080061795A1 (ko)
EP (1) EP1852705A1 (ko)
JP (1) JPWO2006087844A1 (ko)
KR (1) KR20070110293A (ko)
CN (1) CN101142490A (ko)
CA (1) CA2598822A1 (ko)
TW (1) TW200643432A (ko)
WO (2) WO2006087826A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194804B2 (ja) * 2008-01-08 2013-05-08 富士通セミコンダクター株式会社 半導体集積回路
CN101539604B (zh) * 2009-04-20 2011-07-20 日立电梯（中国）有限公司 配线检测系统及配线检测方法
JP5674097B2 (ja) 2009-12-04 2015-02-25 矢崎総業株式会社 ワイヤハーネス導通検査装置、ワイヤハーネス導通検査プログラムおよびワイヤハーネス導通検査方法
CN102279356A (zh) * 2010-06-08 2011-12-14 旺宏电子股份有限公司 集成电路测试方法
CN102841289B (zh) * 2012-08-08 2015-04-08 中国北车集团大连机车车辆有限公司 跳线地址插头的检验装置和方法
JP6002552B2 (ja) * 2012-11-14 2016-10-05 矢崎総業株式会社 付捨て電線の判定方法、及びプログラム
CN106501558A (zh) * 2016-09-22 2017-03-15 国网辽宁省电力有限公司鞍山供电公司 一种电力输电线路参数测试时的安全接线方法
CN110611606A (zh) * 2018-06-14 2019-12-24 北京德知航创科技有限责任公司 一种电气连接模块

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5875073A (ja) * 1981-10-29 1983-05-06 Yokogawa Hewlett Packard Ltd 直流特性測定システム
US5124509A (en) * 1991-01-15 1992-06-23 Calcomp, Inc. Digitizer with capacitive and inductive coupling
JP3640836B2 (ja) * 1999-06-28 2005-04-20 シャープ株式会社 複合半導体集積回路装置の接続試験方法
US6876567B2 (en) * 2001-12-21 2005-04-05 Intel Corporation Ferroelectric memory device and method of reading a ferroelectric memory
JP2004077167A (ja) * 2002-08-12 2004-03-11 Kanda Kogyo Kk 半導体素子の接続状態検査方法及び接続状態検査装置
JP4061533B2 (ja) * 2002-08-26 2008-03-19 横河電機株式会社 Ｉｃテスタ

Also Published As

Publication number Publication date
CA2598822A1 (en) 2006-08-24
CN101142490A (zh) 2008-03-12
US20080061795A1 (en) 2008-03-13
JPWO2006087844A1 (ja) 2008-07-03
WO2006087826A2 (ja) 2006-08-24
TW200643432A (en) 2006-12-16
WO2006087844A1 (ja) 2006-08-24
EP1852705A1 (en) 2007-11-07

Similar Documents

Publication Publication Date Title
KR20070110293A (ko) 배선의 접속 상태 검사 장치
US6734549B2 (en) Semiconductor device having a device for testing the semiconductor
US7511517B2 (en) Semi-automatic multiplexing system for automated semiconductor wafer testing
EP0550288A2 (en) Net verification method and apparatus
CN103267940B (zh) 多模块平行测试系统
US20140298123A1 (en) Scan Chain Reconfiguration and Repair
CN1808159A (zh) 扫描测试电路
KR20080099495A (ko) 파이프라인 테스트 장치 및 방법
KR100472700B1 (ko) 반도체 소자 테스트용 프로브 카드
Rahaman et al. Easily testable realization of GRM and ESOP networks for detecting stuck-at and bridging faults
KR20000023048A (ko) 반도체집적회로 및 그의 테스트방법
JP3804927B2 (ja) 半導体集積回路の設計方法
KR20010043554A (ko) 스캔 레지스터 체인을 포함하는 집적 회로
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置
US20030160629A1 (en) Manual tester for testing device and method thereof
KR20020087931A (ko) 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리
JP2012099683A (ja) 半導体装置
KR100379721B1 (ko) 경계주사 테스트용 테스트벡터의 생성방법
US20070132472A1 (en) Semiconductor integrated circuit and method for testing the same
KR200285963Y1 (ko) 병렬 구조 프루브 카드
JPH043642A (ja) ボタン電話装置
KR100230411B1 (ko) 반도체 장치
KR19990051227A (ko) 액정패널의 어레이 검사 방법
CN1825132A (zh) 结合内部扫描和边界扫描的系统和方法
JPH11101847A (ja) バーンインテスト装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid