CN1091880C - 利用联合测试行动组织标准的i/o状态翻转测试方法 - Google Patents
利用联合测试行动组织标准的i/o状态翻转测试方法 Download PDFInfo
- Publication number
- CN1091880C CN1091880C CN96199899A CN96199899A CN1091880C CN 1091880 C CN1091880 C CN 1091880C CN 96199899 A CN96199899 A CN 96199899A CN 96199899 A CN96199899 A CN 96199899A CN 1091880 C CN1091880 C CN 1091880C
- Authority
- CN
- China
- Prior art keywords
- boundary scan
- shift register
- resolution chart
- scan shift
- register cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010998 test method Methods 0.000 title description 2
- 238000012360 testing method Methods 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000000295 complement effect Effects 0.000 claims abstract description 6
- 230000007306 turnover Effects 0.000 claims description 31
- 239000013598 vector Substances 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 4
- 230000008901 benefit Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 8
- 230000007704 transition Effects 0.000 abstract 1
- 239000000872 buffer Substances 0.000 description 27
- 230000000630 rising effect Effects 0.000 description 27
- 230000000694 effects Effects 0.000 description 22
- 238000006073 displacement reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 239000004615 ingredient Substances 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/318547—Data generators or compressors
Abstract
一种使IC芯片(110)中的输出管脚产生状态翻转的方法，以满足ASIC制造商关于输出状态翻转的测试要求，将来自IC测试仪(100)的数据并行输入到IC的JTAG边界扫描数据移位寄存器(205)，使得并行输入的数据为交替变化的高低电平的数据位。然后将交替变化的数据位形成的测试图形锁存到JTAG数据锁存寄存器(220)并驱动以作用于IC芯片(110)中的输出管脚。然后将该测试图形在IC的JTAG移位寄存器(205)内移位一个数位，并在下一个时钟周期并行输入到JTAG锁存寄存器(220)。按照这种方式，利用外部测试电路驱动到输出管脚的测试图形的补由IC芯片(110)输出。一再重复这一过程，以便使IC芯片(110)上的每一输出管脚交替转换。
Description
本发明涉及一种按有效的标准方式且满足制造厂家的ASIC(专用集成电路)输出状态翻转测试要求的方法，这样的标准方式不依赖于这种ASIC的主要专用功能。
一种用于测试例如在集成电路(IC)芯片内形成的复杂的集成电路的公知方法是由国际联合测试行动组织(JTAG)提出的IEEE 1149.1边界扫描标准，这里引用可供参考。这种标准中的一种实施方案包含通过形成移位寄存器单元的菊花链(daisy chained)，设计用于串行边界扫描测试的各个组成部分(例如集成电路)，以便形成一围绕集成电路组成部分周边的通道。
利用JTAG串行测试的总体概念是将串行数据移位到并通过集成电路多个组成部分，以模拟其中的电路或由该电路产生预定的输出信号。在此之后，将由集成电路各组成部分产生的数据和在集成电路各组成部分的输入端接收的数据，由集成电路各组成部分移位到JTAG主测试电路中。
如果未按预期的数据流返回到主测试电路，则由测试电路检测出在该电路中存在的缺陷。在软件控制下对数据流中的异常进行仔细分析可以找出在电路内部的故障。
大多数专用集成电路(ASIC)销售商要求被测试的所有输出管脚(即输出管脚以及双向I/O管脚)，作为IC制造过程中测试的一部分，在头几百个测试矢量(vectors)之内产生状态翻转。即该IC测试电路必须能在每个输出管脚观察到由低电压向高电压的转变，以及由高电压向低电压的转变。这样就能保证每一输出正常地工作，并且能够由一种状态向另一种状态转变。
然而，因为很多被测试的集成电路可能具有复杂的状态机电路用于正常控制输出管脚的状态翻转，所以可能需要复杂的分析，以保证产生适当的测试矢量，使每一个输出管脚能在头几百个测试矢量之内产生状态翻转。利用标准的JTAG使输出端产生状态翻转对于大量管脚的IC来说按时间是低效的，因为每一新的矢量必须经过JTAG接口串行输入。需要提供一种使ASIC或类似IC的输出端状态翻转的标准方法，其不依赖于在IC内的特定电路。因此，需要一种简单精巧的方法，来保证在IC上的每个输出管脚产生状态翻转。
一种用于快速有效地使在IC上需测试的输出管脚产生状态翻转的方法，需要向IC附加一个新的JTAG“状态翻转测试”指令，并将仅输出用管脚改变为双向。这种方法包含的步骤有：经JTAG接口向IC发出新的“状态翻转测试”指令；将IC的I/O管脚置于高阻抗状态；由IC测试仪经过IC输入管脚向每个IC的JTAG边界扫描移位寄存器单元并行输入由高低电平交替变化的数据位组成的图形(pattern)；将不是JTAG控制和IC测试电路的数据信号用的I/O管脚置于高阻抗状态；使IC的I/O管脚能按照交变的测试图形输出；将由IC输出的交变的测试图形重新收集到IC的BSR(边界扫描寄存器)；将位于BSR内的交变的测试图形移动一个二进制位；用这一新的测试图形更新数据寄存器(DR)，使所有的输出状态第一次翻转；重新将由IC输出的这一新的(移位的)交变的测试图形收集到IC的BSR；将该测试图形移动一个二进制位；最后用第三交变的测试图形更新DR，使所有的输出第二次产生状态翻转。因此，每一输出将产生由高到低和由低到高(电平)的转换。
图1A是一利用IC测试仪测试的IC芯片的透视图。
图1B是表示图1A中的IC测试仪和IC的连接的示意方块图。
图2是表示在图1中的IC芯片内部的JTAG边界扫描测试电路中的一部分的示意方块图。
图3是用于控制JTAG边界扫描测试电路的JTAG TAP(测试接入端口)控制器电路工作的状态示意图。
图4是一流程图，表示按照本发明采用的总的方法，其能保证在几个测试矢量内，对图1和2中的IC芯片上所有的I/O管脚产生状态翻转。
图1A是利用IC测试仪100测试的集成电路(IC)芯片110的透视图。IC芯片110插入测试插座120中。如在图1A中所示，在测试之前，IC芯片110已封装。然而本领域技术人员会认识到可以在封装之前对所制晶片进行测试。
图1B是表示当IC芯片110连接到IC测试仪100时的高度简化的示意方块图。如图1B中所示，IC测试仪100例如连接到IC 110内部的PCI(程序控制中断)接口128、处理器接口138、以及存储器接口148。IC 110与IC测试仪100还经JTAG线路150(包含时钟、串行数据输入、串行数据输出、以及模式选择信号线)连接。PCI接口128，处理器接口138、以及存储器接口148包含用于测试IC 110中的I/O管脚的JTAGBSR(在图1B中未表示)。
在测试过程中，IC测试仪100向被测试的IC输入预定的测试矢量，并将IC的输出与预期的结果相比较，以便确定IC 110是否正常地工作，正如本领域技术人员充分理解的那样。如果IC 110工作不正常，则该IC被认识为有缺陷。
正如以上简要讨论的，大多数ASIC销售厂家要求所有的输出管脚能在头几百测试矢量内产生状态翻转。因此，在测试IC芯片110的测试过程中，需要确保在IC芯片110上的所有I/O连接点都产生状态翻转。尽可能快地确定是否所有的I/O连接点都能产生状态翻转是特别有益的。这是因为，如果其中一个I/O连接点没有产生状态翻转，就可以立即指出该芯片存在缺陷，使得进一步测试IC 110将成为不必要。因此，如果能在头几个测试时钟周期内可以实现I/O连接点的状态翻转测试，则可以节省宝贵的测试时间。
图2是表示在图1中的IC芯片110内部的JTAG BSR测试电路的示意方块图。本领域普通技术人员将会认识到，在图2中所示的JTAG测试电路中的部分是经简化的，以便更清晰，并且例如不包含作为IC的核心的逻辑输出多路转换器电路和输出控制电路，它们通常都是与JTAG边界扫描电路相关的，并且当未处于JTAG控制之下时能使IC实现正常功能。如在图2中所示，多个数据移位寄存器单元205(例如D触发器)经过多个多路转换器204串联，使得施加时钟脉冲时这些移位寄存器单元205中的每一个中存储的数据位可以移位到下一个移位寄存器单元中。在施加更新的触发脉冲时，可以将数据由各移位寄存器单元205的输出端锁存到多个锁存的数据寄存器单元220的输出端，使得移位寄存器的全部存储数据并行输入到锁存的数据寄存器220。当一输出允许信号生效时，输出缓冲器230将在锁存的数据寄存器单元220的输出传输到多个I/O管脚240，使得在锁存的数据寄存器220内部的数据可以用于将各输出传输到I/O管脚240。
当一允许信号建立时，多个输入缓冲器250能使施加到I/O管脚240上的信号经过多路转换器204输入到各移位寄存器单元205中。这里应指出，输入缓冲器250还使I/O管脚240与在IC芯片中的其它电路之间能相连接；然而，为了清晰介绍本发明，在图2中没有表示这些连接。
在一特别优选的实施例中，在JTAG边界扫描测试寄存器内部设有专用电路，以便于实施本发明的方法。确切地说，用于存储各输出使能(数据)位的每个移位寄存器单元205在边界扫描移位寄存器的其中一端彼此分组，多路转换器260位于用于存储各输出使能(数据)位的移位寄存器单元205和用于存储要沿I/O管脚240输出的位的移位寄存器单元205之间。当多路转换器260处于第一选择模式时，多路转换器260按通常的方式简单地将输出使能移位寄存器单元205和其它移位寄存器单元205相连，使得测试矢量位可以通过边界扫描移位寄存器不间断地移位。当多路转换器260处于第二选择模式(即状态翻转测试模式)时，每个移位寄存器单元205中的反相输出端经过多路转换器206和204连接到其各自的输入端。正如下面将更详细讨论的，当JTAG测试电路处于状态翻转测试模式时，这种结构能保证在多路转换器260之后移位到第一移位寄存器单元205中的数据位，为该第一移位寄存器单元205移出的位的互补的位(即相反)。
该移位寄存器单元205、锁存的寄存器单元220、以及多路转换器260和204由一用标号280总体表示的JTAG TAP控制器状态机连同指令寄存器和相关电路来控制。当然，本领域普通技术人员将会认识到，指令寄存器包含用于控制边界扫描测试电路的可分开加载的移位和锁存寄存器。将指令寄存器包含在控制电路280中主要是为便于介绍本发明的这一方面。控制器280接收沿线路285借助测试数据输入(TDI)信号的指令位、沿线路287的测试时钟信号(TCK)、以及经线路289的测试模式选择(TMS)信号。
图3是表示TAP控制器280响应于沿线路289、287提供的TMS和TCK控制信号的工作情况的状态示意图。TAP控制器状态机200起始处于测试逻辑复原状态342，并且当为TMS＝1时维持这一状态。如果为TMS＝0，则进入空闲状态300。该空闲状态是各次扫描操作之间的一种控制器状态。一旦进入该状态，只要TMS信号保持低(电平)，TAP控制器280将维持在空闲状态300。在空闲状态300，正如本领域人员清楚理解的那样，仅当出现某些JTAG指令时，才按所选择的测试逻辑起动。对于输入到指令寄存器280中的指令，在空闲的TAP控制器状态300下并不会导致执行各功能，由当前的指令所选择的所有测试数据寄存器将维持它们先前的状态。
当TMS信号为高(电平)以及由于TCK信号上升沿作用时，TAP控制器280进入到一选择数据寄存器扫描状态305。该选择数据寄存器扫描状态305是一种暂时的控制器状态，其中由当时的指令所选择的所有测试数据寄存器都维持在它们先前的状态。如果TMS信号保持低(电平)，由于TCK信号上升沿的作用，则TAP控制器280转换到收集数据的寄存器状态315，但如果TMS信号保持高(电平)，以及由于TCK信号上升沿的作用，则TAP控制器状态机280转换到一选择指令寄存器扫描状态310。
如果TAP控制器状态机280转换到收集数据寄存器状态315，则在这一状态，在TCK信号的上升沿，来自输入缓冲器250的数据可以并行输入到数据移位寄存器205。此外，当TAP控制器状态机280处于收集数据寄存器状态315时，存储在指令寄存器280内的位维持不变。当TAP控制器280处于收集数据寄存器状态315时，同时TMS保持低(电平)以及由于TCK信号上升沿作用，则控制器进入移位数据寄存器状态320。然而，如果TMS信号保持高(电平)，由于TCK信号上升沿的作用，则TAP控制器状态机280由收集数据寄存器状态315直接转换到退出数据寄存器状态325。在移位数据寄存器状态320，沿线路285的数据移位输入到该数据移位寄存器205。在TCK信号的每一上升沿的作用下，同时TMS信号保持低(电平)，一个附加的数据位沿线路285移位输入到该数据移位寄存器205。只要TMS信号保持低(电平)，TAP控制器280就继续维持在移位数据寄存器状态320。因此，在TMS信号在状态320保持低电平时，将预定的测试矢量输入到移位寄存器205所需要的许多数据位就会移位输入该寄存器205。
当TAP控制器280处于移位数据寄存器状态320，TMS信号为高(电平)时，以及由于TCK信号上升沿的作用，则TAP控制器状态机280进入退出数据寄存器状态325。退出数据寄存器状态325是一种暂时的控制器状态。如果TMS信号保持高(电平)，由于TCK信号上升沿的作用，导致TAP控制器280进入更新数据寄存器状态340，而如果TMS信号保持低(电平)，由于TCK信号上升沿的作用，则TAP控制器280进入暂停数据寄存器状态330。该暂停数据寄存器状态330使测试数据寄存器205的移位暂时被中止。当TSM信号保持低(电平)时，TAP控制器280维持在暂停数据寄存器状态330。当TMS信号保持高(电平)以及由于TCK信号上升沿的作用，则TAP控制器状态机280进入一退出2(exit2)数据寄存器状态335，这也是一暂时控制器状态。如果TMS信号保持低(电平)时由于TCK信号上升沿起作用，则TAP控制器状态机280返回到移位数据寄存器状态320。然而，在TMS信号保持高(电平)，由于TCK信号上升沿的作用，则TAP控制器状态机280由退出2数据的寄存器状态335转换到更新数据寄存器状态340。如图2所示，该移位数据寄存器205连接到一锁存的并行输出220，以便当响应于按照指令将寄存器280的某些指令数据沿相关的移位寄存器路径205移位时，防止改变在数据存储器205中的数据。因此，在更新数据寄存器状态340，在TCK信号的下降沿，来自移位寄存器205的数据锁存到移位寄存器220的并行输出。因此，这一数据存储在锁存的数据寄存器220内，使得除非在执行自测试的过程中需要进行操作(例如响应于专门设计的JTAG指令的空闲状态过程中)，在寄存器220内的数据不会变化成与更新数据寄存器状态不同的数据，在TAP控制器280处于更新数据寄存器状态340时，则正如每一状态305-335一样，在指令移位寄存器280和指令锁存数据寄存器280内存储的指令都未改变。当TAP控制器处于更新数据寄存器状态和当TMS信号保持高(电平)时由于TCK信号上升沿的作用，TAP控制器280进入选择数据的寄存器扫描状态305，或者当TMS信号保持低(电平)时则进入空闲状态300。
如果TMS信号保持高(电平)，当TAP控制器状态机280处于选择数据寄存器状态305，以及由于TCK信号上升沿作用，则TAP控制器状态机280转换到选择指令寄存器扫描状态310。
如果TAP控制器状态机280转换到收集指令的寄存器状态345，则在这种状态，在TCK信号的上升沿，指令可以由移位指令寄存器280并行输入到指令寄存器280。此外，当TAP控制器状态机280处于收集指令寄存器状态345时，在数据寄存器205、220内存储的位维持不变。当TAP控制器280处于收集指令寄存器状态345，而TMS信号保持低(电平)以及由于TCK信号上升沿的作用，则控制器进入移位指令的寄存器状态350。然而，如果TMS信号保持高(电平)，而由于TCK信号上升沿的作用，则TAP控制器状态机280由收集指令寄存器状态345直接转变到退出指令寄存器状态355。在移位指令寄存器状态350，指令沿线路285移位到该指令移位寄存器280。当TMS信号保持低电平，在该TCK信号的每个上升沿的作用下，附加的指令中的位沿线路285移位进入该指令移位寄存器280。只要TMS信号保持在低(电平)，TAP控制器280就持续处于移位指令寄存器状态350。因此，当在状态350 TMS信号保持低(电平)时，向指令移位寄存器280输入预定的指令矢量所必须的许多指令(数据)位就会移位。
当TAP控制器280处于移位指令的寄存器状态350以及TMS信号保持高(电平)，由于TCK信号上升沿的作用，则TAP控制器状态机280进入输出指令的寄存器状态355。该输出指令寄存器状态355是一种暂时的控制器状态。如果TMS信号保持高(电平)，利用TCK信号上升沿使TAP控制器280进入更新指令寄存器状态370，而如果TMS信号保持低(电平)，同时由于TCK信号的上升沿的作用，则TAP控制器280进入暂停指令寄存器状态360。
暂停指令寄存器状态360使测试指令寄存器280的移位暂时中止。当TMS信号保持低电平时，TAP控制器280维持在暂停指令寄存器状态360。当TMS信号保持高(电平)时，及由于TCK信号上升沿的作用，于是TAP控制器状态机280进入退出2指令寄存器状态365，这也是一种暂时的控制器状态。如果当TMS信号保持低(电平)，由于TCK信号上升沿的作用，于是TAP控制器状态机280返回到移位指令寄存器状态350。然而，如果TMS信号保持高电平，同时由于TCK信号上升沿的作用，于是TAP控制器状态机280由退出2指令寄存器状态365转换到更新指令寄存器状态370。移位指令寄存器280包含锁存的并行输出，以便当指令位向该指令移位寄存器移位时，防止对指令寄存器280中的指令发生变化。该指令寄存器锁存器280仅当处于更新IR状态370时才被更新。当TAP控制器280处于更新指令寄存器状态370时以及由于TCK信号的上升沿作用，当TMS信号保持高(电平)TAP控制器280进入选择数据寄存器扫描状态305；或者当TMS信号保持低(电平)时，处于至闲状态300。
如果在选择指令寄存器状态310，TMS信号保持高(电平)，由于TCK信号上升沿的作用，TAP控制器280进入测试逻辑复位状态342。当TAP控制器状态机280进入测试逻辑复位状态342时，测试逻辑功能被禁止，使得芯片上的系统逻辑的正常工作可以持续地不会受到妨碍。
图4是表示用于使IC芯片的输出用管脚快速有效地产生状态翻转的本发明的方法的流程图。如在起始方块400中所示该方法开始启动，指令寄存器(包含在控制器280中)输入适当的位，以便将JTAG边界扫描测试电路置于状态翻转测试模式，如在实施方块402中所示。即，输入到指令寄存器中的位是这样的，设定多路转换器260的选择位，使得由其输出端能产生交替变化的位图形。顺序地设定该输出的使能位，以便将各I/O管脚240置于高阻抗状态，如在实施方块405中所示。例如在控制器280的控制下通过将一系列的0(即低电压电平的位)移位到数据移位寄存器单元205来实现这一点，直到所有输出使能位都已被清零。在移位寄存器单元205中的输出使能位已被清零后，进入更新数据寄存器状态(见图3)，使得存储在移位寄存器单元中的输出使能位被锁存到对应的锁存的数据寄存器单元220。因而，缓冲器230是三态的(即置于高阻抗状态)。如上面讨论的，在数据移位寄存器的一端各输出使能位彼此被分组，以便所有的输出使能位能在几个时钟周期内设定。另外，可以提供专用的逻辑控制(未表示)，它或者用一个期望的二进制值并行加载所有输出使能寄存器单元，或者用一个期望的二进制值取代该输出使能寄存器单元，而不管它们在寄存器中的位置。因此，按照这一另外的实施例，可以采用一次操作就能使所有的输出状态翻转。
接着，IC测试仪100输出测试图形以作用于I/O管脚240，如在实施方块407中所示。最好这种测试图形包含交替变化的各个高和低(电平)的位(即二进制的1或0)，以便在数据移位寄存器205内的每个相邻单元的二进制位是互补的。然后控制器280进入收集数据寄存器状态，使测试图形并行输入(即扫描)到数据移位寄存器单元205，如在实施方块410中所示。
在IC测试仪100已经置为高阻抗模式时，顺序设定该输出使能位，以便能沿I/0管脚240输出，如在实施方块415中所示。例如在控制器280的控制下通过向数据移位寄存器单元205移位一系列的1(即高电压电平的位)来实现这一点，直到所有的输出使能位均已被设定。(如上面指出的，另外的逻辑可以用于这种功能。)在移位寄存器单元205中的输出使能位已设定之后，进入更新数据寄存器状态(见图3)，使得在移位寄存器单元205中存储的输出使能位被锁存到对应的锁存的数据寄存器单元220中。因此，使缓冲器230能输出在该锁存的数据寄存器单元220的输出端出现的数据。
在输出使能位被锁存到该锁存数据寄存器(即在同一更新指令的控制下)的同时，由交替变换的各高低(电平)的位组成的测试图形锁存到该锁存数据寄存器。因此，由于锁存数据寄存器单元220的输出端经过所使能的缓冲器230连接到I/O管脚240，测试图形被输出作用于I/O管脚240。
一旦交替变化的各高低(电平)的位组成的测试图形被输出作用于IC芯片110的I/O管脚240，这一数据图形被采样，以便并行输入到数据移位寄存器单元205，如在实施方块420中所示。对在I/O管脚240上形成的(数据)位的采样是通过将控制器280置于收集数据寄存器状态315来实现的。因此，数据移位寄存器存储与在执行该作用于I/O管脚240的测试图形以前原来存储的严格相同的测试图形。
于是，移位-DR状态320使在数据移位寄存器单元205内存储的测试图形移动一位，如在实施方块425中所示。因此，每个数据移位寄存器单元205将存储与在先前时钟周期(即在发生移位之前)内存储的(数据)位互补的位。因为多路转换器260被置于状态翻转测试模式，使得第一移位寄存器单元的输出被反相并反过来输入到第一移位寄存器单元，每次进行移位，交替变化的高低(电平)的位组成的图形得以保留。
一旦测试图形已经移动一位，这一移位的测试图形经过更新状态340锁存到锁存数据寄存器单元220，如在实施方块430中所示。因此，现在输出的与原输出的作用于输出管脚240的测试图形是互补的(数据)格式，使得输出管脚240由低(电平)状态向高(电平)状态翻转，或者由高(电平)状态向低(电平)状态翻转。按照这种方式，满足了第一个半部分的状态翻转要求。
为了满足第二个半部分的状态翻转要求(即在互补变化的方向产生状态翻转，使得，如果第一次翻转是由低(电平)状态向高(电平)状态，则第二次翻转是由高(电平)状态向低(电平)状态)，经过收集DR状态315，在输出管脚240上的数据反过来输入到数据移位寄存器205，如在实施方块435中所示。一旦这种测试图形已经输入到数据移位寄存器单元205，该测试图形移动一个(数据)位，如在作用方块440中所示。接着，这一移位的测试图形锁存到该锁存数据寄存器单元220，如在实施方块445中所示，使得当前在I/O管脚240上出现的数据(位)的补被输出作用于管脚240。
按这种方式，满足了第二半部分的状态翻转要求，使得不再需要为保证对于所有的I/O管脚240形成状态翻转，而专门设计其余的测试矢量。因此，如在实施方决450内所表示的，通过将TAP控制器状态机280转换到测试逻辑复位状态342，禁止该JTAG电路。下面利用IC测试仪100可以进行对IC的正常模式测试。如在终端方块455内所示，该方法至此终结。
上面虽已对本发明详细介绍，但应当理解，上述介绍是说明性的，而不是限定性的。本领域的普通技术人员会认识到在不脱离其构思或主要特征的前提下可以对本发明进行很多明显的改进。例如，利用各种不同的方法，例如预期(数据)位的数值的并行输入或串行移位可以控制该输出允许(数据)位。因而，不需多路转换器电路260也可保证保存另外的测试图形。实际上，其它专用的电路可以用于执行由该专门应用所要求的同一功能。因此，本发明的范围是由如下提出的权利要求解释限定的。
Claims (6)
1.一种用于使在集成电路上需测试的输出管脚快速有效地产生状态翻转的方法，其中每个所述外部管脚耦合到对应的边界扫描锁存器，每一所述边界扫描锁存器耦合到对应的边界扫描移位寄存器单元上，以及其中所述外部管脚还电连接到测试电路，所述方法包含的步骤有：
由测试电路经过所述外部管脚向所述边界扫描移位寄存器单元并行输入第一测试矢量，作为第一测试图形；
将所述测试电路置于高阻抗状态；
响应于所述第一测试矢量从所述边界扫描锁存器向所述外部管脚驱动所述第一测试图形；
由所述外部管脚向所述边界扫描移位寄存器单元并行输入所述第一测试图形；
从所述边界扫描锁存器向所述外部管脚驱动一个第二测试图形，其中所述第二测试图形是所述第一测试图形的补；
由所述输出管脚向所述边界扫描移位寄存器单元并行输入所述第二测试图形；以及
从所述边界扫描锁存器向所述外部管脚驱动一个第三测试图形，其中所述第三测试图形是所述第二测试图形的补。
2.如权利要求1所述的方法，其特征在于所述的测试电路包含一IC测试仪。
3.如权利要求1所述的方法，其特征在于在将所述第一测试图形并行输入到所述边界扫描移位寄存器单元之后，将在所述边界扫描移位寄存器单元内的所述第一测试图形移位，以便产生所述第二测试图形。
4.如权利要求1所述的方法，其特征在于在将所述第二测试图形并行输入到所述边界扫描移位寄存器单元之后，将在所述边界扫描移位寄存器单元内的所述第二测试图形移位，以便产生所述第三测试图形。
5.如权利要求1所述的方法，其特征在于在所述边界扫描移位寄存器单元置于所述高阻抗状态之前将所述第一测试矢量输入到所述边界扫描移位寄存器单元之后，测试电路驱动一互补形式的测试图形。
6.一种用于使在集成电路上需测试的外部管脚快速有效地产生状态翻转的装置，其中每一外部管脚电连接到对应的边界扫描锁存器，每一所述边界扫描锁存器电连接到对应的边界扫描移位寄存器单元，以及其中所述外部管脚还电连接到测试电路，所述装置包含：
边界扫描移位寄存器，包括按照菊花链结构连接的多个所述边界扫描移位寄存器单元，能使数据由一个单元移位到下一个相邻的单元，所述边界扫描移位寄存器接收来自所述外部管脚的并行输入的测试图形，所述并行输入的测试图形包含交替的逻辑1和逻辑0；以及
一多路转换器，位于所述边界扫描移位寄存器的端部，其中所述多路转换器具有：与内部测试数据输入(TDI)线路相连接的第一输入端；以及与所述边界扫描移位寄存器中的第一边界扫描移位寄存器单元的反相输出端相连接的第二输入端，所述多路转换器的输出端与所述第一边界扫描移位寄存器单元的一个输入端相连接，其中当所述多路转换器处于状态翻转测试模式时，所述多路转换器使所述第一边界扫描移位寄存器单元的所述反相输出输入到所述第一边界扫描移位寄存器单元的所述输入端，以及其中在将由交替的逻辑1和逻辑0组成的所述并行输入的测试图形输入之后，将在所述边界扫描移位寄存器中所述单元内的所述并行输入的测试图形逻辑移位一个单元，从而形成与在所述边界扫描移位寄存器中的所述并行输入的测试图形的互补形式的图形。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/596,043 US5648973A (en) | 1996-02-06 | 1996-02-06 | I/O toggle test method using JTAG |
| US08/596,043 | 1996-02-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1211323A CN1211323A (zh) | 1999-03-17 |
| CN1091880C true CN1091880C (zh) | 2002-10-02 |
Family
ID=24385765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96199899A Expired - Fee Related CN1091880C (zh) | 1996-02-06 | 1996-09-26 | 利用联合测试行动组织标准的i/o状态翻转测试方法 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5648973A (zh) |
| EP (1) | EP0880708B1 (zh) |
| JP (1) | JP3612336B2 (zh) |
| KR (1) | KR100265138B1 (zh) |
| CN (1) | CN1091880C (zh) |
| AU (1) | AU7367196A (zh) |
| DE (1) | DE69623334T2 (zh) |
| IL (1) | IL124556A (zh) |
| RU (1) | RU2163023C2 (zh) |
| TW (1) | TW305027B (zh) |
| WO (1) | WO1997029382A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102401868A (zh) * | 2010-07-27 | 2012-04-04 | 索尼公司 | 集成半导体器件 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE768538T1 (de) * | 1995-10-13 | 1998-03-12 | Jtag Technologies Bv | Verfahren, Prüfer und Schaltung zur Triggerimpulsbeauftragung einer Einrichtung |
| JP3607760B2 (ja) * | 1995-10-13 | 2005-01-05 | 富士通株式会社 | 半導体集積回路装置 |
| US6804725B1 (en) * | 1996-08-30 | 2004-10-12 | Texas Instruments Incorporated | IC with state machine controlled linking module |
| KR100247012B1 (ko) * | 1997-05-15 | 2000-03-15 | 윤종용 | 통신시스템의 상태정보 수집 및 제어장치 |
| US6049901A (en) * | 1997-09-16 | 2000-04-11 | Stock; Mary C. | Test system for integrated circuits using a single memory for both the parallel and scan modes of testing |
| US6100743A (en) * | 1998-08-25 | 2000-08-08 | Lucent Technologies Inc. | Circuit arrangement for adding functionality to a circuit with reduced propagation delays |
| US6532557B1 (en) * | 1999-09-23 | 2003-03-11 | Silicon Motion, Inc. | Method and apparatus for improving fault test coverage for an integrated circuit |
| US6272657B1 (en) | 1999-10-19 | 2001-08-07 | Atmel Corporation | Apparatus and method for progammable parametric toggle testing of digital CMOS pads |
| US6594802B1 (en) * | 2000-03-23 | 2003-07-15 | Intellitech Corporation | Method and apparatus for providing optimized access to circuits for debug, programming, and test |
| US6586921B1 (en) * | 2000-05-12 | 2003-07-01 | Logicvision, Inc. | Method and circuit for testing DC parameters of circuit input and output nodes |
| US6498999B1 (en) * | 2000-07-24 | 2002-12-24 | Lsi Logic Corporation | Method and apparatus for design verification of an integrated circuit using a simulation test bench environment |
| EP1324061A3 (fr) * | 2001-12-28 | 2003-08-20 | Koninklijke Philips Electronics N.V. | Procédé de test d'un circuit integré par simulation |
| CN100370264C (zh) * | 2003-07-28 | 2008-02-20 | 华为技术有限公司 | 一种自动识别电路板类型的方法 |
| US7109734B2 (en) * | 2003-12-18 | 2006-09-19 | Xilinx, Inc. | Characterizing circuit performance by separating device and interconnect impact on signal delay |
| US20060156098A1 (en) * | 2004-11-30 | 2006-07-13 | Bawany Mahuammad A | Method and apparatus for testing an electronic device |
| US20070081396A1 (en) * | 2005-10-06 | 2007-04-12 | Gordon Tarl S | System and method for multi-use eFuse macro |
| CN1877995A (zh) * | 2006-01-24 | 2006-12-13 | 华为技术有限公司 | 一种芯片接口数据传送的方法和装置 |
| JP2007287770A (ja) * | 2006-04-13 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| CN100449320C (zh) * | 2006-06-23 | 2009-01-07 | 河海大学 | 板级时序电路测试矢量生成方法 |
| US20080005634A1 (en) * | 2006-06-29 | 2008-01-03 | Grise Gary D | Scan chain circuitry that enables scan testing at functional clock speed |
| KR100869848B1 (ko) | 2007-05-21 | 2008-11-21 | 주식회사 하이닉스반도체 | 번인 테스트 장치 및 이를 이용한 반도체 장치 |
| CN101470170B (zh) * | 2007-12-27 | 2011-04-13 | 华为技术有限公司 | Jtag链路测试方法及其装置 |
| US8621125B2 (en) * | 2009-10-13 | 2013-12-31 | Intellitech Corporation | System and method of sending and receiving data and commands using the TCK and TMS of IEEE 1149.1 |
| CN105891695B (zh) * | 2014-05-07 | 2019-01-11 | 紫光同芯微电子有限公司 | 一种基于单io的ic卡并行测试方法 |
| CN106918724A (zh) * | 2015-12-24 | 2017-07-04 | 英业达科技有限公司 | 适用于快捷外设互联标准插槽的测试电路板 |
| CN106918771A (zh) * | 2015-12-24 | 2017-07-04 | 英业达科技有限公司 | 适用于通用串行总线连接器的测试电路板 |
| US10060979B2 (en) | 2016-08-02 | 2018-08-28 | Texas Instruments Incorporated | Generating multiple pseudo static control signals using on-chip JTAG state machine |
| CN107843828A (zh) * | 2017-10-26 | 2018-03-27 | 电子科技大学 | 一种基于fpga的数字电路边界扫描控制系统 |
| WO2020043014A1 (en) | 2018-08-28 | 2020-03-05 | Changxin Memory Technologies, Inc. | Boundary test circuit, memory and boundary test method |
| CN109298322A (zh) * | 2018-09-27 | 2019-02-01 | 西安微电子技术研究所 | 一种动态变链长扫描结构及其方法和边界扫描单元 |
| US11567121B2 (en) * | 2020-03-31 | 2023-01-31 | Texas Instruments Incorporated | Integrated circuit with embedded testing circuitry |
| CN112214368B (zh) * | 2020-10-23 | 2022-06-14 | 英业达科技有限公司 | 动态负载控制系统及其方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68928837T2 (de) * | 1988-09-07 | 1999-05-12 | Texas Instruments Inc | Prüf-Puffer/Register |
| DE68928613T2 (de) * | 1988-09-07 | 1998-09-24 | Texas Instruments Inc | Bidirektionale-Boundary-Scan-Testzelle |
| US5056094A (en) * | 1989-06-09 | 1991-10-08 | Texas Instruments Incorporated | Delay fault testing method and apparatus |
| US5150366A (en) * | 1990-08-01 | 1992-09-22 | International Business Machines Corp. | Reduced delay circuits for shift register latch scan strings |
| US5253255A (en) * | 1990-11-02 | 1993-10-12 | Intel Corporation | Scan mechanism for monitoring the state of internal signals of a VLSI microprocessor chip |
| US5416784A (en) * | 1991-10-28 | 1995-05-16 | Sequoia Semiconductor | Built-in self-test flip-flop with asynchronous input |
| US5450415A (en) * | 1992-11-25 | 1995-09-12 | Matsushita Electric Industrial Co., Ltd. | Boundary scan cell circuit and boundary scan test circuit |
-
1996
- 1996-02-06 US US08/596,043 patent/US5648973A/en not_active Expired - Lifetime
- 1996-09-26 AU AU73671/96A patent/AU7367196A/en not_active Abandoned
- 1996-09-26 JP JP52797397A patent/JP3612336B2/ja not_active Expired - Fee Related
- 1996-09-26 EP EP96935890A patent/EP0880708B1/en not_active Expired - Lifetime
- 1996-09-26 IL IL12455696A patent/IL124556A/en not_active IP Right Cessation
- 1996-09-26 RU RU98116488/09A patent/RU2163023C2/ru not_active IP Right Cessation
- 1996-09-26 KR KR1019980704325A patent/KR100265138B1/ko not_active IP Right Cessation
- 1996-09-26 DE DE69623334T patent/DE69623334T2/de not_active Expired - Lifetime
- 1996-09-26 WO PCT/US1996/015151 patent/WO1997029382A1/en active IP Right Grant
- 1996-09-26 CN CN96199899A patent/CN1091880C/zh not_active Expired - Fee Related
- 1996-10-07 TW TW085112242A patent/TW305027B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102401868A (zh) * | 2010-07-27 | 2012-04-04 | 索尼公司 | 集成半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1997029382A1 (en) | 1997-08-14 |
| DE69623334D1 (de) | 2002-10-02 |
| RU2163023C2 (ru) | 2001-02-10 |
| JP3612336B2 (ja) | 2005-01-19 |
| DE69623334T2 (de) | 2003-04-24 |
| KR19990072031A (ko) | 1999-09-27 |
| JP2001513874A (ja) | 2001-09-04 |
| KR100265138B1 (ko) | 2000-09-01 |
| IL124556A (en) | 2001-06-14 |
| EP0880708A1 (en) | 1998-12-02 |
| US5648973A (en) | 1997-07-15 |
| AU7367196A (en) | 1997-08-28 |
| IL124556A0 (en) | 1998-12-06 |
| EP0880708B1 (en) | 2002-08-28 |
| TW305027B (en) | 1997-05-11 |
| EP0880708A4 (en) | 1999-10-13 |
| CN1211323A (zh) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1091880C (zh) | 利用联合测试行动组织标准的i/o状态翻转测试方法 | |
| US5432797A (en) | IC tester having a pattern selector capable of selecting pins of a device under test | |
| US7900105B2 (en) | Dynamically reconfigurable shared scan-in test architecture | |
| CN1154940C (zh) | 具有非易失性元件以产生配置控制信号的可编程逻辑器件 | |
| US7234092B2 (en) | Variable clocked scan test circuitry and method | |
| US5887001A (en) | Boundary scan architecture analog extension with direct connections | |
| EP0023972B1 (en) | A system of functional units for performing logic functions | |
| US5598120A (en) | Dual latch clocked LSSD and method | |
| DE60211659T2 (de) | Verfahren und vorrichtung zur diagnose von ausfällen in einer integrierten schaltung unter verwendung von techniken des typs design-for-debug (dfd) | |
| CN101911491A (zh) | 用于分析扫描链和确定扫描链中的保持时间故障的数目或位置的方法 | |
| EP0672910A1 (en) | System testing device and method using JTAG circuit | |
| US20100218060A1 (en) | System and method for supporting design of semiconductor integrated circuit, and semiconductor integrated circuit | |
| EP0961936B1 (en) | Semiconductor tester with data serializer | |
| WO2002052289A1 (en) | Method for scan controlled sequential sampling of analog signals and circuit for use therewith | |
| US5077740A (en) | Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing | |
| US5673274A (en) | Test method for semiconductor device | |
| CN1808159A (zh) | 扫描测试电路 | |
| CN1254690C (zh) | 输入/输出连续性测试模式电路 | |
| US5367551A (en) | Integrated circuit containing scan circuit | |
| EP0454052B1 (en) | Data processing device with test circuit | |
| CN1300695C (zh) | 一种利用边界扫描器件进行flash加载的方法 | |
| US5872795A (en) | Method and apparatus for scan testing of multi-phase logic | |
| US20030074623A1 (en) | Algorithmic test pattern generator | |
| JP3016453B2 (ja) | Ｉｃ試験装置 | |
| JP2509685B2 (ja) | 論理回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20021002 Termination date: 20120926 |