CN109298322A - 一种动态变链长扫描结构及其方法和边界扫描单元 - Google Patents
一种动态变链长扫描结构及其方法和边界扫描单元 Download PDFInfo
- Publication number
- CN109298322A CN109298322A CN201811132567.9A CN201811132567A CN109298322A CN 109298322 A CN109298322 A CN 109298322A CN 201811132567 A CN201811132567 A CN 201811132567A CN 109298322 A CN109298322 A CN 109298322A
- Authority
- CN
- China
- Prior art keywords
- boundary scan
- input
- output
- scan cell
- multiple selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
Abstract
本发明一种动态变链长扫描结构及其方法和边界扫描单元,实现了边界扫描的快速访问。边界扫描单元通过设置的串行输出多路选择器,利用对控制信号bsr_sel的不同配置,选择不同的输入作为串行输出SO,当不需要访问该边界扫描单元时,能够将串行输入SI直接从串行输出SO输出,从而节约了移位时间。动态变链长扫描结构,通过对组成链长的边界扫描单元进行控制,能够可以实现边界扫描可变链长,达到对电路的快速访问,提高了整体使用效率。动态变链长扫描方法,通过对控制信号bsr_sel的配置分别对每个边界扫描单元进行独立控制,从而实现对动态变链长扫描结构的链长控制,满足了不同的采集需求。
Description
技术领域
本发明涉及集成电路技术领域,具体为一种动态变链长扫描结构及其方法和边界扫描单元。
背景技术
边界扫描技术由于其灵活度高、集成性好等多项特点,被广泛应用在计算机、通信以及航空航天等诸多领域。通过边界扫描,能够使得许多系统功能得以实现,例如在线“健康”状况监测、信息采集、故障检测、故障注入(用于故障转移测试或冗余度测试)以及诊断等等。就健康管理和信息采集而言,对于芯片或系统的实时性或动态性要求较高,这就需要边界扫描对此能够有较好的适应性。
然而,目前大多设计电路内部边界扫描结构是确定的,不论是边界扫描单元的顺序,还是边界扫描链的长度都是固定不变的。这样的边界扫描结构在应用时容易受到管脚数量和位置的限制,靠近串行输出端口附近的管脚信息容易被采样到,位置靠近串行输入端的管脚信息,就需要经过较长时间的移位才能获取,导致移位周期长,效率较低,不能够较好地适应健康管理、信息采集的实时、动态性要求。
发明内容
针对现有技术中存在的问题,本发明提供一种动态变链长扫描结构及其方法和边界扫描单元,能够根据不同的采集需求,能够针对边界扫描链长进行调整,进而实现边界扫描的快速访问,弥补现有技术的不足。
本发明是通过以下技术方案来实现:
一种边界扫描单元,包括串行输出多路选择器和依次连接的移位电路和捕获电路;
所述移位电路的输入端分别连接串行输入SI和并行输入PI,移位电路的输出端连接串行输出多路选择器的一个输入端,串行输出多路选择器的另一个输入端连接串行输入SI,串行输出多路选择器的输出端为串行输出SO;
所述捕获电路的输出端为并行输出PO;
所述串行输出多路选择器的控制端连接控制信号bsr_sel,控制信号bsr_sel用于选择串行输出多路选择器的输入为串行输入SI或移位电路的输出。
优选的,所述的移位电路包括输入切换多路选择器、移位保持多路选择器和移位触发器;
输入切换多路选择器的两个输入端分别连接串行输入SI和并行输入PI,输入切换多路选择器的输出端连接移位保持多路选择器的一个输入端,移位保持多路选择器的另一个输入端连接移位触发器的输出端,移位保持多路选择器的输出端连接移位触发器的输入端;
移位触发器的输出端为移位电路的输出端。
进一步,所述的捕获电路包括捕获保持多路选择器、捕获触发器和并行输出多路选择器;
捕获保持多路选择器的两个输入端分别连接移位触发器的输出端和捕获触发器的输出端,捕获保持多路选择器的输出端连接捕获触发器的输入端,捕获触发器的输出端连接并行输出多路选择器的一个输入端,并行输出多路选择器的另一个输入端连接并行输入PI,并行输出多路选择器的输出端作为捕获电路的输出端。
优选的,当控制信号bsr_sel为高时,边界扫描单元被选中,串行输出SO为移位电路的输出;当控制信号bsr_sel为低时,边界扫描单元旁路,串行输出SO为串行输入SI。
一种动态变链长扫描结构,包括若干个依次串行级联的如上述任一方案所述的边界扫描单元,第一级边界扫描单元的输入连接测试数据输入TDI,最后一级边界扫描单元的输出为测试数据输出TDO;所述扫描结构的链长等于选中边界扫描单元的个数。
一种动态变链长扫描方法,基于上述的一种动态变链长扫描结构,通过对每个边界扫描单元的控制信号bsr_sel的配置,选中需要读取的扫描单元,旁路不需要读取的扫描单元,对扫描结构的链长进行动态控制。
优选的,当控制信号bsr_sel为高时,对应的边界扫描单元被选中;当控制信号bsr_sel为低时,边界扫描单元旁路。
与现有技术相比,本发明具有以下有益的技术效果:
本发明边界扫描单元通过设置的串行输出多路选择器,利用对控制信号bsr_sel的不同配置,选择不同的输入作为串行输出SO,当不需要访问该边界扫描单元时,能够将串行输入SI直接从串行输出SO输出,从而节约了移位时间。
本发明动态变链长扫描结构,通过对组成链长的边界扫描单元进行控制,能够可以实现边界扫描可变链长,达到对电路的快速访问,提高了整体使用效率。
本发明动态变链长扫描方法,通过对控制信号bsr_sel的配置分别对每个边界扫描单元进行独立控制,从而实现对动态变链长扫描结构的链长控制,满足不同的采集需求。
附图说明
图1为现有技术中边界扫描链的连接示意图。
图2为现有技术中边界扫描单元的结构示意图。
图3为本发明实例中所述边界扫描单元的结构示意图。
图4为本发明实例中所述边界扫描单元旁路时的数据通路示意图。
图5为本发明实例中所述边界扫描单元选中时的数据通路示意图。
图6为本发明实例中所述边界扫描链的连接示意图。
图7为本发明实例中所述边界扫描链的数据通路示意图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。
本发明通过设计新型的边界扫描单元,可实现边扫链长的任意配置和电路管脚的实时采样,能快速检测电路的工作状态,实现动态可变链长的扫描结构。
本发明的关键在于边界扫描单元的设计。传统的边界扫描结构如图1和图2所示,包括串行输入SI、串行输出SO、并行输入PI和并行输出PO等端子,其中SI接上一个边界扫描单元的输出端,SO接下一个边界扫描单元的输入端。边界扫描单元内部包括4个多路选择器和2个触发器,其他选择控制端口均受TAP控制器驱动。边界扫描结构能够执行并行采样、串行输入输出以及并行输出等各项操作。当所有边界扫描单元首尾串行连接后,即形成了边界扫描链。对于该类单元组成的边界扫描结构,串行移位的时间则取决于整个边界扫描链的长度。
为了能够实现动态可配链长,减少串行移位的时间,本发明设计了一种边界扫描单元,其结构如图3所示,它除了具有常规边界扫描单元的基本输入输出管脚外,还增加了一个控制端子dir_sel,该端子接入控制信号bsr_sel直接控制边界扫描单元的串行输出信息。作为串行输出多路选择器的控制端,可以选通边界扫描单元的串行输出结果,如果该管脚为高,将串行移位电路中移位触发器的值输出,如果该管脚为低,将串行输入SI的串行输入信息直接输出至串行输出端,即实现旁路直通功能。据此,如图4所示,当对边界扫描链进行移位时,将控制信号bsr_sel置为低,可实现对某个或多个无关边界扫描单元的旁路,将串行输入SI按照图示路径输出至串行输出SO。将控制信号bsr_sel置为高时,边界扫描单元处于选中模式,串行输入SI将按照图5所示路径输出至串行输出SO。
采用本发明所述的边界扫描单元构成的边界扫描结构,其串行移位的时间取决于被选通边界扫描单元的个数,边界扫描链结构如图6所示,BSC1、BSC2、……、BSCn表示各个边界扫描单元,每个边界扫描单元的串行输出端增加了一个串行输出多路选择器,与传统的边界扫描单元区分开。工作时,根据每个边界扫描单元新增加的控制信号bsr_sel输入控制端电平,可灵活地实现对边界扫描链的动态配置,如图7所示,BSC1、BSC2、……、BSC16表示电路中的16个边界扫描单元,每个边界扫描单元的控制信号bsr_sel分别都是独立的;当仅需对电路中的一个管脚(BSC1)进行观测时,通过配置各个边界扫描单元的输入控制端,仅将BSC1的控制信号bsr_sel置高,其他BSC2、……、BSC16边界扫描单元的bsr_sel都置低,就形成了只有一个边界扫描单元的短链。观测时,只需一个周期就可获取需要的信息。通过该种方式,选择该边界扫描单元处于旁路或者选中模式,形成新的传播通路,组成只包括观测管脚信息的短链,则可缩短链长,减少移位周期,进而提高测试效率。
现有技术中,以一个具有16个边扫单元的的电路为例,它的边界扫描链结构如图1所示。图中每个边界扫描单元的结构如图2所示。它的扫描链数据流向是这样的:SI1→SO1--SI2→SO2--SI3→SO3--……--SI15→SO15--SI16→SO16,其中SIn(n=1,2,3,…,15,16)表示第n个边扫单元的串行输入端,SOn(n=1,2,3,…,15,16)表示第n个边扫单元的串行输出端,每个SIn→SOn操作均需要一个时钟周期(TCK Period)完成。如果要观测边扫单元BSC1所对应管脚的值,就需要从TDI—SI1→SO1—SI2→SO2--……--SI16→SO16—TDO这样的通路依次移出,共需要16个时钟周期才能完成。
本优选实例中,采用本发明中的新型边界扫描单元后,边界扫描链结构如图6所示,边界扫描单元的输入和输出与传统的边界扫描单元连接一样,其中新增加的输入控制端口可由配置寄存器或译码产生。当需要观测该边界扫描单元信息时,需要将该控制管脚配置为高即可将该边界扫描单元串入边界扫描链中;当不需要观测该边界扫描单元信息时,则需将该控制管脚配置为低,将该边界扫描单元旁路,不串入边界扫描链中。
仍以观测边扫单元BSC1所对应管脚的值为例,新型边界扫描单元扫描链路如图7所示,将BSC1的控制信号bsr_sel置高,其他边界扫描单元的控制信号bsr_sel都置低,这样就可以变为TDI—SI1→SO1—TDO的扫描通路(粗线所示),形成了只有一个边界扫描单元的短链,仅需要一个时钟周期就可以观测到所需要的信息,节省了15个周期约占93.8%的观测时间,效率显著提高。
在某款0.35um健康管理用ASIC芯片上,采用了本发明提出的边界扫描单元,根据不同的采集需求,能够实现边界扫描链长的动态调整,有效缩短了访问时间,达到了预期效果。
Claims (7)
1.一种边界扫描单元,其特征在于,包括串行输出多路选择器和依次连接的移位电路和捕获电路;
所述移位电路的输入端分别连接串行输入SI和并行输入PI,移位电路的输出端连接串行输出多路选择器的一个输入端,串行输出多路选择器的另一个输入端连接串行输入SI,串行输出多路选择器的输出端为串行输出SO;
所述捕获电路的输出端为并行输出PO;
所述串行输出多路选择器的控制端连接控制信号bsr_sel,控制信号bsr_sel用于选择串行输出多路选择器的输入为串行输入SI或移位电路的输出。
2.根据权利要求1所述的一种边界扫描单元,其特征在于,所述的移位电路包括输入切换多路选择器、移位保持多路选择器和移位触发器;
输入切换多路选择器的两个输入端分别连接串行输入SI和并行输入PI,输入切换多路选择器的输出端连接移位保持多路选择器的一个输入端,移位保持多路选择器的另一个输入端连接移位触发器的输出端,移位保持多路选择器的输出端连接移位触发器的输入端;
移位触发器的输出端为移位电路的输出端。
3.根据权利要求2所述的一种边界扫描单元,其特征在于,所述的捕获电路包括捕获保持多路选择器、捕获触发器和并行输出多路选择器;
捕获保持多路选择器的两个输入端分别连接移位触发器的输出端和捕获触发器的输出端,捕获保持多路选择器的输出端连接捕获触发器的输入端,捕获触发器的输出端连接并行输出多路选择器的一个输入端,并行输出多路选择器的另一个输入端连接并行输入PI,并行输出多路选择器的输出端作为捕获电路的输出端。
4.根据权利要求1所述的一种边界扫描单元,其特征在于,
当控制信号bsr_sel为高时,边界扫描单元被选中,串行输出SO为移位电路的输出;
当控制信号bsr_sel为低时,边界扫描单元旁路,串行输出SO为串行输入SI。
5.一种动态变链长扫描结构,其特征在于,包括若干个依次串行级联的如权利要求1-4任意一项所述的边界扫描单元,第一级边界扫描单元的输入连接测试数据输入TDI,最后一级边界扫描单元的输出为测试数据输出TDO;所述扫描结构的链长等于选中边界扫描单元的个数。
6.一种动态变链长扫描方法,其特征在于,基于权利要求5所述的一种动态变链长扫描结构,通过对每个边界扫描单元的控制信号bsr_sel的配置,选中需要读取的扫描单元,旁路不需要读取的扫描单元,对扫描结构的链长进行动态控制。
7.根据权利要求6所述的一种动态变链长扫描方法,其特征在于,当控制信号bsr_sel为高时,对应的边界扫描单元被选中;当控制信号bsr_sel为低时,边界扫描单元旁路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811132567.9A CN109298322A (zh) | 2018-09-27 | 2018-09-27 | 一种动态变链长扫描结构及其方法和边界扫描单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811132567.9A CN109298322A (zh) | 2018-09-27 | 2018-09-27 | 一种动态变链长扫描结构及其方法和边界扫描单元 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109298322A true CN109298322A (zh) | 2019-02-01 |
Family
ID=65164772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811132567.9A Pending CN109298322A (zh) | 2018-09-27 | 2018-09-27 | 一种动态变链长扫描结构及其方法和边界扫描单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109298322A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113533943A (zh) * | 2021-09-16 | 2021-10-22 | 深圳市爱普特微电子有限公司 | 用于芯片的输入参数测试电路及方法 |
WO2022088595A1 (zh) * | 2020-10-28 | 2022-05-05 | 深圳市紫光同创电子有限公司 | 边界扫描测试方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742617A (en) * | 1994-09-01 | 1998-04-21 | Sgs-Thomson Microelectronics Limited | Controller for implementing scan testing |
CN1211323A (zh) * | 1996-02-06 | 1999-03-17 | 三星电子株式会社 | 利用联合测试行动组织标准的i/o状态翻转测试方法 |
TW527629B (en) * | 2000-08-07 | 2003-04-11 | Agere Syst Guardian Corp | Boundary scan chain routing |
CN1501090A (zh) * | 2002-09-05 | 2004-06-02 | �����ɷ� | 边界扫描设备 |
CN101097245A (zh) * | 2006-06-29 | 2008-01-02 | 国际商业机器公司 | 实现高速测试电路的扫描链和方法 |
CN102183727A (zh) * | 2011-06-01 | 2011-09-14 | 浙江大学 | 一种具有检错功能的边界扫描测试方法 |
CN102647181A (zh) * | 2008-01-30 | 2012-08-22 | 雅格罗技(北京)科技有限公司 | 一种具有改进的逻辑单元的集成电路 |
CN105301479A (zh) * | 2015-11-17 | 2016-02-03 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于开关矩阵控制的可变链长动态边界扫描结构和方法 |
-
2018
- 2018-09-27 CN CN201811132567.9A patent/CN109298322A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742617A (en) * | 1994-09-01 | 1998-04-21 | Sgs-Thomson Microelectronics Limited | Controller for implementing scan testing |
CN1211323A (zh) * | 1996-02-06 | 1999-03-17 | 三星电子株式会社 | 利用联合测试行动组织标准的i/o状态翻转测试方法 |
TW527629B (en) * | 2000-08-07 | 2003-04-11 | Agere Syst Guardian Corp | Boundary scan chain routing |
CN1501090A (zh) * | 2002-09-05 | 2004-06-02 | �����ɷ� | 边界扫描设备 |
CN101097245A (zh) * | 2006-06-29 | 2008-01-02 | 国际商业机器公司 | 实现高速测试电路的扫描链和方法 |
CN102647181A (zh) * | 2008-01-30 | 2012-08-22 | 雅格罗技(北京)科技有限公司 | 一种具有改进的逻辑单元的集成电路 |
CN102183727A (zh) * | 2011-06-01 | 2011-09-14 | 浙江大学 | 一种具有检错功能的边界扫描测试方法 |
CN105301479A (zh) * | 2015-11-17 | 2016-02-03 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于开关矩阵控制的可变链长动态边界扫描结构和方法 |
Non-Patent Citations (1)
Title |
---|
于薇 等: "FPGA 芯片中边界扫描电路的设计实现", 《计算机工程》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022088595A1 (zh) * | 2020-10-28 | 2022-05-05 | 深圳市紫光同创电子有限公司 | 边界扫描测试方法 |
CN113533943A (zh) * | 2021-09-16 | 2021-10-22 | 深圳市爱普特微电子有限公司 | 用于芯片的输入参数测试电路及方法 |
CN113533943B (zh) * | 2021-09-16 | 2021-12-07 | 深圳市爱普特微电子有限公司 | 用于芯片的输入参数测试电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190064263A1 (en) | Device testing architecture, method, and system | |
CN101158708B (zh) | 基于可编程逻辑器件的多芯片自动测试方法 | |
CN101515020B (zh) | 一种fpga逻辑资源的内建自测试方法 | |
US11604222B2 (en) | Commanded JTAG test access port operations | |
CN109298322A (zh) | 一种动态变链长扫描结构及其方法和边界扫描单元 | |
US8400181B2 (en) | Integrated circuit die testing apparatus and methods | |
CN102841308B (zh) | 半导体集成电路 | |
CN107843828A (zh) | 一种基于fpga的数字电路边界扫描控制系统 | |
CN102621483A (zh) | 多链路并行边界扫描测试装置及方法 | |
CN109445366A (zh) | 一种fpga可编程逻辑资源的筛选测试方法 | |
WO2018217434A1 (en) | Efficient test architecture for multi-die chips | |
US20190187210A1 (en) | Test access port with address and command capability | |
US6785854B1 (en) | Test access port (TAP) controller system and method to debug internal intermediate scan test faults | |
CN110007217A (zh) | 一种低功耗边界扫描测试方法 | |
CN106526463A (zh) | 具扫描测试的集成电路及其测试方法 | |
CN106052893B (zh) | 支持热敏电阻、铂电阻、铜电阻温度传感器混搭测量的温度采集装置 | |
CN101923135A (zh) | Fpga内插互连测试用扫描链电路 | |
CN102288903B (zh) | 一种fpga内连线资源的测试结构及方法 | |
US6862705B1 (en) | System and method for testing high pin count electronic devices using a test board with test channels | |
US20060156132A1 (en) | Semiconductor device with built-in scan test circuit | |
CN103487747B (zh) | 符合边界扫描标准的扫描子链型测试结构及测试方法 | |
US8832510B2 (en) | Circuit to reduce peak power during transition fault testing of integrated circuit | |
CN102338848A (zh) | 用于半导体芯片的晶片级测试的方法和系统 | |
EP0272288A1 (en) | Testable multi-mode meter network and method for performing the test. | |
CN115639463A (zh) | 一种基于边界扫描jtag测试系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190201 |
|
RJ01 | Rejection of invention patent application after publication |