CN102183727A - 一种具有检错功能的边界扫描测试方法 - Google Patents
一种具有检错功能的边界扫描测试方法 Download PDFInfo
- Publication number
- CN102183727A CN102183727A CN2011101458352A CN201110145835A CN102183727A CN 102183727 A CN102183727 A CN 102183727A CN 2011101458352 A CN2011101458352 A CN 2011101458352A CN 201110145835 A CN201110145835 A CN 201110145835A CN 102183727 A CN102183727 A CN 102183727A
- Authority
- CN
- China
- Prior art keywords
- data
- input
- test
- check code
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种具有检错功能的边界扫描测试方法。在8位奇校验码校验器上增加一个两输出多路输出器和一条串行移位寄存器链；在8位奇校验码产生器上增加一个两输入多路选择器、一条串行移位寄存器链和两个用于缓存奇校验位输出的D触发器；通过扩展边界扫描测试接口建立计算机并口引脚指针和测试信号引脚的连接关系；通过计算机程序在计算机并口上产生测试信号，接受测试响应，并对测试结果进行分析。本发明通过计算机并口实现边界扫描测试，不需要专门的边界扫描测试控制器，使得实现成本极低，实现和应用都非常简单；通过插入奇校验单元的方法检测数据传输过程中可能发生的错误，提高了边界扫描测试的正确性和稳定性。
Description
技术领域
本发明涉及一种具有检错功能的边界扫描测试方法。
背景技术
JTAG是一种国际标准测试协议，对边界扫描测试技术进行了规范。JTAG的应用非常广泛，如器件互联测试、器件虚拟测试和器件自建内测试等等。测试设备通过发送测试信号给被测单元，并接收测试结果，从而判断被测单元是否有故障以及故障在哪里。
在进行边界扫描测试时，需要产生边界扫描测试信号和接收测试响应，其中各个信号的具体定义如下：
TCK：Test Access Port，测试时钟输入；
TMS：Test Mode Select input，测试模式输入；
TDI：Test Data Input，测试数据输入；
TDO：Test Data Output，测试数据输出；
TRST：Test Logic Reset，测试逻辑复位；
这些信号的产生和接收一般都是通过专门的边界扫描测试控制器实现的。
边界扫描测试系统一般由三个部分组成：计算机、边界扫描测试控制器和被测电路板。
其中，计算机主要负责响应用户操作、产生测试指令和数据、监控测试过程和进行测试结果的分析和诊断。
边界扫描测试控制器主要负责接收计算机通过接口下发的测试指令和数据，生成串行的边界扫描测试信号，通过边界扫描测试测试接口将串行数据传送给被测电路板，完成测试任务；同时边界扫描测试控制器通过边界扫描测试测试接口接收来自被测电路板的TDO信号，将测试结果通过计算机接口反馈给计算机。
采用专用测试控制器的实现技术的主要缺点是需要专门的硬件，增加了实现成本。
在边界扫描测试的过程中，由于外界环境的干扰，测试指令和数据在传输到边界扫描器件的过程中可能发生错误，这将影响测试的正确性和稳定性。
发明内容
本发明的目的是克服现有技术的不足，提供一种具有检错功能的边界扫描测试方法。
具有检错功能的边界扫描测试方法的步骤如下：
1）在8位奇校验码校验器上增加一个两输出多路输出器和一条由8个D触发器构成的时钟上升沿触发的串行移位寄存器链；两输出多路输出器数据输出的一端连接到串行移位寄存器链的第一级D触发器的数据输入端；两输出多路输出器数据输出的另一端连接到最后一级异或门；8个D触发器的数据输出端连接到4个8位奇校验码校验器的输入端，即4个两输入异或门的输入端；其中，改进后的8位奇校验码校验器的信号引脚DataIN为带奇校验位的数据输入，信号引脚SEL为两输出多路输出器选择信号输入，信号引脚CLK为串行移位寄存器链控制时钟输入，信号引脚FB为检错反馈信号输出，信号引脚DataOUT为不带奇校验位的数据输出；
2）在8位奇校验码产生器上增加一个两输入多路选择器、一条由8个D触发器构成的时钟上升沿触发的串行移位寄存器链和两个用于缓存奇校验位输出的D触发器；两输入多路选择器数据输入的一端连接串行移位寄存器链的最后一级D触发器的数据输出端；两输入多路选择器数据输入的另一端连接第二级奇校验位D触发器的数据输出端；构成串行移位寄存器的8个D触发器的数据输出端连接到4个8位奇校验码产生器的输入端，即4个两输入异或门的输入端；最后一级异或门的输出端连接到第一级奇校验位D触发器的数据输入端；其中，改进后的8位奇检验位产生器的信号引脚DataIN为数据输入，信号引脚SEL为两输入多路选择器选择信号输入，信号引脚CLK1为串行移位寄存器链控制时钟输入，信号引脚CLK2为奇校验位缓存D触发器控制时钟输入，信号引脚DataOUT为带奇校验位的数据输出；
3）将8位奇校验码校验器置于被测边界扫描器件之前，8位奇校验码校验器数据输出引脚DataOUT连接到被测边界扫描器件数据输入引脚TDI；
4）将8位奇校验码产生器置于被测边界扫描器件之后，被测边界扫描器件数据输出引脚TDO连接到8位奇校验码产生器数据输入引脚DataIN；
5）扩展边界扫描测试接口，扩展后的边界扫描测试接口信号引脚包括：
CLK1：8位奇校验码校验器中的串行移位寄存器链控制时钟输入，被测边界扫描器件测试时钟输入，8位奇校验码产生器中的串行移位寄存器链控制时钟输入；
TMS：被测边界扫描器件测试模式控制信号输入；
TRST：被测边界扫描器件测试逻辑复位信号输入；
TDI：带奇校验位的测试数据输入；
TDO：带奇校验位的测试数据输出；
SEL1：8位奇校验码校验器中的两输出多路输出器选择信号输入；
FB：8位奇校验码校验器检错反馈信号输出；
SEL2：8位奇校验码产生器中的两输入多路选择器选择信号输入；
CLK2：8位奇校验码产生器中的奇校验位缓存D触发器控制时钟输入；
连接8位奇校验码校验器、8位奇校验码产生器和被测边界扫描器件的测试信号引脚到边界扫描测试接口的相应测试信号引脚；
6）建立计算机并口引脚指针和边界扫描测试信号的对应关系，并连接计算并口引脚指针到边界扫描测试接口的相应测试信号引脚；
7）通过计算机程序产生带奇校验位的测试矢量；
8）通过计算机程序在计算机并口上产生测试信号并加载到被测电路板，接受测试响应，并对测试结果进行分析，具体测试步骤如下：
（1）通过计算机并口控制被测边界扫描器件测试模式控制信号TMS输出值设置被测边界扫描器件工作在正确的工作模式；
（2）伴随8个串行移位寄存器链控制时钟CLK1上升沿，通过计算机并口将8个数据位加载到数据线TDI，每一个CLK1上升沿加载1个数据位到数据线TDI；
（3）通过计算机并口设置8位奇校验码校验器中的两输出多路输出器选择信号SEL1=0，将上述8个数据位的奇校验位加载到数据线TDI；
（4）通过计算机并口读取8位奇校验码校验器检错反馈信号FB；
（5）根据8位奇校验码校验器检错反馈信号FB的值判断数据传输是否出错，如果出错，则测试终止，否则，重复步骤（2）~步骤（5）直到所有测试矢量发送、测试完毕；
（6）假定从计算机并口加载第一个测试矢量数据位到被测边界扫描器件产生第一个输出数据需要n个串行移位寄存器链控制时钟输入CLK1周期，则（n+8）个CLK1上升沿之后，通过计算机并口设置8位奇校验码产生器中的两输入多路选择器选择信号输入SEL2=0，产生一个奇校验位缓存D触发器控制时钟CLK2上升沿；
（7）伴随8个串行移位寄存器链控制时钟输入CLK1上升沿，通过计算机并口读取数据线TDO，读取8个数据位，每一个CLK1上升沿在数据线TDO上读取1个数据位；
（8）通过计算机并口设置8位奇校验码产生器中的两输入多路选择器选择信号SEL2=0，产生一个奇校验位缓存D触发器控制时钟CLK2上升沿，通过计算机并口读取数据线TDO，此时读取数据为上述8个数据位的奇校验位；
（9）通过计算机程序对读取到的8个数据位和该8个数据位的奇校验位进行奇校验，判断数据传输是否出错，如果出错，则测试终止，否则，重复步骤（7）~步骤（9）直到所有测试矢量发送、测试完毕。
本发明通过计算机并口实现边界扫描测试，不需要专门的边界扫描测试控制器，使得实现成本极低，实现和应用都非常简单；针对边界扫描测试过程中数据传输可能出错的情况，提出通过插入奇校验单元的方法检测数据传输过程中可能发生的错误，提高了边界扫描测试的正确性和稳定性。
附图说明
图1为现有技术中的8位奇校验码检验器；
图2为现有技术中的8位奇校验码产生器；
图3为本发明所述改进后的8位奇校验码校验器；
图4为本发明所述改进后的8位奇校验码校验器信号引脚示意图；
图5为本发明所述改进后的8位奇校验码产生器；
图6为本发明所述改进后的8位奇校验码产生器信号引脚示意图；
图7为现有技术中的边界扫描测试连接示意图；
图8为本发明所述带奇校验单元的边界扫描测试连接示意图；
图9为本发明所述扩展测试信号后的边界扫描接口；
图10为本实施例中所述25针的计算机并口图；
图11为本实施例中所述25针的计算机并口和扩展测试信号后的边界扫描接口的连接图；
图12为本发明所述带检错功能的边界扫描测试工作流程图。
具体实施方式
下面结合说明书附图来说明本发明的具体实施方式。
具有检错功能的边界扫描测试方法的步骤如下：
1）在8位奇校验码校验器上增加一个两输出多路输出器和一条由8个D触发器构成的时钟上升沿触发的串行移位寄存器链；两输出多路输出器数据输出的一端连接到串行移位寄存器链的第一级D触发器的数据输入端；两输出多路输出器数据输出的另一端连接到最后一级异或门；8个D触发器的数据输出端连接到4个8位奇校验码校验器的输入端，即4个两输入异或门的输入端；其中，改进后的8位奇校验码校验器的信号引脚DataIN为带奇校验位的数据输入，信号引脚SEL为两输出多路输出器选择信号输入，信号引脚CLK为串行移位寄存器链控制时钟输入，信号引脚FB为检错反馈信号输出，信号引脚DataOUT为不带奇校验位的数据输出；
2）在8位奇校验码产生器上增加一个两输入多路选择器、一条由8个D触发器构成的时钟上升沿触发的串行移位寄存器链和两个用于缓存奇校验位输出的D触发器；两输入多路选择器数据输入的一端连接串行移位寄存器链的最后一级D触发器的数据输出端；两输入多路选择器数据输入的另一端连接第二级奇校验位D触发器的数据输出端；构成串行移位寄存器的8个D触发器的数据输出端连接到4个8位奇校验码产生器的输入端，即4个两输入异或门的输入端；最后一级异或门的输出端连接到第一级奇校验位D触发器的数据输入端；其中，改进后的8位奇检验位产生器的信号引脚DataIN为数据输入，信号引脚SEL为两输入多路选择器选择信号输入，信号引脚CLK1为串行移位寄存器链控制时钟输入，信号引脚CLK2为奇校验位缓存D触发器控制时钟输入，信号引脚DataOUT为带奇校验位的数据输出；
3）将8位奇校验码校验器置于被测边界扫描器件之前，8位奇校验码校验器数据输出引脚DataOUT连接到被测边界扫描器件数据输入引脚TDI；
4）将8位奇校验码产生器置于被测边界扫描器件之后，被测边界扫描器件数据输出引脚TDO连接到8位奇校验码产生器数据输入引脚DataIN；
5）扩展边界扫描测试接口，扩展后的边界扫描测试接口信号引脚包括：
CLK1：8位奇校验码校验器中的串行移位寄存器链控制时钟输入，被测边界扫描器件测试时钟输入，8位奇校验码产生器中的串行移位寄存器链控制时钟输入；
TMS：被测边界扫描器件测试模式控制信号输入；
TRST：被测边界扫描器件测试逻辑复位信号输入；
TDI：带奇校验位的测试数据输入；
TDO：带奇校验位的测试数据输出；
SEL1：8位奇校验码校验器中的两输出多路输出器选择信号输入；
FB：8位奇校验码校验器检错反馈信号输出；
SEL2：8位奇校验码产生器中的两输入多路选择器选择信号输入；
CLK2：8位奇校验码产生器中的奇校验位缓存D触发器控制时钟输入；
连接8位奇校验码校验器、8位奇校验码产生器和被测边界扫描器件的测试信号引脚到边界扫描测试接口的相应测试信号引脚；
6）建立计算机并口引脚指针和边界扫描测试信号的对应关系，并连接计算并口引脚指针到边界扫描测试接口的相应测试信号引脚；
7）通过计算机程序产生带奇校验位的测试矢量；
8）通过计算机程序在计算机并口上产生测试信号并加载到被测电路板，接受测试响应，并对测试结果进行分析，具体测试步骤如下：
（1）通过计算机并口控制被测边界扫描器件测试模式控制信号TMS输出值设置被测边界扫描器件工作在正确的工作模式；
（2）伴随8个串行移位寄存器链控制时钟CLK1上升沿，通过计算机并口将8个数据位加载到数据线TDI，每一个CLK1上升沿加载1个数据位到数据线TDI；
（3）通过计算机并口设置8位奇校验码校验器中的两输出多路输出器选择信号SEL1=0，将上述8个数据位的奇校验位加载到数据线TDI；
（4）通过计算机并口读取8位奇校验码校验器检错反馈信号FB；
（5）根据8位奇校验码校验器检错反馈信号FB的值判断数据传输是否出错，如果出错，则测试终止，否则，重复步骤（2）~步骤（5）直到所有测试矢量发送、测试完毕；
（6）假定从计算机并口加载第一个测试矢量数据位到被测边界扫描器件产生第一个输出数据需要n个串行移位寄存器链控制时钟输入CLK1周期，则（n+8）个CLK1上升沿之后，通过计算机并口设置8位奇校验码产生器中的两输入多路选择器选择信号输入SEL2=0，产生一个奇校验位缓存D触发器控制时钟CLK2上升沿；
（7）伴随8个串行移位寄存器链控制时钟输入CLK1上升沿，通过计算机并口读取数据线TDO，读取8个数据位，每一个CLK1上升沿在数据线TDO上读取1个数据位；
（8）通过计算机并口设置8位奇校验码产生器中的两输入多路选择器选择信号SEL2=0，产生一个奇校验位缓存D触发器控制时钟CLK2上升沿，通过计算机并口读取数据线TDO，此时读取数据为上述8个数据位的奇校验位；
（9）通过计算机程序对读取到的8个数据位和该8个数据位的奇校验位进行奇校验，判断数据传输是否出错，如果出错，则测试终止，否则，重复步骤（7）~步骤（9）直到所有测试矢量发送、测试完毕。
实施例
在本发明中，通过计算机并口实现边界扫描测试，不需要专门的边界扫描测试控制器，利用计算机并口可以方便的完成边界扫描测试信号的扩展；在被测边界扫描器件和计算机之间插入了奇校验码校验器和奇校验码产生器，可实现对传输数据的检错功能。
现有技术中的8位奇校验码校验器和8位奇校验码产生器对并行数据进行校验，而边界扫描测试输出的是串行数据，因此需要对现有技术中的8位奇校验码校验器和8位奇校验码产生器进行改进，使之符合本测试方法的需要。
现有技术中的8位奇校验码校验器如图1所示。该8位奇校验码校验器由8个异或门构成，检验无误时，输出为0，反之输出为1。
现有技术中的8位奇校验码产生器如图2所示。该8位奇校验码产生器由7个异或门构成，当8位输入数据中“1”的个数为奇数时，输出为1，反之输出为0。
在8位奇校验码校验器上增加一个两输出多路输出器和一条由8个D触发器构成的时钟上升沿触发的串行移位寄存器链。两输出多路输出器数据输出的一端连接到串行移位寄存器链的第一级D触发器的数据输入端；两输出多路输出器数据输出的另一端连接到最后一级异或门；8个D触发器的数据输出端连接到4个8位奇校验码校验器的输入端，即4个两输入异或门的输入端。
改进后的8位奇校验码校验器如图3所示。定义奇校验码校验器信号引脚如下：
DataIN：带奇校验位的数据输入；
SEL：两输出多路输出器选择信号输入；
CLK：串行移位寄存器链控制时钟输入；
FB：检错反馈信号输出；
DataOUT：不带奇校验位的数据输出；
当两输出多路输出器选择信号SEL为1时，DataIN输入到串行移位寄存器链第一级触发器的数据输入端；当两输出多路输出器选择信号SEL为0时，DataIN输入到最后一级异或门；最后一级异或门的输出为检错反馈信号FB。
在时钟信号CLK的上升沿触发下，上一级触发器的输出数据传递到下一级触发器，实现数据的串行移位。当选择信号为1时，数据输入到串行移位寄存器链第一级触发器的数据输入端，经过8个串行移位寄存器链控制时钟CLK的上升沿触发，来自DataIN的第一位数据存储于最后一级触发器输出端，第八位数据存储于第一级触发器输出端。
对于本发明中带奇校验位的8位串行数据而言，奇校验位跟随在8位串行数据之后。因此，通过8个串行移位寄存器链控制时钟CLK的上升沿触发将8位串行数据存储于串行移位寄存器后，设置SEL为0，使得奇校验位输入到最后一级异或门，产生检错反馈信号FB。FB为0，表示检验无误；否则，数据传输出错。
奇校验码校验器信号引脚示意图如图4所示。
在8位奇校验码产生器上增加一个两输入多路选择器、一条由8个D触发器构成的时钟上升沿触发的串行移位寄存器链和两个用于缓存奇校验位输出的D触发器。两输入多路选择器数据输入的一端连接串行移位寄存器链的最后一级D触发器的数据输出端；两输入多路选择器数据输入的另一端连接第二级奇校验位D触发器的数据输出端；构成串行移位寄存器的8个D触发器的数据输出端连接到4个8位奇校验码产生器的输入端，即4个两输入异或门的输入端；最后一级异或门的输出端连接到第一级奇校验位D触发器的数据输入端。
改进后的8位奇校验码产生器如图5所示，定义奇校验码产生器信号引脚如下：
DataIN：数据输入；
SEL：两输入多路选择器选择信号输入；
CLK1：串行移位寄存器链控制时钟输入；
CLK2：奇校验位缓存D触发器控制时钟输入；
DataOUT：带奇校验位的数据输出；
选择信号SEL为1时，DataOUT数据输出为串行移位寄存器链最后一级触发器的数据输出；选择信号SEL为0时，DataOUT数据输出为第二级奇校验位缓存D触发器的输出。
在时钟信号的上升沿触发下，上一级触发器的输出数据传递到下一级触发器，实现数据的串行移位。经过8个时钟信号CLK1的上升沿触发，来自DataIN的第一位数据存储于最后一级触发器输出端，第八位数据存储于第一级触发器输出端，对应此八位数据的奇校验位输出在第一级奇校验位缓存D触发器的输入端。此时通过产生一个时钟信号CLK2的上升沿，触发奇校验位缓存D触发器，则奇校验位从第一级奇校验位缓存D触发器输入端传递到第一级奇校验位缓存D触发器的输出端。再经过8个时钟信号CLK1的上升沿触发，之前存在串行移位寄存器中的8位串行数据经过多路选择器后通过信号引脚DataOUT输出，串行移位寄存器中存储的是新的一组8位串行数据。此时设置选择信号SEL为0，通过产生一个时钟信号CLK2的上升沿，触发奇校验位缓存D触发器，则第一组8位串行数据的奇校验位从第一级奇校验位缓存D触发器输出端传递到第二级奇校验位缓存D触发器输出端，经过多路选择器后通过信号引脚DataOUT输出；新的一组8位串行数据的奇校验位从第一级奇校验位缓存D触发器输入端传递到第一级奇校验位缓存D触发器的输出端。
奇校验码产生器信号引脚示意图如图6所示。
现有技术中的的边界扫描测试连接示意图如图7所示，其中的边界扫描测试信号定义如下：
TCK：被测边界扫描器件测试时钟输入；
TMS：被测边界扫描器件测试模式输入；
TDI：被测边界扫描器件测试数据输入；
TDO：被测边界扫描器件测试数据输出；
TRST：被测边界扫描器件测试逻辑复位；
为实现对奇校验单元的控制，需要对边界扫描测试信号进行扩展，扩展后的边界扫描测试信号定义如下：
CLK1：奇校验码校验器中的串行移位寄存器链控制时钟输入，被测边界扫描器件测试时钟输入，奇校验码产生器中的串行移位寄存器链控制时钟输入；
TMS：被测边界扫描器件测试模式输入；
TRST：被测边界扫描器件测试逻辑复位；
TDI：带奇校验位的测试数据输入；
TDO：带奇校验位的测试数据输出；
SEL1：奇校验码校验器选择信号输入；
FB：奇校验码校验器检错反馈信号输出；
SEL2：奇校验码产生器选择信号输入；
CLK2：奇校验码产生器中的奇校验位缓存D触发器控制时钟输入；
扩展测试信号后的边界扫描测试连接示意图如图8所示。
对应扩展测试信号的边界扫描接口如图9所示。通过在边界扫描接口上建立计算机并口引脚指针和边界扫描测试信号的对应关系，可以实现对边界扫描测试信号、校验反馈信号的控制和接收。
下面以25针计算机并口为例说明如何通过计算机并口实现具有检错功能的边界扫描测试，如图10所示，是25针计算机并口图。
表1列出了25针计算机并口的引脚定义：
| 引脚 | 名字 | 信号源 | 功能描述 |
| 1 | /Strobe | PC | 选通D0~D7 |
| 2 | D0 | PC | 数据位0 |
| 3 | D1 | PC | 数据位1 |
| 4 | D2 | PC | 数据位2 |
| 5 | D3 | PC | 数据位3 |
| 6 | D4 | PC | 数据位4 |
| 7 | D5 | PC | 数据位5 |
| 8 | D6 | PC | 数据位6 |
| 9 | D7 | PC | 数据位7 |
| 10 | /ACK | Printer | 确认 |
| 11 | Busy | Printer | 打印机忙 |
| 12 | PaperEnd | Printer | 纸尽 |
| 13 | Select | Printer | 选中打印机 |
| 14 | /AutoLF | PC | 在回车健后自动换行 |
| 15 | /Error | Printer | 错误 |
| 16 | /Init | PC | 初始化打印机 |
| 17 | /Select | PC | 选择打印机 |
| 18 | Gnd | 接地 | |
| 19 | Gnd | 接地 | |
| 20 | Gnd | 接地 | |
| 21 | Gnd | 接地 | |
| 22 | Gnd | 接地 | |
| 23 | Gnd | 接地 | |
| 24 | Gnd | 接地 | |
| 25 | Gnd | 接地 |
表1 25针的计算机并口引脚指针定义表
建立计算机并口引脚指针和边界扫描测试信号的对应关系如表2所示：
| 信号 | 并口引脚号 | 信号源 |
| CLK2 | 2 | 计算机 |
| SEL1 | 3 | 计算机 |
| TDI | 4 | 计算机 |
| TRST | 5 | 计算机 |
| TMS | 6 | 计算机 |
| CLK1 | 7 | 计算机 |
| SEL2 | 8 | 计算机 |
| TDO | 15 | 被测电路板 |
| FB | 16 | 被测电路板 |
表2 25针计算机并口引脚指针和扩展后边界扫描测试信号的对应关系
连接计算并口引脚指针到边界扫描测试接口的相应测试信号引脚，其连接图如图11所示。
通过计算机程序产生带奇校验位的测试矢量，在计算机并口上产生测试信号并加载到被测电路板，接受测试响应，并对测试结果进行分析。
首先，通过计算机并口控制被测边界扫描器件测试模式控制信号TMS输出值设置被测边界扫描器件工作在正确的工作模式。
伴随8个串行移位寄存器链控制时钟CLK1上升沿，通过计算机并口将8个数据位加载到数据线TDI，每一个CLK1上升沿加载1个数据位到数据线TDI；经过8个CLK1时钟上升沿之后，通过计算机并口设置8位奇校验码校验器中的两输出多路输出器选择信号SEL1=0，将上述8个数据位的奇校验位加载到数据线TDI，8位奇校验位检验器进行校验，产生检错反馈信号FB；通过计算机并口读取8位奇校验码校验器检错反馈信号FB，并根据FB的值判断数据传输是否出错，如果出错，则测试终止，否则，重复上述过程直到所有测试矢量发送、测试完毕。
被测边界扫描器件的响应数据送往8位奇校验码产生器。假定从计算机并口加载第一个测试矢量数据位到被测边界扫描器件产生第一个输出数据需要n个串行移位寄存器链控制时钟输入CLK1周期，则（n+8）个CLK1上升沿之后，通过计算机并口设置8位奇校验码产生器中的两输入多路选择器选择信号输入SEL2=0，并产生一个奇校验位缓存D触发器控制时钟CLK2上升沿。
伴随8个串行移位寄存器链控制时钟输入CLK1上升沿，通过计算机并口读取数据线TDO，读取8个数据位，每一个CLK1上升沿在数据线TDO上读取1个数据位；通过计算机并口设置8位奇校验码产生器中的两输入多路选择器选择信号SEL2=0，产生一个奇校验位缓存D触发器控制时钟CLK2上升沿，通过计算机并口读取数据线TDO，此时读取数据为上述8个数据位的奇校验位；通过计算机程序对读取到的8个数据位和该8个数据位的奇校验位进行奇校验，判断数据传输是否出错，如果出错，则测试终止，否则，重复上述过程直到所有测试矢量发送、测试完毕。
由于本发明通过计算机并口实现边界扫描测试，不需要专门的边界扫描测试控制器，使得实现成本极低，实现和应用都非常简单；通过插入奇校验单元的方法检测数据传输过程中可能发生的错误，提高了边界扫描测试的正确性和稳定性。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
Claims (1)
1.一种具有检错功能的边界扫描测试方法，其特征在于它的步骤如下：
1）在8位奇校验码校验器上增加一个两输出多路输出器和一条由8个D触发器构成的时钟上升沿触发的串行移位寄存器链；两输出多路输出器数据输出的一端连接到串行移位寄存器链的第一级D触发器的数据输入端；两输出多路输出器数据输出的另一端连接到最后一级异或门；8个D触发器的数据输出端连接到4个8位奇校验码校验器的输入端，即4个两输入异或门的输入端；其中，改进后的8位奇校验码校验器的信号引脚DataIN为带奇校验位的数据输入，信号引脚SEL为两输出多路输出器选择信号输入，信号引脚CLK为串行移位寄存器链控制时钟输入，信号引脚FB为检错反馈信号输出，信号引脚DataOUT为不带奇校验位的数据输出；
2）在8位奇校验码产生器上增加一个两输入多路选择器、一条由8个D触发器构成的时钟上升沿触发的串行移位寄存器链和两个用于缓存奇校验位输出的D触发器；两输入多路选择器数据输入的一端连接串行移位寄存器链的最后一级D触发器的数据输出端；两输入多路选择器数据输入的另一端连接第二级奇校验位D触发器的数据输出端；构成串行移位寄存器的8个D触发器的数据输出端连接到4个8位奇校验码产生器的输入端，即4个两输入异或门的输入端；最后一级异或门的输出端连接到第一级奇校验位D触发器的数据输入端；其中，改进后的8位奇检验位产生器的信号引脚DataIN为数据输入，信号引脚SEL为两输入多路选择器选择信号输入，信号引脚CLK1为串行移位寄存器链控制时钟输入，信号引脚CLK2为奇校验位缓存D触发器控制时钟输入，信号引脚DataOUT为带奇校验位的数据输出；
3）将8位奇校验码校验器置于被测边界扫描器件之前，8位奇校验码校验器数据输出引脚DataOUT连接到被测边界扫描器件数据输入引脚TDI；
4）将8位奇校验码产生器置于被测边界扫描器件之后，被测边界扫描器件数据输出引脚TDO连接到8位奇校验码产生器数据输入引脚DataIN；
5）扩展边界扫描测试接口，扩展后的边界扫描测试接口信号引脚包括：
CLK1：8位奇校验码校验器中的串行移位寄存器链控制时钟输入，被测边界扫描器件测试时钟输入，8位奇校验码产生器中的串行移位寄存器链控制时钟输入；
TMS：被测边界扫描器件测试模式控制信号输入；
TRST：被测边界扫描器件测试逻辑复位信号输入；
TDI：带奇校验位的测试数据输入；
TDO：带奇校验位的测试数据输出；
SEL1：8位奇校验码校验器中的两输出多路输出器选择信号输入；
FB：8位奇校验码校验器检错反馈信号输出；
SEL2：8位奇校验码产生器中的两输入多路选择器选择信号输入；
CLK2：8位奇校验码产生器中的奇校验位缓存D触发器控制时钟输入；
连接8位奇校验码校验器、8位奇校验码产生器和被测边界扫描器件的测试信号引脚到边界扫描测试接口的相应测试信号引脚；
6）建立计算机并口引脚指针和边界扫描测试信号的对应关系，并连接计算并口引脚指针到边界扫描测试接口的相应测试信号引脚；
7）通过计算机程序产生带奇校验位的测试矢量；
8）通过计算机程序在计算机并口上产生测试信号并加载到被测电路板，接受测试响应，并对测试结果进行分析，具体测试步骤如下：
（1）通过计算机并口控制被测边界扫描器件测试模式控制信号TMS输出值设置被测边界扫描器件工作在正确的工作模式；
（2）伴随8个串行移位寄存器链控制时钟CLK1上升沿，通过计算机并口将8个数据位加载到数据线TDI，每一个CLK1上升沿加载1个数据位到数据线TDI；
（3）通过计算机并口设置8位奇校验码校验器中的两输出多路输出器选择信号SEL1=0，将上述8个数据位的奇校验位加载到数据线TDI；
（4）通过计算机并口读取8位奇校验码校验器检错反馈信号FB；
（5）根据8位奇校验码校验器检错反馈信号FB的值判断数据传输是否出错，如果出错，则测试终止，否则，重复步骤（2）~步骤（5）直到所有测试矢量发送、测试完毕；
（6）假定从计算机并口加载第一个测试矢量数据位到被测边界扫描器件产生第一个输出数据需要n个串行移位寄存器链控制时钟输入CLK1周期，则（n+8）个CLK1上升沿之后，通过计算机并口设置8位奇校验码产生器中的两输入多路选择器选择信号输入SEL2=0，产生一个奇校验位缓存D触发器控制时钟CLK2上升沿；
（7）伴随8个串行移位寄存器链控制时钟输入CLK1上升沿，通过计算机并口读取数据线TDO，读取8个数据位，每一个CLK1上升沿在数据线TDO上读取1个数据位；
（8）通过计算机并口设置8位奇校验码产生器中的两输入多路选择器选择信号SEL2=0，产生一个奇校验位缓存D触发器控制时钟CLK2上升沿，通过计算机并口读取数据线TDO，此时读取数据为上述8个数据位的奇校验位；
（9）通过计算机程序对读取到的8个数据位和该8个数据位的奇校验位进行奇校验，判断数据传输是否出错，如果出错，则测试终止，否则，重复步骤（7）~步骤（9）直到所有测试矢量发送、测试完毕。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110145835 CN102183727B (zh) | 2011-06-01 | 2011-06-01 | 一种具有检错功能的边界扫描测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110145835 CN102183727B (zh) | 2011-06-01 | 2011-06-01 | 一种具有检错功能的边界扫描测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102183727A true CN102183727A (zh) | 2011-09-14 |
| CN102183727B CN102183727B (zh) | 2013-05-01 |
Family
ID=44569928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110145835 Expired - Fee Related CN102183727B (zh) | 2011-06-01 | 2011-06-01 | 一种具有检错功能的边界扫描测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102183727B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104049203A (zh) * | 2014-04-25 | 2014-09-17 | 三星半导体(中国)研究开发有限公司 | 具有边界扫描测试功能的管脚和包括该管脚的集成电路 |
| CN109298322A (zh) * | 2018-09-27 | 2019-02-01 | 西安微电子技术研究所 | 一种动态变链长扫描结构及其方法和边界扫描单元 |
| CN110740009A (zh) * | 2018-07-20 | 2020-01-31 | 鸿富锦精密电子(天津)有限公司 | 数据传输校验装置及方法 |
| CN112462245A (zh) * | 2019-09-09 | 2021-03-09 | 英业达科技有限公司 | 边界扫描互联线路的生成方法与装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108008286B (zh) * | 2017-12-04 | 2019-10-22 | 哈尔滨工业大学 | 一种基于自定义探针的绑定前tsv测试方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115191A (en) * | 1990-06-12 | 1992-05-19 | Kabushiki Kaisha Toshiba | Testing integrated circuit capable of easily performing parametric test on high pin count semiconductor device |
| US5428626A (en) * | 1993-10-18 | 1995-06-27 | Tektronix, Inc. | Timing analyzer for embedded testing |
| CN1480844A (zh) * | 2002-09-05 | 2004-03-10 | 华为技术有限公司 | 一种边界扫描测试的方法 |
| CN1619325A (zh) * | 2003-11-19 | 2005-05-25 | 华为技术有限公司 | 一种边界扫描测试控制器及边界扫描测试方法 |
| CN101241166A (zh) * | 2007-02-09 | 2008-08-13 | 国际商业机器公司 | 测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路 |
-
2011
- 2011-06-01 CN CN 201110145835 patent/CN102183727B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115191A (en) * | 1990-06-12 | 1992-05-19 | Kabushiki Kaisha Toshiba | Testing integrated circuit capable of easily performing parametric test on high pin count semiconductor device |
| US5428626A (en) * | 1993-10-18 | 1995-06-27 | Tektronix, Inc. | Timing analyzer for embedded testing |
| CN1480844A (zh) * | 2002-09-05 | 2004-03-10 | 华为技术有限公司 | 一种边界扫描测试的方法 |
| CN1619325A (zh) * | 2003-11-19 | 2005-05-25 | 华为技术有限公司 | 一种边界扫描测试控制器及边界扫描测试方法 |
| CN101241166A (zh) * | 2007-02-09 | 2008-08-13 | 国际商业机器公司 | 测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104049203A (zh) * | 2014-04-25 | 2014-09-17 | 三星半导体(中国)研究开发有限公司 | 具有边界扫描测试功能的管脚和包括该管脚的集成电路 |
| CN110740009A (zh) * | 2018-07-20 | 2020-01-31 | 鸿富锦精密电子(天津)有限公司 | 数据传输校验装置及方法 |
| CN110740009B (zh) * | 2018-07-20 | 2022-08-12 | 富联精密电子(天津)有限公司 | 数据传输校验装置及方法 |
| CN109298322A (zh) * | 2018-09-27 | 2019-02-01 | 西安微电子技术研究所 | 一种动态变链长扫描结构及其方法和边界扫描单元 |
| CN112462245A (zh) * | 2019-09-09 | 2021-03-09 | 英业达科技有限公司 | 边界扫描互联线路的生成方法与装置 |
| CN112462245B (zh) * | 2019-09-09 | 2022-08-19 | 英业达科技有限公司 | 边界扫描互联线路的生成方法与装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102183727B (zh) | 2013-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7580807B2 (en) | Test protocol manager for massive multi-site test | |
| US7688099B2 (en) | Sequential semiconductor device tester | |
| JP5723515B2 (ja) | マルチコア集積回路における同時コア試験 | |
| US6671839B1 (en) | Scan test method for providing real time identification of failing test patterns and test bist controller for use therewith | |
| KR101297513B1 (ko) | 범용 프로토콜 엔진 | |
| US8127187B2 (en) | Method and apparatus of ATE IC scan test using FPGA-based system | |
| US8650524B1 (en) | Method and apparatus for low-pin count testing of integrated circuits | |
| US8904256B1 (en) | Method and apparatus for low-pin count testing of integrated circuits | |
| CN102169846B (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
| CN102183727B (zh) | 一种具有检错功能的边界扫描测试方法 | |
| US20120159274A1 (en) | Apparatus to facilitate built-in self-test data collection | |
| CN104569794B (zh) | 一种基于边界扫描结构的fpga在线测试仪及测试方法 | |
| CN101996687A (zh) | 基于扫描测试的多个sram的内建自测试方法 | |
| CN101201389B (zh) | 利用模拟信号进行装置中扫描链测试的系统与方法 | |
| US9664738B2 (en) | Method and apparatus for improving efficiency of testing integrated circuits | |
| US9482719B2 (en) | On-the-fly test and debug logic for ATPG failures of designs using on-chip clocking | |
| CN106526463B (zh) | 具扫描测试的集成电路及其测试方法 | |
| CN107843828A (zh) | 一种基于fpga的数字电路边界扫描控制系统 | |
| CN107340467B (zh) | 测试系统 | |
| CN102034556B (zh) | 一种基于扫描链的存储器测试方法 | |
| US20050278596A1 (en) | Semiconductor integrated circuit device | |
| CN100588981C (zh) | 现场可编程门阵列多路选择器验证方法 | |
| US11681844B1 (en) | Configurable testing of semiconductor devices | |
| CN103165405A (zh) | 一种通过gpib接口实时生成多维变量密码方法 | |
| US8521463B2 (en) | System for performing electrical characterization of asynchronous integrated circuit interfaces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130501 Termination date: 20140601 |