CN110740009A - 数据传输校验装置及方法 - Google Patents

数据传输校验装置及方法 Download PDF

Info

Publication number
CN110740009A
CN110740009A CN201810804320.0A CN201810804320A CN110740009A CN 110740009 A CN110740009 A CN 110740009A CN 201810804320 A CN201810804320 A CN 201810804320A CN 110740009 A CN110740009 A CN 110740009A
Authority
CN
China
Prior art keywords
pin
data
signal pins
pins
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810804320.0A
Other languages
English (en)
Other versions
CN110740009B (zh
Inventor
张益铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Electronics Tianjin Co Ltd
Original Assignee
Hongfujin Precision Electronics Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Electronics Tianjin Co Ltd filed Critical Hongfujin Precision Electronics Tianjin Co Ltd
Priority to CN201810804320.0A priority Critical patent/CN110740009B/zh
Priority to US16/161,652 priority patent/US10686559B2/en
Publication of CN110740009A publication Critical patent/CN110740009A/zh
Application granted granted Critical
Publication of CN110740009B publication Critical patent/CN110740009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0096—Channel splitting in point-to-point links

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

一种数据传输校验方法，用于校验由第一设备传输至第二设备的数据，包括：接收并获取第一至第八位信号引脚的信号值，并将第一至第四位信号引脚中的每三个信号引脚分别定义为第一至第四引脚组合；对第一至第四引脚组合的信号值分别进行求和运算，并分别将求得的和进行取模运算以对应得到第一至第四取模运算结果；判断第一至第四取模运算结果是否对应等于第五至第八位信号引脚的信号值；若第一至第四取模运算结果对应等于第五至第八位信号引脚的信号值，控制第二设备接收数据。本发明还提供一种数据传输校验装置。上述数据传输校验装置及方法，通过结合数据校验位及取模校验算法实现对设备之间传输的数据进行校验，提高数据传输可靠性。

Description

数据传输校验装置及方法
技术领域
本发明涉及通信技术领域，尤其涉及一种数据传输校验装置及方法。
背景技术
数字通信是利用数字信号来传递信息，数字通信中，包括了信号源和信号目的地。而为了保证数据传输的正确性，一般需要对接收的数据进行校验。现有的数据校验方案中一般通过在原数据上增设校验位，在接收时通过校验位上的数据来确认接收的数据是否正确，此种方式仍然可能出现误校验，降低了数据传输可靠性。
发明内容
有鉴于此，有必要提供一种数据传输校验装置及方法。
一种数据传输校验方法，用于校验由第一设备传输至第二设备的数据，所述第一设备通过一数据线传输所述数据至所述第二设备，所述数据线包括用于传输所述数据的第一至第四位信号引脚，所述数据线还包括用于传输校验信息的第五至第八位信号引脚，所述数据传输校验方法包括以下步骤：
接收并获取第一至第八位信号引脚的信号值，并将所述第一至第四位信号引脚中的每三个信号引脚分别定义为第一至第四引脚组合；
对所述第一至第四引脚组合的各个引脚组合的信号值分别进行求和运算，并分别将求得的和进行取模运算以对应得到第一至第四取模运算结果；
判断所述第一至第四取模运算结果是否对应等于所述第五至第八位信号引脚的信号值；及
若所述第一至第四取模运算结果对应等于所述第五至第八位信号引脚的信号值，控制所述第二设备接收所述数据。
进一步地，数据传输校验方法还包括：
若所述第一至第四取模运算结果中的至少一个与对应的第五至第八位信号引脚的信号值中的一个不相等，控制所述第二设备拒绝接收所述数据。
进一步地，所述数据传输校验方法还包括：
若所述第一至第四取模运算结果中的至少一个与对应的第五至第八位信号引脚的信号值中的一个不相等，则确定所述第一至第四位信号引脚中的失效引脚；及
修复所述第一至第四位信号引脚中的失效引脚，并控制所述第二设备接收所述数据。
进一步地，所述取模运算为取模2运算。
进一步地，所述数据线为CAT5网络线。
一种数据传输校验装置，用于校验由第一设备传输至第二设备的数据，所述第一设备通过一数据线传输所述数据至所述第二设备，所述数据线包括用于传输所述数据的第一至第四位信号引脚，所述数据线还包括用于传输校验信息的第五至第八位信号引脚，所述数据传输校验装置包括：
处理器，适于实现各指令；及
存储器，适于存储多条指令，所述指令适于由所述处理器执行：
接收并获取第一至第八位信号引脚的信号值，并将所述第一至第四位信号引脚中的每三个信号引脚分别定义为第一至第四引脚组合；
对所述第一至第四引脚组合的信号值分别进行求和运算，并分别将求得的和进行取模运算以对应得到第一至第四取模运算结果；
判断所述第一至第四取模运算结果是否对应等于所述第五至第八位信号引脚的信号值；及
若所述第一至第四取模运算结果对应等于所述第五至第八位信号引脚的信号值，控制所述第二设备接收所述数据。
进一步地，所述指令还包括：
若所述第一至第四取模运算结果中的至少一个与对应的第五至第八位信号引脚的信号值中的一个不相等，控制所述第二设备拒绝接收所述数据。
进一步地，所述指令还包括：
若所述第一至第四取模运算结果中的至少一个与对应的第五至第八位信号引脚的信号值中的一个不相等，则确定所述第一至第四位信号引脚中的失效引脚；及
修复所述第一至第四位信号引脚中的失效引脚，并控制所述第二设备接收所述数据。
进一步地，所述取模运算为取模2运算。
进一步地，所述数据线为CAT5网络线。
与现有技术相比，上述数据传输校验装置及方法，通过结合数据校验位及取模校验算法实现对设备之间传输的数据进行校验，提高数据传输可靠性。
附图说明
图1是本发明一实施方式的数据传输校验装置的运用场景图。
图2是本发明一实施方式的数据传输校验装置的功能模块图。
图3是本发明一实施方式的数据传输校验系统的功能模块图。
图4是本发明一实施方式的数据传输校验方法的步骤流程图。
主要元件符号说明
Figure BDA0001737847040000031
Figure BDA0001737847040000041
具体实施方式
如下具体实施方式将结合上述附图进一步说明本发明。
请参阅图1-3，本发明一实施方式提供一数据传输校验装置100，用于校验由第一设备110传输至第二设备120的数据。所述第一设备110通过一数据线130传输所述数据至所述第二设备120，所述数据线130包括用于传输所述数据的第一至第四位信号引脚P1～P4。
举例而言，所述第一设备110为机架管理设备，所述第二设备120为服务器。所述第一设备110包括第一连接端口140，所述第二设备120包括第二连接端口150。所述数据线130一端插接于所述第一连接端口140，另一端插接于所述第二连接端口150，以实现所述第一设备110与所述第二设备120之间的数据传输。
在一实施方式中，所述数据传输校验装置100可以设置于所述第二设备120内，或独立于所述第二设备120之外，以校验由第一设备110传输至第二设备120的数据。所述数据线130还包括用于传输一校验信息的第五至第八位信号引脚P5～P8。在本发明的其他实施方式中，所述数据传输校验装置100还可以设置于所述第一设备110内，或独立于所述第一设备110之外，以校验由第二设备120传输至第一设备110的数据。
所述数据传输校验装置100包括存储器11、处理器12及数据传输校验系统13。所述数据传输校验系统13可以被分割成一个或多个模块，所述一个或者多个模块被存储于所述存储器11中，并由一个或多个处理器(例如本实施例中为所述处理器12)所执行，以完成本发明的功能。所述数据传输校验系统13可以被分割成获取模块10、计算模块20、判断模块30及接收控制模块40。本发明所称的模块是指能够完成特定功能的一系列计算机程序指令段，比程序更适合于描述所述数据传输校验系统13在所述数据传输校验装置100中的执行过程。
在一实施方式中，所述存储器11可以包括至少一种类型的可读存储介质，所述可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或DX存储器等)、随机访问存储器(RAM)、静态随机访问存储器(SRAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、可编程只读存储器(PROM)、磁性存储器、磁盘、光盘等。所述处理器12可以是中央处理器(Central Processing Unit，CPU)、控制器、微控制器、微处理器、或其他数据处理芯片。
所述获取模块10用于接收并获取上述第一至第八位信号引脚P1～P8的信号值。
在一实施方式中，所述信号值优选为二进制的信号值，每一信号引脚的信号值为逻辑“1”或者逻辑“0”。所述第五至第八位信号引脚P5～P8均为校验位，所述第五至第八位信号引脚P5～P8的信号值均可以实际需求进行设定，如将所述第五至第八位信号引脚P5～P8的信号值均设定为逻辑“1”，或将所述第五至第八位信号引脚P5～P8的信号值设定为逻辑“0”。
所述计算模块20用于将所述第一至第四位信号引脚P1～P4中的每三个信号引脚分别定义为第一至第四引脚组合。
举例而言，所述计算模块20将第一位信号引脚P1、第二位信号引脚P2及第三位信号引脚P3定义为第一引脚组合，将第一位信号引脚P1、第二位信号引脚P2及第四位信号引脚P4定义为第二引脚组合，将第一位信号引脚P1、第三位信号引脚P3及第四位信号引脚P4定义为第三引脚组合，将第二位信号引脚P2、第三位信号引脚P3及第四位信号引脚P4定义为第四引脚组合。
所述计算模块20还用于对所述第一至第四引脚组合的信号值分别进行求和运算，并分别将求得的和进行取模运算以对应得到第一至第四取模运算结果。在一实施方式中，所述取模运算优选为取模2运算。
举例而言，若所述第一至第四位信号引脚P1～P4的信号为“1110”，则所述第一引脚组合的信号值的和＝1+1+1＝3，所述计算模块20对求得的和进行取模运算的第一取模运算结果＝(1+1+1)(mod 2)＝1；所述第二引脚组合的信号值的和＝1+1+0＝2，所述计算模块20对求得的和进行取模运算的第二取模运算结果＝(1+1+0)(mod 2)＝0；所述第三引脚组合的信号值的和＝1+1+0＝2，所述计算模块20对求得的和进行取模运算的第三取模运算结果＝(1+1+0)(mod 2)＝0；所述第四引脚组合的信号值的和＝1+1+0＝2，所述计算模块20对求得的和进行取模运算的第四取模运算结果＝(1+1+0)(mod 2)＝0。
所述判断模块30用于判断所述第一至第四取模运算结果是否对应等于所述第五至第八位信号引脚P5～P8的信号值。
所述接收控制模块40用于在所述第一至第四取模运算结果均对应等于所述第五至第八位信号引脚P5～P8的信号值，控制所述第二设备120接收从所述第一设备110传输来的数据。
举例而言，若所述第一设备110通过所述第一至第八位信号引脚P1～P8传输的数据为“11111111”，即第一至第四位信号引脚P1～P4为“1111”，校验位(第五至第八位信号引脚P5～P8)均为“1”。所述数据传输校验装置100检测到所述第二设备120接收的数据为“11111111”，在接收到的数据中，所述第一引脚组合的第一取模运算结果＝(1+1+1)(mod2)＝1；所述第二引脚组合的第二取模运算结果＝(1+1+1)(mod 2)＝1；所述第三引脚组合的第三取模运算结果＝(1+1+1)(mod 2)＝1；所述第四引脚组合的第四取模运算结果＝(1+1+1)(mod2)＝1。由于所述第一至第四取模运算结果均对应等于所述第五至第八位信号引脚P5～P8的信号值。所述接收控制模块40控制所述第二设备120接收所述数据“11111111”。所述接收控制模块40还用于在所述第一至第四取模运算结果中的至少一个与对应的第五至第八位信号引脚P5～P8的信号值中的一个不相等，并确定所述第一至第四位信号引脚P1～P4中的失效引脚后修复这些失效引脚，以控制所述第二设备120接收从所述第一设备110传输来的数据。
当所述第一至第四取模运算结果中的三个与对应的第五至第八位信号引脚P5～P8的信号值不相等时，可确定所述第一至第四位信号引脚P1～P4中存在一个失效引脚。
举例而言，若所述第一设备110通过所述第一至第八位信号引脚P1～P8传输的数据为“11111111”，所述数据传输校验装置100检测到所述第二设备120接收的数据为“10111111”。在接收到的数据中，所述第一引脚组合的第一取模运算结果＝(1+0+1)(mod2)＝0。所述第二引脚组合的第二取模运算结果＝(1+0+1)(mod 2)＝0；所述第三引脚组合的第三取模运算结果＝(1+1+1)(mod 2)＝1；所述第四引脚组合的第四取模运算结果＝(0+1+1)(mod 2)＝0。
由于第一取模运算结果不等于所述第五位信号引脚P5的信号值，即所述第一引脚组合中存在失效引脚。第二取模运算结果不等于第六位信号引脚P6的信号值，即所述第二引脚组合中存在失效引脚。第四取模运算结果不等于第八位信号引脚P8的信号值，即所述第四引脚组合中存在失效引脚。第三取模运算结果等于第七位信号引脚P7的信号值，即所述第三引脚组合中可能均为正常引脚或其中有两个信号引脚为失效引脚。
若所述第三引脚组合(第一位信号引脚P1、第三位信号引脚P3、第四位信号引脚P4)为正常引脚。由于所述第一引脚组合(第一位信号引脚P1、第二位信号引脚P2、第三位信号引脚P3)中存在失效引脚时，如此可得出第二位信号引脚P2为失效引脚。
若所述第三引脚组合(第一位信号引脚P1、第三位信号引脚P3、第四位信号引脚P4)为正常引脚，由于所述第二引脚组合(第一位信号引脚P1、第二位信号引脚P2、第四位信号引脚P4)中存在失效引脚时，如此可得出第二位信号引脚P2为失效引脚。
若所述第三引脚组合(第一位信号引脚P1、第三位信号引脚P3、第四位信号引脚P4)为正常引脚，由于所述第四引脚组合(第二位信号引脚P2、第三位信号引脚P3、第四位信号引脚P4)中存在失效引脚时，如此可得出第二位信号引脚P2为失效引脚。
如此一来，经过上述推断方法，即可确定所述第二位信号引脚P2为失效引脚。此时，所述接收控制模块40将修复所述第二位信号引脚P2为正常引脚，并控制所述第二设备120接收从所述第一设备110传输来的数据。
当所述第一至第四取模运算结果中的两个与对应的第五至第八位信号引脚P5～P8的信号值不相等时，则可确定所述第一至第四位信号引脚P1～P4中存在两个失效引脚。
举例而言，若所述第一设备110通过所述第一至第八位信号引脚P1～P8传输的数据为“11111111”，所述数据传输校验装置100检测到所述第二设备120接收的数据为“10011111”。在接收到的数据中，所述第一引脚组合的第一取模运算结果＝(1+0+0)(mod2)＝1。所述第二引脚组合的第二取模运算结果＝(1+0+1)(mod 2)＝0；所述第三引脚组合的第三取模运算结果＝(1+0+1)(mod 2)＝0；所述第四引脚组合的第四取模运算结果＝(0+0+1)(mod 2)＝1。
由于第一取模运算结果等于所述第五位信号引脚P5的信号值，即所述第一引脚组合中可能均为正常引脚或其中有两个信号引脚为失效引脚。第二取模运算结果不等于第六位信号引脚P6的信号值，即所述第二引脚组合中存在失效引脚。第三取模运算结果不等于第七位信号引脚P7的信号值，即所述第三引脚组合中存在失效引脚。第四取模运算结果等于第八位信号引脚P8的信号值，即所述第四引脚组合中可能均为正常引脚或其中有两个信号引脚为失效引脚。
如若第一引脚组合(第一位信号引脚P1、第二位信号引脚P2、第三位信号引脚P3)及第四引脚组合(第二位信号引脚P2、第三位信号引脚P3、第四位信号引脚P4)均为正常引脚。此时，由于所述第一至第四位信号引脚P1～P4不可能均为正常引脚，如此可确定：所述第一引脚组合及所述第四引脚组合中必然存在两个信号引脚为失效引脚。
由于第二引脚组合及第三引脚组合中均存在失效引脚，将所述第一引脚组合与所述第二引脚组合及第三引脚组合进行比较，可得出第四位信号引脚P4为正常引脚。将所述第四引脚组合与所述第二引脚组合及第三引脚组合进行比较，可得出第一位信号引脚P1为正常引脚。
如此一来，经过上述推断方法，即可确定第二位信号引脚P2及第三位信号引脚P3为失效引脚。此时，所述接收控制模块40将修复所述第二位信号引脚P2及第三位信号引脚P3为正常引脚，并控制所述第二设备120接收从所述第一设备110传输来的数据。
当所述第一至第四取模运算结果中的一个与对应的第五至第八位信号引脚P5～P8的信号值不相等时，则可确定所述第一至第四位信号引脚P1～P4中存在三个失效引脚。
举例而言，若所述第一设备110通过所述第一至第八位信号引脚P1～P8传输的数据为“11111111”，所述数据传输校验装置100检测到所述第二设备120接收的数据为“10001111”。在接收到的数据中，所述第一引脚组合的第一取模运算结果＝(1+0+0)(mod2)＝1。所述第二引脚组合的第二取模运算结果＝(1+0+0)(mod 2)＝1；所述第三引脚组合的第三取模运算结果＝(1+0+0)(mod 2)＝1；所述第四引脚组合的第四取模运算结果＝(0+0+0)(mod 2)＝0。
由于第一取模运算结果等于所述第五位信号引脚P5的信号值，即所述第一引脚组合中可能均为正常引脚或其中有两个信号引脚为失效引脚。第二取模运算结果等于第六位信号引脚P6的信号值，即所述第二引脚组合中可能均为正常引脚或其中有两个信号引脚为失效引脚。第三取模运算结果等于第七位信号引脚P7的信号值，即所述第三引脚组合中可能均为正常引脚或其中有两个信号引脚为失效引脚。第四取模运算结果部等于第八位信号引脚P8的信号值，即所述第四引脚组合中存在失效引脚。
由于所述第一至第四位信号引脚P1～P4不可能均为正常引脚，如此可确定：所述第一引脚组合、第二引脚组合及所述第三引脚组合中均存在两个信号引脚为失效引脚。
如此一来，将所述第一引脚组合、第二引脚组合及所述第四引脚组合与第三引脚组合进行比较，可以确定第一位信号引脚P1为正常引脚。
经过上述推断方法，即可确定第二位信号引脚P2、第三位信号引脚P3、第四位信号引脚P4均为失效引脚。此时，所述接收控制模块40将修复所述第二位信号引脚P2、第三位信号引脚P3、第四位信号引脚P4为正常引脚，并控制所述第二设备120接收从所述第一设备110传输来的数据。
当所述第一至第四取模运算结果与对应的第五至第八位信号引脚P5～P8的信号值均不相等时，则可确定所述第一至第四位信号引脚P1～P4中存在四个失效引脚。
举例而言，若所述第一设备110通过所述第一至第八位信号引脚P1～P8传输的数据为“11111111”，所述数据传输校验装置100检测到所述第二设备120接收的数据为“00001111”。在接收到的数据中，所述第一引脚组合的第一取模运算结果＝(0+0+0)(mod2)＝0。所述第二引脚组合的第二取模运算结果＝(0+0+0)(mod 2)＝0；所述第三引脚组合的第三取模运算结果＝(0+0+0)(mod 2)＝0；所述第四引脚组合的第四取模运算结果＝(0+0+0)(mod 2)＝0。
由于第一取模运算结果不等于所述第五位信号引脚P5的信号值，即所述第一引脚组合中存在失效引脚。第二取模运算结果不等于第六位信号引脚P6的信号值，即所述第二引脚组合中存在失效引脚。第三取模运算结果不等于第七位信号引脚P7的信号值，即所述第三引脚组合中存在失效引脚。第四取模运算结果不等于第八位信号引脚P8的信号值，即所述第四引脚组合中存在失效引脚。
由于第一至第四引脚组合中均存在失效引脚，将第一至第四引脚组合之间相互比较，可得出第一至第四位信号引脚P1～P4均为失效引脚。
如此一来，经过上述推断方法，即可确定第一至第四位信号引脚P1～P4均为失效引脚。此时，所述接收控制模块40将修复所述第一至第四位信号引脚P1～P4为正常引脚，并可控制所述第二设备120接收从所述第一设备110传输来的数据。
在另一优选实施方式中，所述接收控制模块40还可用于在所述第一至第四取模运算结果中的至少一个与对应的第五至第八位信号引脚的信号值中的一个不相等时，控制所述第二设备120拒绝接收所述数据。
在一实施方式中，所述数据线130优选为CAT5网络线，CAT5网络线具有8根数据线，其中四根数据线用于传输校验信息。
图4为本发明一实施方式中的数据传输校验方法的流程图。本方法可以使用在图3所示的数据传输校验系统13中。
步骤S400，所述获取模块10接收并获取第一至第八位信号引脚P1～P8的信号值。
步骤S402，所述计算模块20将第一至第四位信号引脚P1～P4中的每三个信号引脚分别定义为第一至第四引脚组合。
步骤S404，所述计算模块20对所述第一至第四引脚组合的信号值分别进行求和运算，并分别将求得的和进行取模运算以对应得到第一至第四取模运算结果。
步骤S406，所述判断模块30判断所述第一至第四取模运算结果是否对应等于所述第五至第八位信号引脚P5～P8的信号值。若是，则进入步骤S408，否则进入步骤410。
步骤S408，所述接收控制模块40控制所述第二设备120接收从所述第一设备110传输来的数据。
步骤S410，所述接收控制模块40确定所述第一至第四位信号引脚P1～P4中的失效引脚；
步骤S412：所述接收控制模块40将修复所述第一至第四位信号引脚P1～P4中的失效引脚，并控制所述第二设备120接收从所述第一设备110传输来的数据。
上述数据传输校验装置及方法，通过增加数据校验位及取模校验算法实现对设备之间传输的数据进行校验，提高数据校验成功率。此外，还可以确定数据线中的失效引脚，并及时修复这些失效引脚。
对本领域的技术人员来说，可以根据本发明的发明方案和发明构思结合生产的实际需要做出其他相应的改变或调整，而这些改变和调整都应属于本发明所公开的范围。

Claims (10)

1.一种数据传输校验方法，用于校验由第一设备传输至第二设备的数据，所述第一设备通过一数据线传输所述数据至所述第二设备，所述数据线包括用于传输所述数据的第一至第四位信号引脚，其特征在于，所述数据线还包括用于传输校验信息的第五至第八位信号引脚，所述数据传输校验方法包括以下步骤：
接收并获取第一至第八位信号引脚的信号值，并将所述第一至第四位信号引脚中的每三个信号引脚分别定义为第一至第四引脚组合；
对所述第一至第四引脚组合的各个引脚组合的信号值分别进行求和运算，并分别将求得的和进行取模运算以对应得到第一至第四取模运算结果；
判断所述第一至第四取模运算结果是否对应等于所述第五至第八位信号引脚的信号值；及
若所述第一至第四取模运算结果对应等于所述第五至第八位信号引脚的信号值，控制所述第二设备接收所述数据。
2.如权利要求1所述的数据传输校验方法，其特征在于，数据传输校验方法还包括：
若所述第一至第四取模运算结果中的至少一个与对应的第五至第八位信号引脚的信号值中的一个不相等，控制所述第二设备拒绝接收所述数据。
3.如权利要求1所述的数据传输校验方法，其特征在于，所述数据传输校验方法还包括：
若所述第一至第四取模运算结果中的至少一个与对应的第五至第八位信号引脚的信号值中的一个不相等，则确定所述第一至第四位信号引脚中的失效引脚；及
修复所述第一至第四位信号引脚中的失效引脚，并控制所述第二设备接收所述数据。
4.如权利要求1所述的数据传输校验方法，其特征在于，所述取模运算为取模2运算。
5.如权利要求1所述的数据传输校验方法，其特征在于，所述数据线为CAT5网络线。
6.一种数据传输校验装置，用于校验由第一设备传输至第二设备的数据，所述第一设备通过一数据线传输所述数据至所述第二设备，所述数据线包括用于传输所述数据的第一至第四位信号引脚，其特征在于，所述数据线还包括用于传输校验信息的第五至第八位信号引脚，所述数据传输校验装置包括：
处理器，适于实现各指令；及
存储器，适于存储多条指令，所述指令适于由所述处理器执行：
接收并获取第一至第八位信号引脚的信号值，并将所述第一至第四位信号引脚中的每三个信号引脚分别定义为第一至第四引脚组合；
对所述第一至第四引脚组合的信号值分别进行求和运算，并分别将求得的和进行取模运算以对应得到第一至第四取模运算结果；
判断所述第一至第四取模运算结果是否对应等于所述第五至第八位信号引脚的信号值；及
若所述第一至第四取模运算结果对应等于所述第五至第八位信号引脚的信号值，控制所述第二设备接收所述数据。
7.如权利要求6所述的数据传输校验装置，其特征在于，所述指令还包括：
若所述第一至第四取模运算结果中的至少一个与对应的第五至第八位信号引脚的信号值中的一个不相等，控制所述第二设备拒绝接收所述数据。
8.如权利要求6所述的数据传输校验装置，其特征在于，所述指令还包括：
若所述第一至第四取模运算结果中的至少一个与对应的第五至第八位信号引脚的信号值中的一个不相等，则确定所述第一至第四位信号引脚中的失效引脚；及
修复所述第一至第四位信号引脚中的失效引脚，并控制所述第二设备接收所述数据。
9.如权利要求6所述的数据传输校验装置，其特征在于，所述取模运算为取模2运算。
10.如权利要求6所述的数据传输校验装置，其特征在于，所述数据线为CAT5网络线。
CN201810804320.0A 2018-07-20 2018-07-20 数据传输校验装置及方法 Active CN110740009B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810804320.0A CN110740009B (zh) 2018-07-20 2018-07-20 数据传输校验装置及方法
US16/161,652 US10686559B2 (en) 2018-07-20 2018-10-16 Device for verifying data transmissions and method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810804320.0A CN110740009B (zh) 2018-07-20 2018-07-20 数据传输校验装置及方法

Publications (2)

Publication Number Publication Date
CN110740009A true CN110740009A (zh) 2020-01-31
CN110740009B CN110740009B (zh) 2022-08-12

Family

ID=69162566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810804320.0A Active CN110740009B (zh) 2018-07-20 2018-07-20 数据传输校验装置及方法

Country Status (2)

Country Link
US (1) US10686559B2 (zh)
CN (1) CN110740009B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0449052A2 (en) * 1990-03-29 1991-10-02 National Semiconductor Corporation Parity test method and apparatus for a memory chip
JPH06342381A (ja) * 1993-06-01 1994-12-13 Mitsubishi Electric Corp 多数決回路及び制御ユニット及び多数決用半導体集積回路
US5838363A (en) * 1996-01-09 1998-11-17 Fuji Photo Film Co., Ltd. Image reading device and image receiving device
US20030007410A1 (en) * 2001-07-09 2003-01-09 Fujitsu Limited Semiconductor memory device having error correction function for data reading during refresh operation
CN101366183A (zh) * 2005-09-28 2009-02-11 Ati技术公司 用于差错管理的方法和设备
CN102183727A (zh) * 2011-06-01 2011-09-14 浙江大学 一种具有检错功能的边界扫描测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910895A (en) * 1997-06-13 1999-06-08 Teradyne, Inc. Low cost, easy to use automatic test system software
US7129975B2 (en) * 2001-02-07 2006-10-31 Dialog Imaging System Gmbh Addressable imager with real time defect detection and substitution
US8359521B2 (en) * 2008-01-22 2013-01-22 International Business Machines Corporation Providing a memory device having a shared error feedback pin
US8972819B2 (en) * 2011-11-22 2015-03-03 Silicon Space Technology Corporation Memory circuit incorporating radiation-hardened memory scrub engine
EP2899556B1 (en) * 2012-09-10 2018-12-19 Renesas Electronics Corporation Semiconductor device and battery voltage monitoring device
US9268637B2 (en) * 2013-03-15 2016-02-23 Silicon Space Technology Corporation Memory circuit incorporating error detection and correction (EDAC), method of operation, and system
KR20170034224A (ko) * 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 반도체 메모리 및 이를 이용한 반도체 시스템
US9940033B1 (en) * 2015-12-30 2018-04-10 EMC IP Holding Company LLC Method, system and computer readable medium for controlling performance of storage pools

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0449052A2 (en) * 1990-03-29 1991-10-02 National Semiconductor Corporation Parity test method and apparatus for a memory chip
JPH06342381A (ja) * 1993-06-01 1994-12-13 Mitsubishi Electric Corp 多数決回路及び制御ユニット及び多数決用半導体集積回路
US5577199A (en) * 1993-06-01 1996-11-19 Mitsubishi Denki Kabushiki Kaisha Majority circuit, a controller and a majority LSI
US5838363A (en) * 1996-01-09 1998-11-17 Fuji Photo Film Co., Ltd. Image reading device and image receiving device
US20030007410A1 (en) * 2001-07-09 2003-01-09 Fujitsu Limited Semiconductor memory device having error correction function for data reading during refresh operation
CN101366183A (zh) * 2005-09-28 2009-02-11 Ati技术公司 用于差错管理的方法和设备
CN102183727A (zh) * 2011-06-01 2011-09-14 浙江大学 一种具有检错功能的边界扫描测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄海波等: "循环冗余校验编译码的并行处理研究及其FPGA实现", 《湖北汽车工业学院学报》 *

Also Published As

Publication number Publication date
CN110740009B (zh) 2022-08-12
US20200028620A1 (en) 2020-01-23
US10686559B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
US8145840B2 (en) Method and system for storing excess data in a redundant array of independent disk level 6
US20090313526A1 (en) Apparatus and method for merging data blocks with error correction code protection
CN107943609A (zh) 存储器模块、存储器控制器和系统及其相应操作方法
CN107483157A (zh) 一种基于fpga的crc校验方法和系统
CN110458184B (zh) 光学字符识别辅助方法、装置、计算机设备及存储介质
CN107528829A (zh) Bmc芯片、服务器端及其远程监控管理方法
US10063370B2 (en) Method and device for checking an identifier
CN112396420A (zh) 自动处理重复支付的系统及方法
CN109074294A (zh) 通信装置和通信系统
US7853824B2 (en) Dual computer for system backup and being fault-tolerant
CN108108262A (zh) 具有检查所选择的存储器访问的硬件检查单元的集成电路
CN114237972A (zh) 一种用于总线传输的端到端ecc保护装置及方法
CN110740009B (zh) 数据传输校验装置及方法
US10803163B2 (en) Method of modular verification of a configuration of a device
CN110620636B (zh) 数据传输校验装置及方法
CN107291372A (zh) 电子装置及其数据验证方法
CN106571914A (zh) 一种基于otp器件的密钥管理装置
CN113177014A (zh) 基于检验方式的串口通讯方法和串口芯片
CN111260238B (zh) 一种风险数据过滤储存方法
CN110471818B (zh) 一种对闪存出错物理地址的标记方法和装置以及设备
US9230290B2 (en) Power meter consumption system and method to verify data stored in a register by comparing an address of the register with request for data of the register
JP6166192B2 (ja) データ保存装置
TWI587128B (zh) 用於電腦裝置的錯誤狀態資料自動提供方法
CN117075816A (zh) 一种eeprom数据管理方法、装置、设备及存储介质
JP2016066337A (ja) 情報処理装置、記憶装置及び情報処理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 36, North Street, West District, economic and Technological Development Zone, Binhai New Area, Tianjin

Applicant after: Fulian precision electronics (Tianjin) Co.,Ltd.

Address before: No. 80 Haiyun Street, Jinshi Economic and Technological Development Zone, 300457

Applicant before: HONGFUJIN PRECISION ELECTRONICS (TIANJIN) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant