CN109074294A - 通信装置和通信系统 - Google Patents

通信装置和通信系统 Download PDF

Info

Publication number
CN109074294A
CN109074294A CN201780029045.3A CN201780029045A CN109074294A CN 109074294 A CN109074294 A CN 109074294A CN 201780029045 A CN201780029045 A CN 201780029045A CN 109074294 A CN109074294 A CN 109074294A
Authority
CN
China
Prior art keywords
parity check
check bit
data
calculate
odd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780029045.3A
Other languages
English (en)
Other versions
CN109074294B (zh
Inventor
高桥宏雄
横川峰志
李惺薰
越坂直弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN109074294A publication Critical patent/CN109074294A/zh
Application granted granted Critical
Publication of CN109074294B publication Critical patent/CN109074294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Abstract

主设备包括：发送/接收单元，向设备发送信号/从设备接收信号；以及错误检测单元，通过对由发送/接收单元接收的数据执行奇偶校验检查，来检测错误发生。然后，错误检测单元执行错误检测，假设发送/接收单元接收的数据中包括的2位奇偶校验的一位为偶数奇偶校验，另一位为奇数奇偶校验。本技术可以应用于总线IF，该总线IF根据例如I3C标准进行通信。

Description

通信装置和通信系统
技术领域
本公开涉及一种通信装置、一种通信方法、一种程序和一种通信系统，更具体地，涉及一种能够更可靠地进行通信的通信装置、通信方法、程序和通信系统。
<交叉引用相关申请>
本申请要求于2016年5月18日提交的日本优先权专利申请JP2016-099930的权益，其全部内容通过引用结合于此。
背景技术
例如，作为用于通过安装设备的板中的总线在多个装置之间进行通信的总线接口(IF)，已经广泛使用内部集成电路(I2C)。
此外，最近希望提高I2C的速度，并且改进的内部集成电路(I3C)已经定义为下一代标准。在I3C中，主设备和从设备可以使用两条信号线双向进行通信，并且例如，执行从设备到从设备的数据传输(写传输)和从设备到主设备的数据传输(读传输)。
例如，专利文献1公开了一种数字数据处理系统，其中，主机处理器和子系统控制器通过I2C互连。此外，专利文献2公开了一种用于实现在标准I2C协议上分层设置的通信协议的方法。
引文列表
专利文献
PCT 1：JP 2000-99448A
PCT 2：JP 2002-175269A
发明内容
技术问题
顺便提及，在上述I3C中，定义了例如主设备和从设备通过奇偶校验、循环冗余校验(CRC)等执行错误检测，但是也发送/接收未准备好的错误检测的信号。因此，当在未准备好的错误检测的信号中发生错误时，I3C有时处于主设备和从设备都不驱动数据信号线的状态。因此，担心可能难以例如检测接收到的数据是否正确并且执行正常通信。
鉴于这种情况，构成本公开，并且用于更可靠地进行通信。
问题的解决方案
本公开的第一方面的通信装置包括：发送/接收单元，向另一通信设备发送收信号/从另一通信设备接收信号；以及错误检测单元，通过对由发送/接收单元接收的数据执行奇偶校验检查来检测错误发生，其中，错误检测单元执行错误检测，假设数据中包括的2位奇偶校验的一位为偶数奇偶校验，另一位为奇数奇偶校验。
本公开的第一方面的通信方法或程序包括：向另一通信设备发送信号/从另一通信设备接收信号，通过对由接收的数据执行奇偶校验检查来检测错误发生，并且执行错误检测，假设数据中包括的2位奇偶校验的一位为偶数奇偶校验，另一位为奇数奇偶校验。
在本公开的第一方面，通过向另一通信设备发送信号/从另一通信设备接收信号，并对接收的数据执行奇偶校验检查，来检测错误发生。然后，执行错误检测，假设数据中包括的2位奇偶校验的一位为偶数奇偶校验，另一位为奇数奇偶校验。
本公开的第二方面的通信系统包括：第一通信设备，其在总线中具有控制主动权；以及第二通信设备，根据第一通信设备的控制进行通信，其中，第一通信设备和第二通信设备均包括：发送/接收单元，发送/接收信号；以及错误检测单元，通过对由发送/接收单元接收的数据执行奇偶校验检查，来检测错误发生，并且错误检测单元执行错误检测，假设在数据中包括的2位奇偶校验的一位为偶数奇偶校验，并且假设另一位为奇数奇偶校验。
在本公开的第二方面，通过发送/接收信号并对接收的数据执行奇偶校验检查，来检测错误发生。然后，执行错误检测，假设数据中包括的2位奇偶校验的一位为偶数奇偶校验，另一位为奇数奇偶校验。
发明的有益效果
根据本公开的第一和第二方面，可以更可靠地进行通信。
附图说明
图1是示出应用本技术的总线IF的实施例的配置示例的框图。
图2是解释前导码中发生的错误的示图；
图3A是解释通过奇偶校验的错误检测的示图；
图3B是解释通过奇偶校验的错误检测的示图；
图3C是解释通过奇偶校验的错误检测的示图；
图4A是解释通过奇偶校验的错误检测的示图；
图4B是解释通过奇偶校验的错误检测的示图；
图5是示出奇偶校验错误检测器的第一配置示例的示图；
图6是解释在主设备的DDR模式下的通信处理的流程图；
图7A是解释通过奇偶校验的错误检测的示图；
图7B是解释通过奇偶校验的错误检测的示图；
图8是示出奇偶校验错误检测器的第二配置示例的示图；
图9是示出应用本技术的计算机的实施例的配置示例的框图。
具体实施方式
在下文中，参照附图，详细描述应用本技术的具体实施例。
<总线IF的配置示例>
图1是示出应用本技术的总线IF的实施例的配置示例的框图。
图1所示的总线IF 11通过数据信号线14-1和时钟信号线14-2将主设备12与三个从设备13-1至13-3连接而配置成。
主设备12在总线IF 11中具有控制主动权，并且可以通过数据信号线14-1和时钟信号线14-2与从设备13-1至13-3通信。
根据主设备12的控制，从设备13-1至13-3可以通过数据信号线14-1和时钟信号线14-2与主设备12通信。注意，从设备13-1至13-3彼此类似地配置，并且在下文中，除非需要区分，否则简单地称为从设备13，并且类似地应用于在从设备13中包括的每个方块。
数据信号线14-1和时钟信号线14-2用于在主设备12和从设备13之间发送信号。例如，在总线IF 11中，通过数据信号线14-1逐位依次发送串行数据(SDA)，并且通过时钟信号线14-2发送具有预定频率的串行时钟(SCL)。
此外，在总线IF 11中，根据I3C标准定义了具有不同通信速度的多个传输系统，并且主设备12可以切换这些传输系统。例如，在总线IF 11中，根据数据的传输速率来定义以下模式：以正常传输速率来执行数据通信的标准数据速率(SDR)模式，以及以比SDR模式高的传输速率来执行数据通信的高数据速率(HDR)模式。此外，在HDR模式中，在该标准中定义了双倍数据速率(DDR)模式、三进制符号纯总线(Ternary Symbol Pure-Bus，TSP)模式和三进制符号遗留包含总线(Ternary Symbol Legacy-inclusive-Bus，TSL)模式这三种模式。注意，在总线IF 11中，当通信开始时，定义在SDR模式下进行通信。
主设备12包括发送/接收单元21、错误检测单元22、确认信号检测单元23和冲突避免单元24。
发送/接收单元21通过数据信号线14-1和时钟信号线14-2向从设备13发送信号/自从设备13接收信号。例如，发送/接收单元21根据驱动时钟信号线14-2而发送的串行时钟的定时通过驱动数据信号线14-1(将电势切换到H电平或L电平)，来向从设备13发送信号。此外，发送/接收单元21通过从设备13根据时钟信号线14-2的串行时钟的定时驱动数据信号线14-1，来接收从设备13发送的信号。注意，主设备12始终驱动时钟信号线14-2。此外，发送/接收单元21将稍后描述的奇偶校验附加到要发送到从设备13的数据，并进行发送。
错误检测单元22检测由发送/接收单元21接收的信号中发生的错误。例如，错误检测单元22可以通过对发送/接收单元21接收的信号执行奇偶校验检查或循环冗余校验(CRC)，或者检查当发送权限从从设备13变为主设备12时发出的令牌(token)来检测错误。然后，当检测到由发送/接收单元21接收的信号中发生错误时，错误检测单元22可以指示例如发送/接收单元21与从设备13重新开始通信。
确认信号检测单元23通过检测自已经接收了从发送/接收单元21发送的信号的从设备13发送的确认信号(ACK)或否认信号(NACK)，来确认从设备13是否成功接收了命令、数据等。例如，在总线IF 11中，定义了当从设备13成功接收到命令、数据等而没有信号错误时，从设备13向主设备12发送ACK。此外，在总线IF 11中，定义了当信号中发生错误并且从设备13未能接收命令、数据等时，从设备13向主设备12发送NACK。
因此，当检测到从设备13发送的ACK时，确认信号检测单元23可以确认从设备13已经成功地接收到主设备12发送的命令、数据等。另一方面，当检测到从设备13发送的NACK时，确认信号检测单元23可以确认从设备13没有接收到主设备12发送的命令、数据等。
例如，当确认信号检测单元23检测到NACK时，冲突避免单元24指示发送/接收单元21发送中止信号，用于指示在忽略了NACK之后的预定数量的位之后，在中途中断通信。由此，冲突避免单元24可以避免由于例如由从设备13发送的读取数据和由主设备12发送的HDR结束命令而发生的冲突。注意，为了可靠地执行主设备中止，主设备12始终在读取数据之后驱动要发送/接收的前导码的第二位。
此外，当发送/接收单元21接收到用于指示发送CRC字的前导码，并且错误检测单元22在前导码之后接收的信号中检测到令牌错误或CRC错误时，冲突避免单元24指示发送/接收单元21发送中止信号，用于指示根据与CRC字和前导码之后的读取数据之间的差异对应的位数，在发送时钟之后在中途中断通信。由此，冲突避免单元24可以避免由于例如由从设备13发送的读取数据和由主设备12发送的HDR结束命令而发生的冲突。
从设备13包括发送/接收单元31和错误检测单元32。
发送/接收单元31通过数据信号线14-1和时钟信号线14-2向主设备12发送信号/从主设备12接收信号。例如，发送/接收单元31根据时钟信号线14-2的串行时钟的定时通过主设备12驱动数据信号线14-1，来接收从主设备12发送的信号。此外，发送/接收单元31通过根据时钟信号线14-2的串行时钟的时定时驱动数据信号线14-1，来向主设备12发送信号。此外，发送/接收单元31将稍后描述的奇偶校验附加到要发送到主设备12的数据，并进行发送。
与主设备12的错误检测单元22类似，错误检测单元32检测由发送/接收单元31接收的信号中发生的错误。然后，当在由发送/接收单元31接收的信号中没有发生错误时，错误检测单元32将ACK从发送/接收单元31发送到主设备12，该ACK通知已经成功接收由该信号发送的命令、数据等。另一方面，当由发送/接收单元31接收的信号中发生错误时，错误检测单元32将NACK从发送/接收单元31发送到主设备12，该NACK通知未能接收到由信号发送的命令、数据等。
此外，当例如由发送/接收单元31接收的信号中发生错误并且难以进行正常通信时，错误检测单元32忽略此后的所有通信，停止对主设备12的响应，并且使从设备13处于待机状态。
总线IF 11被配置为如上所述，并且主设备12和从设备13可以通过数据信号线14-1和时钟信号线14-2发送/接收信号。
顺便提及，在总线IF 11中，定义了在DDR模式下使用称为前导码的两位信号来指定接下来要发送的数据的类型。然而，由于没有准备通过奇偶校验或CRC对前导码进行错误检测，所以当前导码中发生错误时，难以检测到错误。
例如，当主设备12向从设备13发送读取命令时，在读取命令之后发送的前导码的第一位由主设备12驱动，第二位由从设备13驱动。例如，主设备12通过第一位指定在读取命令之后要发送数据，并且从设备13可以通过第二位发送是否成功接收读取命令。例如，从设备13通过将读取命令之后的前导码的第二位驱动到0来发送指示读取命令接收成功的ACK，并且通过将第二位驱动到1来发送指示读取命令接收失败的NACK。
然而，当在前导码的第二位发生1位值反转的1位错误时，主设备12难以检测到错误发生。因此，当从设备13发送指示读取命令接收失败并且在NACK中发生1位错误的NACK时，主设备12错误地识别出已经自从设备13发送了ACK。在这种情况下，尽管主设备12变为等待从设备13发送读取数据的待机状态，但是从设备13未能接收读取命令，并且不发送读取数据。
因此，如图2所示，当在读取命令之后的前导码的第二位发生1位错误时，主设备12和从设备13都变为不驱动数据信号线14-1的状态。
在此处，如上所述，主设备12的错误检测单元22可以通过使用从设备13发送的读取数据中包括的奇偶校验位，来检测读取数据中发生的错误。例如，如图3A所示，错误检测单元22可以基于根据数据的奇数位计算的奇偶校验位P1和根据数据的偶数位计算的奇偶校验位P0来检测数据中是否发生错误。例如，通常，当数据的奇数位的逻辑或(logicaldisjunction)为偶数时，奇偶校验位P1被设置为取0，而当数据的偶数位的逻辑或为偶数时，奇偶校验位P0被设置为取0。
因此，如图3B所示，当读取数据的所有位都是0时，奇偶校验位P1和P0都是0。因此，当主设备12和从设备13都不驱动数据信号线14-1，而数据信号线14-1没有保持在H电平时(即，当数据信号线14-1处于L电平时)，读取数据的所有位都将为0。因此，难以将这种情况与发送实际上所有位都是0的数据的情况区分开。
类似地，如图3C所示，当读取数据的所有位都是1时，奇偶校验位P1和P0都是1。因此，当主设备12和从设备13都不驱动数据信号线14-1，而数据信号线14-1保持在H电平时，读取数据的所有位都是1。因此，难以将这种情况与发送实际上所有位都是1的数据的情况区分开。
因此，主设备12的错误检测单元22被设置为使得当数据的奇数位的逻辑或为偶数时，奇偶校验位P1是偶数奇偶校验，该奇偶校验位P1取0，而当数据的偶数位的逻辑或为奇数时，奇偶校验位P0是奇数奇偶校验，该奇偶校验位P0取0。注意，尽管下面描述了主设备12的错误检测单元22的配置，但是从设备13的错误检测单元32类似地配置。然后，在由发送/接收单元21和发送/接收单元31附接下面要描述的奇偶校验之后，发送数据。
因此，例如，当读取数据的所有位都是0时，如图4A所示，奇偶校验位P1是0，奇偶校验位P0是1。类似地，例如，当读取数据的所有位都是1时，如图4B所示，奇偶校验位P1是0，奇偶校验位P0是1。因此，当主设备12和从设备13都不驱动数据信号线14-1时，错误检测单元22可以检测到接收的数据不正确，并且由于奇偶校验位不匹配，所以发生了错误。
<奇偶校验错误检测器的第一配置示例>
主设备12的错误检测单元22包括图5所示的奇偶校验错误检测器41。
如图5所示，奇偶校验错误检测器41包括输入端42、异或门(XOR gate)43和异或门44、1位附加单元45以及输出端46和输出端47。
通过数据信号线14-1提供的串行数据输入到奇偶校验错误检测器41的输入端42。然后，输入端42连接到异或门43和异或门44，使得串行数据的奇数位提供给异或门43，并且串行数据的偶数位提供给异或门44。
然后，在奇偶校验错误检测器41中，值为1的1位从1位附加单元45加入到异或门44。因此，奇偶校验错误检测器41被配置为使得当数据的奇数位的逻辑或为偶数时，从输出端46输出的奇偶校验位P1取0，并且当数据的奇数位的逻辑或为奇数时，从输出端47输出的奇偶校验位P0取0。
例如，当主设备12和从设备13都不驱动数据信号线14-1，而数据信号线14-1没有保持在H电平时(即，当数据信号线14-1处于L电平时)，以这种方式配置的奇偶校验错误检测器41可以检测到不正确地接收数据。换言之，尽管在这种情况下，所有接收的信号都是0，但是由于奇偶校验位P1是0，奇偶校验位P0是1，因此可以从奇偶校验位不匹配的事实中检测到错误(参见图4A)。
类似地，例如，当主设备12和从设备13都不驱动数据信号线14-1，而数据信号线14-1保持在H电平时，奇偶校验错误检测器41可以检测到不正确地接收数据。换言之，尽管在这种情况下，所有接收的信号都是0，但是由于奇偶校验位P1是0，奇偶校验位P0是1，因此可以从奇偶校验位不匹配的事实中检测到错误(参见图4B)。
此外，通过假设奇偶校验位P1为偶数奇偶校验位，奇偶校验位P0为奇数奇偶校验位，考虑到例如主设备12继续将数据信号线14-1保持在H电平的情况，奇偶校验错误检测器41可以在初期检测到错误。换言之，当主设备12继续将数据信号线14-1保持在H电平时，数据的所有位都是1，并且可以从奇偶校验位P1是0的事实中在初期检测到错误。
<正常执行奇偶校验检查的通信方法>
图6是解释通信处理的流程图，其中，主设备12在作为一种HDR模式的DDR模式下读取来自从设备13的数据(DDR读取)。
在步骤S11中，主设备12执行将通信从SDR模式切换到HDR模式的处理。具体地，在主设备12中，发送/接收单元21驱动数据信号线14-1和时钟信号线14-2，并且发送广播命令(0x7E+R/W＝0)，用于通知在SDR模式中将命令发送到总线IF 11中包括的所有从设备13。此后，在主设备12中，当接收到从设备13发送的ACK，以确认广播命令接收成功时，发送/接收单元21发送用于进入HDR模式的公共命令代码(ENTHDR CCC(0x20))。
在步骤S12中，主设备12的发送/接收单元21驱动数据信号线14-1和时钟信号线14-2，并发送读取命令。
在步骤S13中，发送/接收单元21在发送读取命令之后检测前导码的第二位的值，并且确定从设备13发送了ACK还是NACK。换言之，当检测到发送读取命令之后的前导码的第二位是0时，发送/接收单元21确定从设备13已经发送了ACK。另一方面，当检测到发送读取命令之后的前导码的第二位是1时，发送/接收单元21确定从设备13已经发送了NACK。
当发送/接收单元21在步骤S13中确定从设备13已经发送了ACK时，处理进行到步骤S14。
在步骤S14中，发送/接收单元21接收从从设备13发送的读取数据。
在步骤S15中，错误检测单元22对在步骤S14中由发送/接收单元21接收的数据执行奇偶校验检查，并且确定数据中是否发生错误。此时，如上面参考图4A和4B所述，当数据的奇数位的逻辑或为偶数时，奇偶校验位P1取0，当数据的偶数位的逻辑或为奇数时，奇偶校验位P1取0。
当错误检测单元22在步骤S15中确定数据中没有发生错误，即，数据正常时，处理进行到步骤S16，并且发送/接收单元21接收数据之后的前导码。
在步骤S17中，发送/接收单元21确定在步骤S16中接收的前导码指定接下来要发送数据还是CRC字。
当发送/接收单元21在步骤S17中确定接下来要发送数据时，处理进行到步骤S18。然后，在发送/接收单元21接收到读取数据之后，处理返回到步骤S15，此后，重复类似的处理。
另一方面，当发送/接收单元21在步骤S17中确定接下来要发送CRC字时，处理进行到步骤S19，并且发送/接收单元21接收CRC字。
在步骤S19的处理之后，处理进行到步骤S22。或者，当在步骤S15中确定奇偶校验检查的结果为错误时，处理进行到步骤S20。然后，在发送用于指示从设备13暂停处理的中止信号之后，处理进行到步骤S22。此外，当在步骤S13中确定已经发送了NACK时，处理进行到步骤S21。然后，在经过预定数量位的冲突防止时钟时段之后，发送/接收单元21发送用于指示从设备13暂停处理的中止信号，并且处理进行到步骤S22。
在步骤S22中，发送/接收单元21发送HDR结束命令，从而终止主设备12在DDR模式(DDR读取)中读取来自从设备13的数据的通信处理。
如上所述，在总线IF 11中，例如，当主设备12确定接收到ACK时，尽管ACK是NACK的1位错误并且没有驱动数据信号线14-1，但是通过由错误检测单元22执行奇偶校验检查，可以检测到接收的数据不正确。由此，主设备12准确地确定接收的数据是否正确或者准确地确定是否没有驱动数据信号线14-1，并且可以可靠地进行通信。
<奇偶校验错误检测器的第二配置示例>
参照图7A、7B和8，描述奇偶校验错误检测器41的第二配置示例。
上面参考图4A、4B和5描述的奇偶校验错误检测器41被配置成使得当数据的奇数位的逻辑或为偶数时，奇偶校验位P1取0，而当数据的偶数位的逻辑或为奇数时，奇偶校验位P0取0。
与图5中的奇偶校验错误检测器41相反，如图7A、7B和8所示，奇偶校验错误检测器41A被配置成使得当数据的奇数位的逻辑或为偶数时，奇偶校验位P1取1，而当数据的偶数位的逻辑或为奇数时，奇偶校验位P0取1。
例如，当主设备12和从设备13都不驱动数据信号线14-1，而数据信号线14-1没有保持在H电平时(即，当数据信号线14-1处于L电平时)，以这种方式配置的奇偶校验错误检测器41A可以检测到没有正确地接收数据。换言之，如图7A所示，尽管在这种情况下，读取数据的所有位都是0，但是由于奇偶校验位P1是1，奇偶校验位P0是0，因此可以从奇偶校验位不匹配的事实中检测到错误。
类似地，例如，当主设备12和从设备13都不驱动数据信号线14-1，而数据信号线14-1没有保持在H电平时，奇偶校验错误检测器41A可以检测到没有正确地接收数据。换言之，如图7B所示，尽管在这种情况下，读取数据的所有位都是1，但是由于奇偶校验位P1是1，奇偶校验位P0是0，因此可以从奇偶校验位不匹配的事实中检测到错误。
注意，本技术不限于符合I3C标准的总线IF 11，并且可以应用于符合其他标准的总线IF 11。此外，尽管在图1所示的配置示例中，总线IF 11与从设备13-1至13-3连接，但是从设备13的数量可以是例如一个、两个或三个。
注意，上面参考流程图描述的每个处理不必按照时间序列中描述为流程图的顺序执行，并且包括并行或独立执行的处理(例如，并行处理或处理对象)。此外，程序可以由一个CPU或多个CPU执行。
此外，在本说明书中，系统表示包括多个设备的整个设备。
此外，上述一系列处理可以通过硬件或软件来执行。当通过软件执行一系列处理时，构成软件的程序从记录该程序的程序记录介质中安装在嵌入专用硬件的计算机或能够通过安装各种程序来执行各种功能的通用个人计算机中。
<硬件配置示例>
图9是示出通过程序执行上述一系列处理的计算机的硬件配置示例的框图。
在计算机中，中央处理单元(CPU)101、只读存储器(ROM)102、随机存取存储器(RAM)103和电子可擦除可编程只读存储器(EEPROM)104通过总线105彼此连接。总线105还与输入/输出接口106连接，并且输入/输出接口106在外部连接(例如，连接到图1的数据信号线14-1和时钟信号线14-2)。
在以上述方式配置的计算机中，CPU 101通过总线105将存储在例如ROM 102或EEPROM 104中的程序加载并执行到RAM 103中，从而执行上述一系列处理。此外，要由计算机(CPU 101)执行的程序不仅可以预先写入ROM 102中，还可以通过输入/输出接口106安装在EEPROM 104中或者在外部更新。
注意，本技术可以具有以下配置。
(1)一种通信设备，包括：
发送/接收单元，向另一通信设备发送信号/从另一通信设备接收信号；以及
错误检测单元，通过对由发送/接收单元接收的数据执行奇偶校验检查来检测错误发生，
其中，错误检测单元执行错误检测，假设数据中包括的2位奇偶校验的一位为偶数奇偶校验，另一位为奇数奇偶校验。
(2)根据(1)所述的通信设备，其中，错误检测单元将根据由发送/接收单元接收的数据的奇数位计算的奇偶校验假设为偶数奇偶校验，并且将根据偶数位计算的奇偶校验假设为奇数奇偶校验。
(3)根据(1)所述的通信设备，其中，错误检测单元将根据由发送/接收单元接收的数据的奇数位计算的奇偶校验假设为奇数奇偶校验，并且将根据偶数位计算的奇偶校验假设为偶数奇偶校验。
(4)根据(1)至(3)中任一项所述的通信设备，其中，发送/接收单元将要附加到要发送到另一通信设备的数据中的2位奇偶校验的一位假设为偶数奇偶校验，并且将另一位假设为奇数奇偶校验。
(5)根据(1)至(4)中任一项所述的通信设备，
其中，通信设备在总线中具有控制主动权，并且
另一通信设备根据通信设备的控制进行通信。
(6)根据(1)至(5)中任一项所述的通信设备，其中，通信设备根据在总线中具有控制主动权的另一通信设备的控制来进行通信。
(7)根据(1)至(6)中任一项所述的通信设备，还包括：
错误检测单元，通过由发送/接收单元接收指定接下来要发送的数据类型的前导码，并将在前导码之后接收的信号的位序列与在由前导码指定的发送类型中要发送的位序列进行比较，来检测错误发生；以及
冲突避免单元，当错误检测单元检测到错误发生时，冲突避免单元指示发送/接收单元发送中止信号，用于指示在前导码之后发送根据预定位数的时钟之后，在中途中断通信。
(8)根据(1)至(7)中任一项所述的通信设备，还包括：
确认信号检测单元，检测要从已经接收到从发送/接收单元发送的信号的另一通信设备发送的确认信号或否认信号；以及
冲突避免单元，当确认信号检测单元检测到否认信号时，冲突避免单元指示发送/接收单元发送中止信号，用于指示在忽略否认信号之后的预定位数之后，在中途中断通信。
(9)根据(1)至(8)中任一项所述的通信设备，其中，发送/接收单元接收从另一通信设备读取的读取数据，并且始终在读取数据之后驱动要发送/接收的前导码的第二位。
(10)根据(1)至(9)中任一项所述的通信设备，其中，发送/接收单元能够在以正常传输速率执行数据通信的标准数据速率(SDR)模式下并且在以比SDR模式更高的传输速率执行数据通信的高数据速率(HDR)模式下，发送/接收信号。
(11)根据(1)至(10)中任一项所述的通信设备，其中，发送/接收单元通过依次逐位发送串行数据的数据信号线和发送具有预定频率的串行时钟的时钟信号线这两条信号线来进行通信。
(12)根据(1)至(11)中任一项所述的通信设备，其中，发送/接收单元根据改进的内部集成电路(I3C)标准进行通信。
(13)一种通信方法，包括：
向另一通信设备发送信号/从另一通信设备接收信号；
通过对接收的数据执行奇偶校验检查来检测错误发生；并且
执行错误检测，假设在数据中包括的2位奇偶校验的一位为偶数奇偶校验，并且假设另一位为奇数奇偶校验。
(14)一种使计算机进行通信处理的程序，包括：
向另一通信设备发送信号/从另一通信设备接收信号；
通过对接收的数据执行奇偶校验检查来检测错误发生；并且
执行错误检测，假设在数据中包括的2位奇偶校验的一位为偶数奇偶校验，并且假设另一位为奇数奇偶校验。
(15)一种通信系统，包括：
第一通信装置，在总线中具有控制主动权；以及
第二通信设备，根据第一通信设备的控制进行通信，
其中，第一通信设备和第二通信设备均包括
发送/接收单元，发送/接收信号，以及
错误检测单元，通过对由发送/接收单元接收的数据执行奇偶校验检查，来检测错误发生，并且
错误检测单元执行错误检测，假设在数据中包括的2位奇偶校验的一位为偶数奇偶校验，并且假设另一位为奇数奇偶校验。
注意，本实施例不限于上述实施例，并且可以在不脱离本公开的范围的情况下进行各种修改。
附图标记列表
11 总线IF
12 主设备
13 从设备
14-1 数据信号线
14-2 时钟信号线
21 发送/接收单元
22 错误检测单元
23 确认信号检测单元
24 冲突避免单元
31 发送/接收单元
32 错误检测单元
41 奇偶校验错误检测器
42 输入端
43、44 异或门
45 1位附加单元
46、47 输出端。

Claims (20)

1.一种通信装置，包括：
发送和接收电路，被配置为经由数据信号线和时钟信号线与外部通信装置通信，所述通信包括经由所述数据信号线发送和接收数据，所述数据包括预期奇偶校验和有效载荷，所述预期奇偶校验包括第一预期奇偶校验和第二预期奇偶校验；以及
控制电路，被配置为通过计算第一计算的奇偶校验位和第二计算的奇偶校验位、并且比较所述第一预期奇偶校验位和所述第一计算的奇偶校验位以及比较所述第二预期奇偶校验位和所述第二计算的奇偶校验位，来对接收的所述数据执行奇偶校验检查，
其中，使用所有奇数有效载荷位和所有偶数有效载荷位中的一者的异或函数、基于所述数据来计算所述第一计算的奇偶校验位和所述第二计算的奇偶校验位中的一者，并且使用所有奇数有效载荷位和所有偶数有效载荷位中的另一者的异或函数加1，来计算所述第一计算的奇偶校验位和所述第二计算的奇偶校验位中的另一者。
2.根据权利要求1所述的通信装置，其中，所述控制电路被配置为使用所有奇数有效载荷位的异或函数来计算所述第一计算的奇偶校验位，并且使用所有偶数有效载荷位的异或函数加1来计算所述第二计算的奇偶校验位。
3.根据权利要求1所述的通信装置，其中，所述控制电路被配置为使用所有奇数有效载荷位的异或函数加1来计算所述第一计算的奇偶校验位，并且使用所有偶数有效载荷位的异或函数来计算所述第二计算的奇偶校验位。
4.根据权利要求1所述的通信装置，其中，所述控制电路被配置为当所述第一预期奇偶校验位与所述第一计算的奇偶校验位不匹配和/或所述第二预期奇偶校验与所述第二计算的奇偶校验位不匹配时，确定已发生错误。
5.根据权利要求4所述的通信装置，其中，在所述控制电路确定已经发生错误的情况下，所述控制电路使所述发送和接收电路与所述外部通信装置重新开始通信。
6.根据权利要求4所述的通信装置，其中，在所述控制电路确定已经发生错误的情况下，所述控制电路使所述发送和接收电路不向所述外部通信装置发送确认信号。
7.根据权利要求1所述的通信装置，其中，在所述控制电路确定已经发生错误的情况下，所述发送和接收电路忽略不发送确认信号之后的预定数量的位。
8.根据权利要求1所述的通信装置，其中，所述发送和接收电路被配置为在SDR模式和HDR模式下通信，在所述SDR模式下以第一传输速率执行数据通信，在所述HDR模式下以高于所述第一传输速率的第二传输速率执行数据通信。
9.根据权利要求8所述的通信装置，其中，所述控制电路被配置为在所述HDR模式下对接收的所述数据执行所述奇偶校验检查。
10.一种通信装置，包括：
发送和接收电路，被配置为经由数据信号线和时钟信号线与外部通信装置通信，所述通信包括经由所述数据信号线发送和接收数据，所述数据包括奇偶校验和有效载荷，所述奇偶校验包括第一奇偶校验位和第二奇偶校验位；以及
控制电路，被配置为通过计算所述第一奇偶校验位和所述第二奇偶校验位，来计算用于要由所述发送和接收电路发送的所述数据的奇偶校验，并将所述奇偶校验附加到所述有效载荷，
其中，使用所有奇数有效载荷位和所有偶数有效载荷位中的一者的异或函数、基于所述数据来计算所述第一奇偶校验位和所述第二奇偶校验位中的一者，并且使用所有奇数有效载荷位和所有偶数有效载荷位中的另一者的异或函数加1，来计算所述第一奇偶校验位和所述第二奇偶校验位中的另一者。
11.根据权利要求10所述的通信装置，其中，所述控制电路被配置为使用所有奇数有效载荷位的异或函数来计算所述第一奇偶校验位，并且使用所有偶数有效载荷位的异或函数加1来计算所述第二奇偶校验位。
12.根据权利要求10所述的通信装置，其中，所述控制电路被配置为使用所有奇数有效载荷位的异或函数加1来计算所述第一奇偶校验位，并且使用所有偶数有效载荷位的异或函数来计算所述第二奇偶校验位。
13.根据权利要求10所述的通信装置，其中，所述控制电路被配置为确定是否已经发生错误，并且在所述控制电路确定已经发生错误的情况下，所述控制电路使所述发送和接收电路与所述外部通信装置重新开始通信。
14.根据权利要求10所述的通信装置，其中，所述控制电路被配置为通过检测到不存在来自所述外部通信装置的确认信号来确定已经发生错误。
15.根据权利要求10所述的通信装置，其中，所述发送和接收电路被配置为在SDR模式和HDR模式下通信，在所述SDR模式下以第一传输速率执行数据通信，在所述HDR模式下以高于所述第一传输速率的第二传输速率执行数据通信。
16.根据权利要求15所述的通信装置，其中，所述控制电路被配置为在所述HDR模式下计算所述奇偶校验。
17.一种通信系统，包括：
第一通信装置，包括：
第一发送和接收电路，被配置为经由数据信号线和时钟信号线进行通信，所述通信包括经由所述数据信号线发送和接收数据，所述数据包括预期奇偶校验和有效载荷，所述预期奇偶校验包括第一预期奇偶校验位和第二预期奇偶校验位，以及
第一控制电路，被配置为计算用于要由第一发送和接收电路发送的所述数据的预期奇偶校验，并且将所述预期奇偶校验附加到所述有效载荷；以及
第二通信装置，包括：
第二发送和接收电路，被配置为经由所述数据信号线和所述时钟信号线与所述第一通信装置通信，所述通信包括经由所述数据信号线发送和接收所述数据，
第二控制电路，被配置为通过计算第一计算的奇偶校验位和第二计算的奇偶校验位、并且比较所述第一预期奇偶校验位和所述第一计算的奇偶校验位以及比较所述第二预期奇偶校验位和所述第二计算的奇偶校验位，来对由所述第二发送和接收电路接收的所述数据执行奇偶校验，
其中，使用所有奇数有效载荷位和所有偶数有效载荷位中的一者的异或函数、基于所述数据来计算所述第一预期奇偶校验位和所述第二预期奇偶校验位中的一者，并且使用所有奇数有效载荷位和所有偶数有效载荷位中的另一者的异或函数加1，来计算所述第一预期奇偶校验位和所述第二预期奇偶校验位中的另一者，并且
其中，使用所有奇数有效载荷位和所有偶数有效载荷位中的一者的异或函数、基于所述数据来计算所述第一计算的奇偶校验位和所述第二计算的奇偶校验位中的一者，并且使用所有奇数有效载荷位和所有偶数有效载荷位中的另一者的异或函数加1，来计算所述第一计算的奇偶校验位和所述第二计算的奇偶校验位中的另一者。
18.根据权利要求17所述的通信系统，其中，所述第二控制电路被配置为使用所有奇数有效载荷位的异或函数来计算所述第一计算的奇偶校验位，并且使用所有偶数有效载荷位的异或函数加1来计算所述第二计算的奇偶校验位。
19.根据权利要求17所述的通信系统，其中，所述第二控制电路被配置为使用所有奇数有效载荷位的异或函数加1来计算所述第一计算的奇偶校验位，并且使用所有偶数有效载荷位的异或函数来计算所述第二计算的奇偶校验位。
20.根据权利要求17所述的通信系统，其中：
所述第二控制电路被配置为当所述第一预期奇偶校验位与所述第一计算的奇偶校验位不匹配和/或所述第二预期奇偶校验位与所述第二计算的奇偶校验位不匹配时，确定已经发生错误，并且
在所述第二控制电路确定已经发生错误的情况下，所述控制电路使所述第一通信装置与所述第二通信装置重新开始通信。
CN201780029045.3A 2016-05-18 2017-05-02 通信装置和通信系统 Active CN109074294B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016099930A JP6971538B2 (ja) 2016-05-18 2016-05-18 通信装置、通信方法、プログラム、および、通信システム
JP2016-099930 2016-05-18
PCT/JP2017/017224 WO2017199763A1 (en) 2016-05-18 2017-05-02 Communication device and communication system

Publications (2)

Publication Number Publication Date
CN109074294A true CN109074294A (zh) 2018-12-21
CN109074294B CN109074294B (zh) 2023-03-10

Family

ID=59034818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780029045.3A Active CN109074294B (zh) 2016-05-18 2017-05-02 通信装置和通信系统

Country Status (7)

Country Link
US (1) US10721022B2 (zh)
EP (1) EP3458962B1 (zh)
JP (1) JP6971538B2 (zh)
CN (1) CN109074294B (zh)
SG (1) SG11201808956YA (zh)
TW (1) TWI771299B (zh)
WO (1) WO2017199763A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116243148A (zh) * 2023-02-22 2023-06-09 成都电科星拓科技有限公司 一种针对芯片i3c协议的调试和验证架构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6828271B2 (ja) * 2016-05-18 2021-02-10 ソニー株式会社 通信装置、通信方法、プログラム、および、通信システム
JP6786871B2 (ja) * 2016-05-18 2020-11-18 ソニー株式会社 通信装置、通信方法、プログラム、および、通信システム
CN109144913A (zh) * 2018-09-29 2019-01-04 联想(北京)有限公司 一种数据处理方法、系统及电子设备
US20200220571A1 (en) * 2019-01-04 2020-07-09 Qorvo Us, Inc. Apparatus supporting multi-radio coexistence

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4621323A (en) * 1983-03-28 1986-11-04 Digital Equipment Corporation Message transmission circuitry
JPH06161793A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd パリティエラ発生時の対処装置
US5566193A (en) * 1994-12-30 1996-10-15 Lucent Technologies Inc. Method and apparatus for detecting and preventing the communication of bit errors on a high performance serial data link
US5835511A (en) * 1996-05-17 1998-11-10 Advanced Micro Devices, Inc. Method and mechanism for checking integrity of byte enable signals
US20050223208A1 (en) * 2004-03-05 2005-10-06 Moran Timothy G Transient transceiver clock configuration
US20060083328A1 (en) * 2004-10-15 2006-04-20 Green Christopher M Selective scrambler for use in a communication system and method to minimize bit error at the receiver
US20070113162A1 (en) * 2005-10-26 2007-05-17 Lery Scott A Error code for wireless remote control device and method
US20100077276A1 (en) * 2007-02-16 2010-03-25 Panasonic Corporation Transmitting device, receiving device, encoder, and encoding method
US20100199153A1 (en) * 2007-07-12 2010-08-05 Panasonic Corporation Low-density parity check convolution code (ldpc-cc) encoder and ldpc-cc decoder
CN102687443A (zh) * 2009-10-21 2012-09-19 日本电气株式会社 奇偶校验控制系统和方法以及通信系统和方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131738A (ja) * 1986-11-21 1988-06-03 Hitachi Seiko Ltd パリテイチエツク方式
US5465262A (en) * 1994-01-28 1995-11-07 International Business Machines Corporation Method and structure for providing error correction code and automatic parity sensing
US5453999A (en) 1994-04-26 1995-09-26 Unisys Corporation Address verification system using parity for transmitting and receiving circuits
JPH10334044A (ja) * 1997-06-03 1998-12-18 Oki Electric Ind Co Ltd シリアルインタフェース方法
US6356984B1 (en) 1998-06-30 2002-03-12 Sun Microsystems, Inc. Digital data processing system having a data bus and a control bus
JP4047498B2 (ja) * 1999-08-25 2008-02-13 株式会社東芝 データ処理装置
US6874052B1 (en) 2000-09-29 2005-03-29 Lucent Technologies Inc. Expansion bridge apparatus and method for an I2C bus
US6543023B2 (en) * 2001-02-05 2003-04-01 Agere Systems Inc. Parity-check coding for efficient processing of decoder error events in data storage, communication and other systems
AU2003225172A1 (en) * 2002-05-08 2003-11-11 Semtech Corporation Single-wire communication bus for miniature low-power systems
JP2005084791A (ja) * 2003-09-05 2005-03-31 Alpine Electronics Inc データ通信方法
US7325155B2 (en) * 2004-09-14 2008-01-29 Seagate Technology Llc Embedded system with reduced susceptibility to single event upset effects
US7478286B2 (en) * 2005-04-08 2009-01-13 Linear Technology Corporation Circuit and method of detecting and resolving stuck I2C buses
US7596743B2 (en) * 2005-09-28 2009-09-29 Ati Technologies Inc. Method and apparatus for error management
CN100458722C (zh) * 2005-12-12 2009-02-04 深圳艾科创新微电子有限公司 一种通过pc对i2c接口器件进行调试的系统及方法
US7694211B2 (en) * 2006-08-21 2010-04-06 Agere Systems, Inc. Method and apparatus for error compensation
US7865805B1 (en) * 2007-02-26 2011-01-04 Lockheed Martin Corporation Multiple bit upset insensitive error detection and correction circuit for field programmable gate array based on static random access memory blocks
US20100268897A1 (en) * 2009-04-16 2010-10-21 Keishi Okamoto Memory device and memory device controller
US8239745B2 (en) * 2009-06-02 2012-08-07 Freescale Semiconductor, Inc. Parity data encoder for serial communication
US8194480B2 (en) * 2009-11-19 2012-06-05 Himax Technologies Limited Method for initializing memory device
US9389953B2 (en) * 2013-03-04 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor memory device and system conducting parity check and operating method of semiconductor memory device
US9658921B2 (en) * 2013-10-31 2017-05-23 Samsung Display Co., Ltd. Maximal transition hamming codes
US10007628B2 (en) * 2014-06-18 2018-06-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4621323A (en) * 1983-03-28 1986-11-04 Digital Equipment Corporation Message transmission circuitry
JPH06161793A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd パリティエラ発生時の対処装置
US5566193A (en) * 1994-12-30 1996-10-15 Lucent Technologies Inc. Method and apparatus for detecting and preventing the communication of bit errors on a high performance serial data link
US5835511A (en) * 1996-05-17 1998-11-10 Advanced Micro Devices, Inc. Method and mechanism for checking integrity of byte enable signals
US20050223208A1 (en) * 2004-03-05 2005-10-06 Moran Timothy G Transient transceiver clock configuration
US20060083328A1 (en) * 2004-10-15 2006-04-20 Green Christopher M Selective scrambler for use in a communication system and method to minimize bit error at the receiver
US20070113162A1 (en) * 2005-10-26 2007-05-17 Lery Scott A Error code for wireless remote control device and method
US20100077276A1 (en) * 2007-02-16 2010-03-25 Panasonic Corporation Transmitting device, receiving device, encoder, and encoding method
US20100199153A1 (en) * 2007-07-12 2010-08-05 Panasonic Corporation Low-density parity check convolution code (ldpc-cc) encoder and ldpc-cc decoder
CN102687443A (zh) * 2009-10-21 2012-09-19 日本电气株式会社 奇偶校验控制系统和方法以及通信系统和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116243148A (zh) * 2023-02-22 2023-06-09 成都电科星拓科技有限公司 一种针对芯片i3c协议的调试和验证架构
CN116243148B (zh) * 2023-02-22 2024-03-15 成都电科星拓科技有限公司 一种针对芯片i3c协议的调试和验证架构

Also Published As

Publication number Publication date
CN109074294B (zh) 2023-03-10
US20190215100A1 (en) 2019-07-11
US10721022B2 (en) 2020-07-21
JP2017208710A (ja) 2017-11-24
JP6971538B2 (ja) 2021-11-24
SG11201808956YA (en) 2018-11-29
WO2017199763A1 (en) 2017-11-23
EP3458962A1 (en) 2019-03-27
TW201741891A (zh) 2017-12-01
EP3458962B1 (en) 2021-04-14
TWI771299B (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
CN109074294A (zh) 通信装置和通信系统
FI92262B (fi) Joustava väyläjärjestelmä
TWI730993B (zh) 第1通信裝置、通信方法、及通信系統
WO2019136595A1 (zh) 处理i2c总线死锁的方法、电子设备和通信系统
CN104699576B (zh) 串行通信测试装置、包括该装置的系统及其方法
US11108499B2 (en) System and method for transferring data and a data check field
TWI635503B (zh) 半導體記憶體裝置及操作該半導體記憶體裝置的方法
CN101499323B (zh) 存储模块
US8843800B2 (en) Semiconductor integrated circuit
CN109154925A (zh) 通信设备、通信方法、程序和通信系统
US6125454A (en) Method for reliably transmitting information on a bus
CN104253667A (zh) 一种应用于手机平台的串行同步总线校验反馈系统和方法
CN109155689A (zh) 通信设备、通信方法、程序和通信系统
CN115422099A (zh) 一种通信信息发送方法、装置、电子设备及存储介质
CN109075902A (zh) 通信装置、通信方法、程序和通信系统
EP1764700A1 (en) System for elevator electronic safety device
US9230290B2 (en) Power meter consumption system and method to verify data stored in a register by comparing an address of the register with request for data of the register
US11928022B2 (en) Introduction and detection of parity error in a UART
JP2009042855A (ja) 回路間データ転送方法およびシステム
CN116888914A (zh) 用于通用异步接收器发射器的自测的奇偶错误的引入和检测
CN115904230A (zh) 一种数据校验方法、系统及装置
JP4247157B2 (ja) プロセス制御装置
KR20050005106A (ko) 레지스터를 이용한 패턴방식의 에러검출방법
JP2002297454A (ja) パリティチェック方法及びパリティチェック装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant