JP6786871B2 - 通信装置、通信方法、プログラム、および、通信システム - Google Patents

通信装置、通信方法、プログラム、および、通信システム Download PDF

Info

Publication number
JP6786871B2
JP6786871B2 JP2016099955A JP2016099955A JP6786871B2 JP 6786871 B2 JP6786871 B2 JP 6786871B2 JP 2016099955 A JP2016099955 A JP 2016099955A JP 2016099955 A JP2016099955 A JP 2016099955A JP 6786871 B2 JP6786871 B2 JP 6786871B2
Authority
JP
Japan
Prior art keywords
preamble
error
data
communication
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016099955A
Other languages
English (en)
Other versions
JP2017208713A5 (ja
JP2017208713A (ja
Inventor
高橋　宏雄
宏雄 高橋
横川　峰志
峰志 横川
惺薫 李
惺薫 李
直弘 越坂
直弘 越坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016099955A priority Critical patent/JP6786871B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201780028376.5A priority patent/CN109075902B/zh
Priority to SG11201808955PA priority patent/SG11201808955PA/en
Priority to KR1020187031445A priority patent/KR102350137B1/ko
Priority to BR112018073104-8A priority patent/BR112018073104A2/pt
Priority to RU2018139479A priority patent/RU2741484C2/ru
Priority to PCT/JP2017/017221 priority patent/WO2017199761A1/en
Priority to ES17724946T priority patent/ES2908672T3/es
Priority to EP17724946.3A priority patent/EP3459190B1/en
Priority to US16/092,240 priority patent/US11791934B2/en
Priority to TW106114885A priority patent/TWI753907B/zh
Publication of JP2017208713A publication Critical patent/JP2017208713A/ja
Publication of JP2017208713A5 publication Critical patent/JP2017208713A5/ja
Application granted granted Critical
Publication of JP6786871B2 publication Critical patent/JP6786871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Transfer Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本開示は、通信装置、通信方法、プログラム、および、通信システムに関し、特に、より確実に通信を行うことができるようにした通信装置、通信方法、プログラム、および、通信システムに関する。
従来、複数のデバイスが実装されたボード内でバスを介したデバイス間の通信に用いられるバスＩＦ（Interface）として、例えば、I2C（Inter-Integrated Circuit）が多く利用されている。
また、近年、I2Cの高速化を実現することが求められており、次世代の規格としてI3C（Improved Inter Integrated Circuit）の規定が進行している。I3Cでは、マスタおよびスレーブは、２本の信号線を用いて双方向に通信を行うことができ、例えば、マスタからスレーブへのデータ転送（ライト転送）と、スレーブからマスタへのデータ転送（リード転送）とが行われる。
例えば、特許文献１には、ホスト・プロセッサとサブシステム・コントローラとを、I2Cにより相互接続するディジタル・データ処理システムが開示されている。また、特許文献２には、標準I2Cプロトコルの上部に層状に配置された通信プロトコルを実現する方法が開示されている。
特開２０００−９９４４８号公報 特開２００２−１７５２６９号公報
ところで、上述したようなI3Cでは、例えば、マスタおよびスレーブにおいて、パリティやCRC（Cyclic Redundancy Check）などによるエラー検出が行われることが規定されているが、そのようなエラー検出が用意されていない信号の送受信も行われる。そのため、エラー検出が用意されていない信号にエラーが発生したときに、マスタおよびスレーブが、正常な通信を行うことができなくなることが懸念される。
本開示は、このような状況に鑑みてなされたものであり、より確実に通信を行うことができるようにするものである。
本開示の第１の側面の通信装置は、他の通信装置と信号の送受信を行う送受信部と、前記送受信部により、次に送信するデータのタイプを指定するプリアンブルが受信され、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出するエラー検出部と、前記エラー検出部によりエラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信するように、前記送受信部に対する指示を行うコンフリクト回避部とを備える。
本開示の第１の側面の通信方法またはプログラムは、他の通信装置と信号の送受信を行い、次に送信するデータのタイプを指定するプリアンブルが受信され、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出し、エラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信するステップを含む。
本開示の第１の側面においては、他の通信装置と信号の送受信が行われ、次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生が検出される。そして、エラーの発生が検出された場合、プリアンブルに続いて所定ビット数に応じたクロックが送信される。
本開示の第２の側面の通信システムは、バスにおける制御の主導権を有する第１の通信装置と、前記第１の通信装置による制御に従って通信を行う第２の通信装置とを備え、前記第１の通信装置が、前記第２の通信装置と信号の送受信を行う送受信部と、前記送受信部により、次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出するエラー検出部と、前記エラー検出部によりエラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信するように、前記送受信部に対する指示を行うコンフリクト回避部とを有する。
本開示の第２の側面においては、バスにおける制御の主導権を有する第１の通信装置と、第１の通信装置による制御に従って通信を行う第２の通信装置とにより通信が行われる。そして、第１の通信装置において、第２の通信装置と信号の送受信が行われ、次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生が検出される。そして、エラーの発生が検出された場合、プリアンブルに続いて所定ビット数に応じたクロックが送信される。
本開示の第１および第２の側面によれば、より確実に通信を行うことができる。
本技術を適用したバスＩＦの一実施の形態の構成例を示すブロック図である。 コンフリクトエラーについて説明する図である。 コンフリクトエラーを回避するフォーマットの一例を示す図である。 マスタのDDRモードでの通信処理を説明するフローチャートである。 マスタの構成例を示す回路図である。 コンフリクトエラーを回避するフォーマットの他の例を示す図である。 コンフリクトエラーを回避するフォーマットの他の例を示す図である。 本技術を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
＜バスＩＦの構成例＞
図１は、本技術を適用したバスＩＦの一実施の形態の構成例を示すブロック図である。
図１に示されているバスＩＦ１１は、マスタ１２と３台のスレーブ１３−１乃至１３−３とが、データ信号線１４−１およびクロック信号線１４−２を介して接続されて構成される。
マスタ１２は、バスＩＦ１１における制御の主導権を有しており、データ信号線１４−１およびクロック信号線１４−２を介して、スレーブ１３−１乃至１３−３と通信を行うことができる。
スレーブ１３−１乃至１３−３は、マスタ１２による制御に従って、データ信号線１４−１およびクロック信号線１４−２を介して、マスタ１２と通信を行うことができる。なお、スレーブ１３−１乃至１３−３は、それぞれ同様に構成されており、以下、それらを区別する必要がない場合、単にスレーブ１３と称し、スレーブ１３を構成する各ブロックについても同様とする。
データ信号線１４−１およびクロック信号線１４−２は、マスタ１２およびスレーブ１３の間で信号を伝送するのに用いられる。例えば、バスＩＦ１１では、データ信号線１４−１を介して、１ビットずつ逐次的にシリアルデータ（SDA：Serial Data）が伝送され、クロック信号線１４−２を介して、所定の周波数のシリアルクロック（SCL：Serial Clock）が伝送される。
また、バスＩＦ１１では、I3Cの規格に準じて、通信速度が異なる複数の伝送方式が規定されており、マスタ１２は、それらの伝送方式を切り替えることができる。例えば、バスＩＦ１１では、データの転送レートに応じて、通常の転送レートでデータ通信を行うSDR（Standard Data Rate）モード、および、SDRモードよりも高い転送レートでデータ通信を行うHDR（High Data Rate）モードが規定されている。また、HDRモードでは、DDR（Double Data Rate）モード、TSP(Ternary Symbol Pure-Bus)モード、および、TSL(Ternary Symbol Legacy-inclusive-Bus)モードの３つのモードが規格で定義されている。なお、バスＩＦ１１では、通信を開始するときにはSDRモードで通信を行うことが規定されている。
マスタ１２は、送受信部２１、エラー検出部２２、確認信号検出部２３、およびコンフリクト回避部２４を備えて構成される。
送受信部２１は、データ信号線１４−１およびクロック信号線１４−２を介して、スレーブ１３と信号の送受信を行う。例えば、送受信部２１は、クロック信号線１４−２を駆動することにより送信するシリアルクロックのタイミングに合わせて、データ信号線１４−１に対する駆動を行う（電位をＨレベルまたはＬレベルに切り替える）ことにより、スレーブ１３に信号を送信する。また、送受信部２１は、クロック信号線１４−２のシリアルクロックのタイミングに合わせて、スレーブ１３がデータ信号線１４−１に対する駆動を行うことによって、スレーブ１３から送信されてくる信号を受信する。なお、クロック信号線１４−２に対する駆動は、常に、マスタ１２側により行われる。
エラー検出部２２は、送受信部２１が受信した信号に発生しているエラーを検出する。例えば、エラー検出部２２は、送受信部２１が受信した信号に対するパリティチェックや巡回冗長検査（CRC）などを行ったり、スレーブ１３からマスタ１２へ送信権を移行する際に発行されるトークンを確認したりすることで、エラーを検出することができる。そして、エラー検出部２２は、送受信部２１が受信した信号にエラーが発生していることを検出した場合、例えば、送受信部２１に対してスレーブ１３との通信を最初からやり直すように指示することができる。
例えば、エラー検出部２２は、スレーブ１３から送信されてくるデータに含まれている２ビットのパリティのうち、一方を偶数パリティとし、他方を奇数パリティとして、送受信部２１が受信したデータに対するパリティチェックを行うことでエラーの発生を検出する。これにより、エラー検出部２２は、マスタ１２およびスレーブ１３のどちらもデータ信号線１４−１に対する駆動が行われないような状態が発生しても、データが正しいものであるか否かを検出することができる。
確認信号検出部２３は、送受信部２１から送信された信号を受信したスレーブ１３から送信されてくるACK（受信確認信号）またはNACK（非受信確認信号）を検出することにより、スレーブ１３がコマンドやデータなどの受信に成功したか否かを確認する。例えば、バスＩＦ１１では、信号にエラーが発生せずに、スレーブ１３がコマンドやデータなどの受信に成功したときには、スレーブ１３からマスタ１２にACKを送信するように規定されている。また、バスＩＦ１１では、信号にエラーが発生して、スレーブ１３がコマンドやデータなどの受信に失敗したときには、スレーブ１３からマスタ１２にNACKを送信するように規定されている。
従って、確認信号検出部２３は、マスタ１２から送信されるコマンドやデータなどに対して、スレーブ１３から送信されてくるACKを検出した場合には、スレーブ１３がコマンドやデータなどを受信することに成功したと確認することができる。一方、確認信号検出部２３は、マスタ１２から送信されるコマンドやデータなどに対して、スレーブ１３から送信されてくるNACKを検出した場合には、スレーブ１３がコマンドやデータなどを受信することに失敗したと確認することができる。
コンフリクト回避部２４は、例えば、図３を参照して後述するように、送受信部２１により、CRCワードの送信を指示するプリアンブルが受信され、エラー検出部２２により、そのプリアンブルに続いて受信された信号にトークンエラーまたはCRCエラーの発生が検出された場合、プリアンブルに続いて所定ビット数に応じたクロックを送信した後に、通信を途中で遮断することを指示するアボート信号を送信するように、送受信部２１に対する指示を行う。これにより、コンフリクト回避部２４は、例えば、スレーブ１３から送信されるリードデータと、マスタ１２から送信されるHDR終了コマンドによりコンフリクトが発生することを回避することができる。
また、コンフリクト回避部２４は、例えば、確認信号検出部２３によりNACKが検出された場合、NACKに続く所定数のビットを無視した後に、通信を途中で遮断することを指示するアボート信号を送信するように、送受信部２１に対する指示を行う。これにより、コンフリクト回避部２４は、例えば、スレーブ１３から送信されるリードデータと、マスタ１２から送信されるHDR終了コマンドによりコンフリクトが発生することを回避することができる。
スレーブ１３は、送受信部３１およびエラー検出部３２を備えて構成される。
送受信部３１は、データ信号線１４−１およびクロック信号線１４−２を介して、マスタ１２と信号の送受信を行う。例えば、送受信部３１は、クロック信号線１４−２のシリアルクロックのタイミングに合わせて、マスタ１２がデータ信号線１４−１に対する駆動を行うことによって、マスタ１２から送信されてくる信号を受信する。また、送受信部３１は、クロック信号線１４−２のシリアルクロックのタイミングに合わせて、データ信号線１４−１に対する駆動を行うことによって、マスタ１２に信号を送信する。
エラー検出部３２は、マスタ１２のエラー検出部２２と同様に、送受信部３１が受信した信号に発生しているエラーを検出する。そして、エラー検出部３２は、送受信部３１が受信した信号にエラーが発生していない場合、その信号により伝送されるコマンドやデータなどの受信に成功したことを伝えるACKを、送受信部３１によりマスタ１２に送信させる。一方、エラー検出部３２は、送受信部３１が受信した信号にエラーが発生していた場合、その信号により伝送されるコマンドやデータなどの受信に失敗したことを伝えるNACKを、送受信部３１によりマスタ１２に送信させる。
さらに、エラー検出部３２は、例えば、送受信部３１が受信した信号にエラーが発生し、正常な通信を行うことができない場合には、その後の一切の通信を無視し、マスタ１２に対する応答を停止してスレーブ１３を待機状態とさせる。
以上のようにバスＩＦ１１は構成されており、マスタ１２およびスレーブ１３は、データ信号線１４−１およびクロック信号線１４−２を介して信号を送受信することができ、コンフリクト回避部２４によってコンフリクトの発生を回避して、より確実に通信を行うことができる。
＜コンフリクトの発生の説明＞
ここで、コンフリクト回避部２４によるコンフリクトの発生を回避する手法について説明する前に、図２を参照して、コンフリクトの発生について説明する。
バスＩＦ１１では、DDRモード時において、プリアンブルと呼ばれる２ビットの信号を使用して、次に送信するデータのタイプを指定するように規定されている。ところで、プリアンブルには、パリティやCRCによるエラー検出が用意されていないため、プリアンブルにエラーが発生した場合には、そのエラーを検出することができない。
例えば、スレーブ１３が、マスタ１２からのデータの読み出しを指示するリードコマンドに応じてリードデータを送信した後のプリアンブルでは、１ビット目はスレーブ１３により駆動され、２ビット目はＨレベルに維持する（High-Keeper）ように規定されている。そして、スレーブ１３は、その１ビット目によって、CRCワードおよびリードデータのいずれか一方が続いて送信されることをマスタ１２に通知することができる。例えば、プリアンブルに続いてCRCワードを送信する場合には、リードデータを送信した後のプリアンブルの１ビット目を０に駆動するように規定されている。一方、プリアンブルに続いてリードデータを送信する場合には、リードデータを送信した後のプリアンブルの１ビット目を１に駆動するように規定されている。
しかしながら、このプリアンブルの１ビット目において、１ビットの値が反転する１ビットエラーが発生した場合、例えば、マスタ１２は、リードデータが送信されてくることを、CRCワードが送信されてくるものと誤認識することになる。
即ち、図２の上側に示すように、スレーブ１３は、リードデータを送信する場合にはプリアンブルの１ビット目を１に駆動し、プリアンブルに続いて、リードデータ（DDR Data）の送信を行う。なお、図２において、グレーのハッチングが施されている部分は、スレーブ１３により駆動が行われていることを表しており、斜線のハッチングが施されている部分は、Ｈレベルに維持することを表している。
これに対し、プリアンブルの１ビット目に１ビットエラーが発生してしまい、図２の下側に示すように、プリアンブルの１ビット目が０になった場合、マスタ１２は、スレーブ１３からCRCワード（DDR CRC）が送信されてくるものと誤認識することになる。従って、この場合、マスタ１２は、CRCワードに対応する１０ビット（Token(0xC)、CRC5、およびPrepare=Setup）を受信した後、HDRモードによる通信を終了することを指示するHDR終了コマンド（HDR Exit）を送信することになる。
これにより、スレーブ１３から送信されるリードデータ（の後半部分）と、マスタ１２から送信されるHDR終了コマンドがコンフリクトすることが懸念される。従って、その後、マスタ１２がHDR終了コマンドを送信しても、スレーブ１３は、HDR終了コマンドを正常に受信することができないためHDRモードを終了させることができずに、バスＩＦ１１がデッドロックして、通信不能な状態となることが想定される。
そこで、バスＩＦ１１では、マスタ１２は、CRCワードの送信を指定するプリアンブルを受信したにもかかわらず、そのプリアンブルに続いて受信した信号がCRCワードに一致しない（即ち、トークンエラーまたはCRCエラーが発生した）場合、プリアンブルに１ビットエラーが発生したものと推定する。そして、この場合、マスタ１２は、CRCワードに続いて所定ビット数の追加クロックを送信した後に、通信を途中で遮断することを指示するアボート信号を送信するように規定される。これにより、上述したような１ビットエラーが発生したとしても、スレーブ１３から送信されるリードデータと、マスタ１２から送信されるHDR終了コマンドがコンフリクトすることを回避することができる。
＜コンフリクトの回避の説明＞
図３には、バスＩＦ１１において、リードデータを送信した後のプリアンブルの１ビット目に１ビットエラーが発生することによるコンフリクトを回避するように、マスタ１２が、コンフリクト防止用のクロックを追加するフォーマットが示されている。
図３に示すように、バスＩＦ１１では、マスタ１２が、スレーブ１３から送信されてきたリードデータ（DDR Data）に続くプリアンブルにエラーが発生したと推定した場合、CRCワードとリードデータとの差に対応する９ビットの追加クロックを送信するように規定される。そして、この追加クロックの送信中に受信したデータは無視される。
つまり、図２を参照して説明したように、リードデータに続くプリアンブルの１ビット目に１ビットエラーが発生して、スレーブ１３がリードデータを送信するにもかかわらず、マスタ１２はCRCワードが送信されてくるものと誤認識したとする。この場合、マスタ１２は、CRCワードに対応する９ビットにおいてトークンエラーまたはCRCエラーが発生することを検出するが、これらのエラーを、プリアンブルに１ビットエラーが発生したことによるものと推定することができる。
ここで、バスＩＦ１１では、スレーブ１３は、リードコマンド（READ CMD）を受信し、その後のプリアンブルに続いて１８ビットのリードデータ（DDR Data）を送信するように規定されている。さらに、バスＩＦ１１では、スレーブ１３からリードデータが送信された後のプリアンブルにおいて、１ビット目はスレーブ１３により駆動が行われ、２ビット目はマスタ１２により駆動が行われるように規定されている。そして、バスＩＦ１１では、このプリアンブルの２ビット目が０である場合、マスタ１２からスレーブ１３に対して通信を途中で遮断するマスターアボート（Master Abort）を指示するアボート信号として規定されている。なお、マスターアボートを確実に行うために、リードデータの後に送受信されるプリアンブルの２ビット目に対する駆動は、マスタ１２が常に行う。
従って、図３に示すように、追加クロックに続くプリアンブルの２ビット目が０に駆動された場合、スレーブ１３は、マスタ１２からアボート信号が送信されたことを検出して、リードデータの送信を中断することができる。これにより、このプリアンブルに続いて、マスタ１２が、HDR終了コマンド（HDR Exit）を送信すると、スレーブ１３は、HDR終了コマンドに従って、HDRモードを終了することができる。その後、マスタ１２およびスレーブ１３は、SDRモードから通信をやり直すことになる。
つまり、マスタ１２は、トークンエラーまたはCRCエラーを検出した場合には、プリアンブルエラーと推定する。そして、マスタ１２は、図２に示したように、CRCワードを受信した直後にHDR終了コマンドを送信するのではなく、図３に示すように、CRCワードに続いて追加クロックを送信して、追加クロックに続くプリアンブルを送信した後に、HDR終了コマンドを送信する。
これにより、マスタ１２が、リードデータを受信した後のプリアンブルの１ビット目が０であることを検出した場合でも、図２を参照して説明したようなコンフリクトの発生を回避することができる。つまり、スレーブ１３がリードデータを送信するプリアンブルを、マスタ１２がCRCワードを送信するプリアンブルと誤認識したとしても、バスＩＦ１１がデッドロックすることを回避することができ、より確実に通信を行うことができる。
＜コンフリクトの発生を回避する通信方法＞
図４は、マスタ１２が、HDRモードのひとつであるDDRモードでスレーブ１３からデータを読み出す通信処理（DDR Read）を説明するフローチャートである。
ステップＳ１１において、マスタ１２は、通信をSDRモードからHDRモードに切り替える処理を行う。具体的には、マスタ１２では、送受信部２１が、データ信号線１４−１およびクロック信号線１４−２を駆動して、SDRモードにおいて、バスＩＦ１１を構成する全てのスレーブ１３を対象として一斉にコマンドを送信することを通知するブロードキャストコマンド（0ｘ7E+R/W=0）を送信する。その後、マスタ１２では、確認信号検出部２３が、ブロードキャストコマンドの受信が成功したことを確認するためにスレーブ１３から送信されてくるACKを受信すると、送受信部２１が、HDRモードに入るためのコモンコマンドコード（ENTHDR CCC(0ｘ20)）を送信する。
ステップＳ１２において、マスタ１２の送受信部２１は、データ信号線１４−１およびクロック信号線１４−２を駆動して、リードコマンドを送信する。
ステップＳ１３において、送受信部２１は、ステップＳ１２で送信したリードコマンドに応じてスレーブ１３から送信されてくるリードデータを受信し、さらに、リードデータに続いて送信されてくるプリアンブルも受信する。
ステップＳ１４において、送受信部２１は、ステップＳ１３で受信したプリアンブルはリードデータおよびCRCワードのどちらの送信を指定しているかを判定する。
ステップＳ１４において、送受信部２１が、プリアンブルはリードデータの送信を指定していると判定した場合、処理はステップＳ１３に戻り、以下、同様の処理が繰り返される。一方、ステップＳ１４において、送受信部２１が、プリアンブルはCRCワードの送信を指定していると判定した場合、処理はステップＳ１５に進む。
ステップＳ１５において、送受信部２１は、ステップＳ１３で受信したプリアンブルに続いて送信されてくる信号を受信し、エラー検出部２２は、その信号にエラーが発生しているか否かを判定する。
ステップＳ１５において、エラー検出部２２が、CRCワードの送信を指定しているプリアンブルに続いて送信されてくる信号にエラーが発生していると判定した場合、処理はステップＳ１６に進む。即ち、この場合、エラー検出部２２によりトークンエラーまたはCRCエラーが検出されると、コンフリクト回避部２４は、プリアンブルにエラーが発生したものと推定する。
ステップＳ１６において、エラー検出部２２は、図３を参照して説明したような追加クロックを送信し、その後に、通信を途中で遮断することを指示するアボート信号を送信するように、送受信部２１に対する指示を行う。これに従い、送受信部２１は、追加クロックを送信した後、スレーブ１３にアボート信号を送信する。
ステップＳ１６の処理後、送受信部２１は、追加クロックに続いて、HDR終了コマンドを送信する。また、ステップＳ１５でエラーが発生していないと判定された場合も、ステップＳ１７において、送受信部２１は、HDR終了コマンドを送信する。これにより、マスタ１２がDDRモードでスレーブ１３からデータを読み出す通信処理（DDR Read）は終了される。
以上のように、バスＩＦ１１では、スレーブ１３が送信したリードデータの送信を指示するプリアンブルに１ビットエラーが発生したとしても、コンフリクトが発生することを回避して、より確実に通信を行うことができる。
＜マスタの回路図＞
次に、図５は、マスタ１２の構成例を示す回路図である。
図５に示すように、マスタ１２は、SCL駆動制御部５１、増幅部５２、Ｈレベル維持部５３、増幅部５４、シリアル変換部５５、コンフリクトエラー検出器５６、パリティエラー検出器５７、CRC5エラー検出部５８、パラレル変換部５９、トークンエラー検出器６０、ACK/NACK検出器６１、プリアンブルエラー検出器６２、およびステートマシン（FSM：Finite State Machine）６３を備えて構成される。
SCL駆動制御部５１は、ステートマシン６３から出力される基準となる周波数の信号に従って、クロック信号線１４−２を介してスレーブ１３に供給するシリアルクロックを生成して、クロック信号線１４−２の駆動を制御する。
増幅部５２は、SCL駆動制御部５１により生成されたクロック信号を、クロック信号線１４−２を介して伝送するのに必要な所定のレベルまで増幅し、クロック信号線１４−２に出力する。
Ｈレベル維持部５３は、データ信号線１４−１のレベルをＨレベルに維持する。
増幅部５４は、データ信号線１４−１を介して送信するシリアルデータを所定のレベルまで増幅して出力し、データ信号線１４−１を介して送信されてきたシリアルデータを、マスタ１２の内部での処理に必要なレベルに増幅する。
シリアル変換部５５は、ステートマシン６３から出力されるパラレルデータを、シリアルデータに変換して出力する。
コンフリクトエラー検出器５６は、シリアル変換部５５から出力されるシリアルデータと、データ信号線１４−１を介して送信されてきたシリアルデータとを比較することにより、データ信号線１４−１上のコンフリクトエラーを検出する。
パリティエラー検出器５７は、偶数または奇数に基づいてビットエラーを検出するために付加されるパリティビットを用いて、データ信号線１４−１を介して送信されてきたシリアルデータのエラーを検出し、そのエラー検出結果をステートマシン６３に通知する。
CRC5エラー検出部５８は、図１のエラー検出部２２に対応し、CRCに基づいてビットエラーを検出するために付加される5bitのデータを用いて、データ信号線１４−１を介して送信されてきたシリアルデータのエラーを検出し、そのエラー検出結果をステートマシン６３に通知する。
パラレル変換部５９は、データ信号線１４−１を介して送信されてきたシリアルデータを、パラレルデータに変換して出力する。
トークンエラー検出器６０は、図１のエラー検出部２２に対応し、パラレル変換部５９により変換されたパラレルデータに含まれているトークンのビット列を確認することで、トークンにエラーが発生しているか否かを検出し、そのエラー検出結果をステートマシン６３に通知する。
ACK/NACK検出器６１は、図１の確認信号検出部２３に対応し、スレーブ１３から送信されてくるACKまたはNACKを、パラレル変換部５９により変換されたパラレルデータから検出して、その検出結果（ACK/NACK）をステートマシン６３に通知する。
プリアンブルエラー検出器６２は、パラレル変換部５９により変換されたパラレルデータに含まれているプリアンブルにエラーが発生しているか否かを検出し、そのエラー検出結果をステートマシン６３に通知する。
ステートマシン６３は、入力条件と現在の状態によって、次の状態が決まる順序回路であり、例えば、図１の送受信部２１およびコンフリクト回避部２４として機能する。即ち、ステートマシン６３は、CRC5エラー検出部５８およびトークンエラー検出器６０によるエラー検出結果を入力として、トークンエラーおよびCRCエラーが発生していない場合には、通常通りに、HDRモードを終了する状態とする。一方、ステートマシン６３は、トークンエラーおよびCRCエラーが発生した場合には、CRCワードに続いて追加クロックを送信し、その後のプリアンブルの２ビット目によってアボート信号を送信する状態とする。
このようにマスタ１２は構成されており、上述したように、スレーブ１３が送信したリードデータの送信を指示するプリアンブルを、CRCワードを送信するプリアンブルと誤認識したとしても、バスＩＦ１１がデッドロックすることを回避することができ、より確実に通信を行うことができる。
ところで、バスＩＦ１１では、CRCワードのビット数が、リードデータのビット数（１８ビット）と異なる９ビット（トークンの４ビットおよびCRC5の５ビット）として規定されているとき、上述したようなコンフリクトが発生することになる。そこで、例えば、CRCワードのビット数が、リードデータのビット数と同一の１８ビットとなるようなフォーマットを規定したときには、コンフリクトの発生を回避することができる。
つまり、図６に示すように、CRCワードのフォーマットとして、トークン（Token(0xC)）とCRC5との間に、９ビットのリザーブビットが予め挿入された形式を採用してワードアラインを揃えることで、追加クロックの送信を行わなくてもよくなる。このリザーブビットのビット数は、トークンおよびCRC5のビット数（９ビット）と、リードデータのビット数（１８ビット）との差に対応する。そして、このようなフォーマットのCRCワードを用いる場合においても、マスタ１２は、０および１のビット列のプリアンブルを受信した後、トークンエラー、CRCエラー、および、所定長以下のCRCワードの受信のいずれかを検出した場合、スレーブ１３を安全に停止させるため、以後、通常のマスターアボートと同様に通信を終了させることができる。
また、図６に示すように、CRCワードの受信直後のビットから、データ信号線１４−１に対する駆動が、スレーブ１３からマスタ１２に切り替えられるようにすることで、安全に早く通信を終了させることができる。
なお、図３を参照して上述した実施の形態では、追加クロックを送信した後のプリアンブルに続いて、マスタ１２がHDR終了コマンドを送信する例について説明したが、コンフリクトを回避して通信を回復することができれば、HDR終了コマンドの送信に限定されることはない。
例えば、図７に示すように、追加クロックを送信した後のプリアンブルに続いて、図３のHDR終了コマンドに替えて、マスタ１２は、HDRモードにおける通信をリスタートすることを指示するHDRリスタートコマンド（HDR Restart）を送信してもよい。このように、バスＩＦ１１では、マスターアボートに従って通信を途中で遮断した後、HDRリスタートコマンドにより通信を再開することができる。
なお、例えば、コンフリクト回避部２４は、送受信部２１が、所定の長さのリードデータを受信することなく、CRCワードを受信した場合にもエラーが発生したものと推定し、上述したように追加クロックを送信した後にアボート信号を送信するように、送受信部２１に対する指示を行ってもよい。
なお、本技術は、I3Cの規格に従ったバスＩＦ１１に限定されることはなく、その他の規格に従ったバスＩＦ１１に適用することができる。また、図１に示すバスＩＦ１１では、スレーブ１３−１乃至１３−３が接続された構成例が示されているが、スレーブ１３は、例えば、１台または２台でもよく、あるいは、３台以上でもよい。
なお、上述のフローチャートを参照して説明した各処理は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。また、プログラムは、１のCPUにより処理されるものであっても良いし、複数のCPUによって分散処理されるものであっても良い。
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
また、上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラムが記録されたプログラム記録媒体からインストールされる。
＜ハードウエアの構成例＞
図８は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。
コンピュータにおいて、CPU（Central Processing Unit）１０１，ROM（Read Only Memory）１０２，RAM（Random Access Memory）１０３、およびEEPROM（Electronically Erasable and Programmable Read Only Memory）１０４は、バス１０５により相互に接続されている。バス１０５には、さらに、入出力インタフェース１０６が接続されており、入出力インタフェース１０６が外部（例えば、図１のデータ信号線１４−１およびクロック信号線１４−２）に接続される。
以上のように構成されるコンピュータでは、CPU１０１が、例えば、ROM１０２およびEEPROM１０４に記憶されているプログラムを、バス１０５を介してRAM１０３にロードして実行することにより、上述した一連の処理が行われる。また、コンピュータ（CPU１０１）が実行するプログラムは、ROM１０２に予め書き込んでおく他、入出力インタフェース１０６を介して外部からEEPROM１０４にインストールしたり、更新したりすることができる。
なお、本技術は以下のような構成も取ることができる。
（１）
他の通信装置と信号の送受信を行う送受信部と、
前記送受信部により、次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出するエラー検出部と、
前記エラー検出部によりエラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信した後に、通信を途中で遮断することを指示するアボート信号を送信するように、前記送受信部に対する指示を行うコンフリクト回避部と
を備える通信装置。
（２）
前記コンフリクト回避部は、
前記送受信部により受信されたプリアンブルが、トークンおよびCRC（Cyclic Redundancy Check）5を含むCRCワードの送信を指定しているのに対して、前記プリアンブルに続いて受信された信号のビット列に基づいて、前記エラー検出部によりトークンエラーまたはCRCエラーが検出された場合、
前記プリアンブルに続いて、前記CRCワードのビット数、および、前記CRCワードのビット数と前記他の通信装置から読み出されるリードデータのビット数との差に対応する追加クロックのビット数に応じたクロックを送信した後に、前記アボート信号の送信を行わせる
上記（１）に記載の通信装置。
（３）
前記コンフリクト回避部は、前記追加クロックを送信中に前記送受信部が受信した信号を無視する
上記（２）に記載の通信装置。
（４）
前記送受信部は、前記他の通信装置から前記リードデータが送信されてくるとしたときの、前記リードデータに続いて送受信される２ビットのプリアンブルの２ビット目のタイミングで前記アボート信号を送信する
上記（３）に記載の通信装置。
（５）
前記コンフリクト回避部は、
前記送受信部により受信されたプリアンブルが、トークンおよびCRC（Cyclic Redundancy Check）5を含むCRCワードの送信を指定しているのに対して、前記プリアンブルに続いて受信された信号のビット列に基づいて、前記エラー検出部によりトークンエラーまたはCRCエラーが検出された場合、
前記トークン、前記CRC5、並びに、前記トークンおよび前記CRC5と前記他の通信装置からデータが読み出される際のビット数との差に対応するビット数のリザーブビットから構成されるフォーマットが用いられる前記CRCワードに対応するビット数のクロックを送信した後に、前記アボート信号の送信を行わせる
上記（２）に記載の通信装置。
（６）
前記送受信部は、前記アボート信号に続いて、特定の通信モードの終了を指示するコマンドを送信する
上記（１）から（５）までのいずれかに記載の通信装置。
（７）
前記送受信部は、前記アボート信号に続いて、特定の通信モードにおける通信のリスタートを指示するコマンドを送信する
上記（１）から（５）までのいずれかに記載の通信装置。
（８）
前記送受信部から送信された信号を受信した前記他の通信装置から送信されてくる受信確認信号および非受信確認信号のいずれかを検出する確認信号検出部
をさらに備え、
前記コンフリクト回避部は、前記確認信号検出部により前記非受信確認信号が検出されたとき、前記非受信確認信号に続く所定数のビットを無視した後に前記アボート信号を送信するように、前記送受信部に対する指示を行う
上記（１）から（７）までのいずれかに記載の通信装置。
（９）
前記送受信部は、前記他の通信装置から読み出されるリードデータを受信し、前記リードデータの後に送受信されるプリアンブルの２ビット目に対する駆動を常に行う
上記（１）から（８）までのいずれかに記載の通信装置。
（１０）
前記送受信部は、前記他の通信装置がデータ信号線に対する駆動を行って送信するCRC（Cyclic Redundancy Check）ワードの受信直後のビットから、前記データ信号線に対する駆動を行う
上記（１）から（９）までのいずれかに記載の通信装置。
（１１）
前記エラー検出部は、前記データに含まれている２ビットのパリティのうち、一方を偶数パリティとし、他方を奇数パリティとして、前記送受信部が受信したデータに対するパリティチェックを行うことでエラーの発生を検出する
上記（１）から（１０）までのいずれかに記載の通信装置。
（１２）
前記送受信部は、通常の転送レートでデータ通信を行うSDR（Standard Data Rate）モード、および、SDRモードよりも高い転送レートでデータ通信を行うHDR（High Data Rate）モードで、信号の送受信を行うことができる
上記（１）から（１１）までのいずれかに記載の通信装置。
（１３）
前記送受信部は、１ビットずつ逐次的にシリアルデータを伝送するデータ信号線、および、所定の周波数のシリアルクロックを伝送するクロック信号線の２本の信号線を介して通信を行う
上記（１）から（１２）までのいずれかに記載の通信装置。
（１４）
前記送受信部、I3C（Improved Inter Integrated Circuit）の規格に準じた通信を行う
上記（１）から（１３）までのいずれかに記載の通信装置。
（１５）
他の通信装置と信号の送受信を行い、
次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出し、
エラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信した後に、通信を途中で遮断することを指示するアボート信号を送信する
ステップを含む通信方法。
（１６）
他の通信装置と信号の送受信を行い、
次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出し、
エラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信した後に、通信を途中で遮断することを指示するアボート信号を送信する
ステップを含む通信処理をコンピュータに実行させるプログラム。
（１７）
バスにおける制御の主導権を有する第１の通信装置と、
前記第１の通信装置による制御に従って通信を行う第２の通信装置と
を備え、
前記第１の通信装置が、
前記第２の通信装置と信号の送受信を行う送受信部と、
前記送受信部により、次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出するエラー検出部と、
前記エラー検出部によりエラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信した後に、通信を途中で遮断することを指示するアボート信号を送信するように、前記送受信部に対する指示を行うコンフリクト回避部と
を有する
通信システム。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
１１ バスＩＦ， １２ マスタ， １３ スレーブ， １４−１ データ信号線， １４−２ クロック信号線， ２１ 送受信部， ２２ エラー検出部， ２３ 確認信号検出部， ２４ コンフリクト回避部， ３１ 送受信部， ３２ エラー検出部， ５１ SCL駆動制御部， ５２ 増幅部， ５３ Ｈレベル維持部， ５４ 増幅部， ５５ シリアル変換部， ５６ コンフリクトエラー検出器， ５７ パリティエラー検出器， ５８ CRC5エラー検出部， ５９ パラレル変換部， ６０ トークンエラー検出器， ６１ ACK/NACK検出器， ６２ プリアンブルエラー検出器， ６３ ステートマシン

Claims (16)

  1. 他の通信装置と信号の送受信を行う送受信部と、
    前記送受信部により、次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出するエラー検出部と、
    前記エラー検出部によりエラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信するように、前記送受信部に対する指示を行うコンフリクト回避部と
    を備える通信装置。
  2. 前記コンフリクト回避部は、
    前記送受信部により受信されたプリアンブルが、トークンおよびCRC（Cyclic Redundancy Check）5を含むCRCワードの送信を指定しているのに対して、前記プリアンブルに続いて受信された信号のビット列に基づいて、前記エラー検出部によりトークンエラーまたはCRCエラーが検出された場合、
    前記プリアンブルに続いて、前記CRCワードのビット数、および、前記CRCワードのビット数と前記他の通信装置から読み出されるリードデータのビット数との差に対応する追加クロックのビット数に応じたクロックを送信させる
    請求項１に記載の通信装置。
  3. 前記コンフリクト回避部は、前記追加クロックを送信中に前記送受信部が受信した信号を無視する
    請求項２に記載の通信装置。
  4. 前記送受信部は、前記他の通信装置から前記リードデータが送信されてくるとしたときの、前記リードデータに続いて送受信される２ビットのプリアンブルの２ビット目のタイミングで、通信を途中で遮断することを指示するアボート信号を送信する
    請求項３に記載の通信装置。
  5. 前記コンフリクト回避部は、
    前記送受信部により受信されたプリアンブルが、トークンおよびCRC（Cyclic Redundancy Check）5を含むCRCワードの送信を指定しているのに対して、前記プリアンブルに続いて受信された信号のビット列に基づいて、前記エラー検出部によりトークンエラーまたはCRCエラーが検出された場合、
    前記トークン、前記CRC5、並びに、前記トークンおよび前記CRC5と前記他の通信装置からデータが読み出される際のビット数との差に対応するビット数のリザーブビットから構成されるフォーマットが用いられる前記CRCワードに対応するビット数のクロックを送信させる
    請求項１に記載の通信装置。
  6. 前記送受信部は、前記所定ビット数に応じたクロックを送信した後に、特定の通信モードの終了を指示するコマンドを送信する
    請求項１に記載の通信装置。
  7. 前記送受信部は、前記所定ビット数に応じたクロックを送信した後に、特定の通信モードにおける通信のリスタートを指示するコマンドを送信する
    請求項１に記載の通信装置。
  8. 前記エラー検出部は、前記データに含まれている２ビットのパリティのうち、一方を偶数パリティとし、他方を奇数パリティとして、前記送受信部が受信したデータに対するパリティチェックを行うことでエラーの発生を検出する
    請求項１に記載の通信装置。
  9. 前記送受信部は、通常の転送レートでデータ通信を行うSDR（Standard Data Rate）モード、および、SDRモードよりも高い転送レートでデータ通信を行うHDR（High Data Rate）モードで、信号の送受信を行うことができる
    請求項１に記載の通信装置。
  10. 前記HDRモードは、少なくともDDR（Double Data Rate）モード、TSP(Ternary Symbol Pure-Bus)モード、および、TSL(Ternary Symbol Legacy-inclusive-Bus)モードの３つのモードを含む
    請求項９に記載の通信装置。
  11. 前記送受信部は、１ビットずつ逐次的にシリアルデータを伝送するデータ信号線、および、所定の周波数のシリアルクロックを伝送するクロック信号線の２本の信号線を介して通信を行う
    請求項１に記載の通信装置。
  12. 前記送受信部、I3C（Improved Inter Integrated Circuit）の規格に準じた通信を行う
    請求項１に記載の通信装置。
  13. 他の通信装置と信号の送受信を行い、
    次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出し、
    エラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信する
    ステップを含む通信方法。
  14. 他の通信装置と信号の送受信を行い、
    次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出し、
    エラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信する
    ステップを含む通信処理をコンピュータに実行させるプログラム。
  15. バスにおける制御の主導権を有する第１の通信装置と、
    前記第１の通信装置による制御に従って通信を行う第２の通信装置と
    を備え、
    前記第１の通信装置が、
    前記第２の通信装置と信号の送受信を行う送受信部と、
    前記送受信部により、次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出するエラー検出部と、
    前記エラー検出部によりエラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信するように、前記送受信部に対する指示を行うコンフリクト回避部と
    を有する
    通信システム。
  16. 前記コンフリクト回避部は、
    前記送受信部により受信されたプリアンブルが、トークンおよびCRC（Cyclic Redundancy Check）5を含むCRCワードの送信を指定しているのに対して、前記プリアンブルに続いて受信された信号のビット列に基づいて、前記エラー検出部によりトークンエラーまたはCRCエラーが検出された場合、
    前記プリアンブルに続いて、前記CRCワードのビット数、および、前記CRCワードのビット数と前記第２の通信装置から読み出されるリードデータのビット数との差に対応する追加クロックのビット数に応じたクロックを送信させる
    請求項１５に記載の通信システム。
JP2016099955A 2016-05-18 2016-05-18 通信装置、通信方法、プログラム、および、通信システム Active JP6786871B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2016099955A JP6786871B2 (ja) 2016-05-18 2016-05-18 通信装置、通信方法、プログラム、および、通信システム
EP17724946.3A EP3459190B1 (en) 2016-05-18 2017-05-02 Communication device, communication method, program, and communication system
KR1020187031445A KR102350137B1 (ko) 2016-05-18 2017-05-02 통신 장치, 통신 방법, 프로그램, 및, 통신 시스템
BR112018073104-8A BR112018073104A2 (pt) 2016-05-18 2017-05-02 dispositivo, método e sistema de comunicação.
RU2018139479A RU2741484C2 (ru) 2016-05-18 2017-05-02 Устройство связи, способ связи, программа и система связи
PCT/JP2017/017221 WO2017199761A1 (en) 2016-05-18 2017-05-02 Communication device, communication method, program, and communication system
CN201780028376.5A CN109075902B (zh) 2016-05-18 2017-05-02 通信装置、通信方法、程序和通信系统
SG11201808955PA SG11201808955PA (en) 2016-05-18 2017-05-02 Communication device, communication method, program, and communication system
US16/092,240 US11791934B2 (en) 2016-05-18 2017-05-02 Communication device, communication method, program, and communication system
ES17724946T ES2908672T3 (es) 2016-05-18 2017-05-02 Dispositivo de comunicación, procedimiento de comunicación, programa y sistema de comunicación
TW106114885A TWI753907B (zh) 2016-05-18 2017-05-05 通信器件、通信方法、程式及通信系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016099955A JP6786871B2 (ja) 2016-05-18 2016-05-18 通信装置、通信方法、プログラム、および、通信システム

Publications (3)

Publication Number Publication Date
JP2017208713A JP2017208713A (ja) 2017-11-24
JP2017208713A5 JP2017208713A5 (ja) 2019-06-27
JP6786871B2 true JP6786871B2 (ja) 2020-11-18

Family

ID=58745320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016099955A Active JP6786871B2 (ja) 2016-05-18 2016-05-18 通信装置、通信方法、プログラム、および、通信システム

Country Status (11)

Country Link
US (1) US11791934B2 (ja)
EP (1) EP3459190B1 (ja)
JP (1) JP6786871B2 (ja)
KR (1) KR102350137B1 (ja)
CN (1) CN109075902B (ja)
BR (1) BR112018073104A2 (ja)
ES (1) ES2908672T3 (ja)
RU (1) RU2741484C2 (ja)
SG (1) SG11201808955PA (ja)
TW (1) TWI753907B (ja)
WO (1) WO2017199761A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6828271B2 (ja) 2016-05-18 2021-02-10 ソニー株式会社 通信装置、通信方法、プログラム、および、通信システム
TWI811597B (zh) * 2020-12-18 2023-08-11 新唐科技股份有限公司 恢復通訊界面中斷的方法及通訊界面控制器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356984B1 (en) 1998-06-30 2002-03-12 Sun Microsystems, Inc. Digital data processing system having a data bus and a control bus
US6874052B1 (en) 2000-09-29 2005-03-29 Lucent Technologies Inc. Expansion bridge apparatus and method for an I2C bus
AU2002237714A1 (en) * 2000-12-20 2002-07-01 Thomson Licensing S.A. I2c bus control for isolating selected ic's for fast i2 bus communication
US7301966B2 (en) 2002-01-16 2007-11-27 Avion, Inc. System and method for transmitting audio and video data over an asynchronous link that provides a synchronous recreation of the transmitter's data clock at a receiver
US7451381B2 (en) * 2004-02-03 2008-11-11 Phonex Broadband Corporation Reliable method and system for efficiently transporting dynamic data across a network
JP4416543B2 (ja) * 2004-03-10 2010-02-17 パナソニック株式会社 データ検出装置、および多チャンネルデータ検出装置
KR100778114B1 (ko) 2006-09-18 2007-11-21 삼성전자주식회사 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치
JP4962060B2 (ja) * 2007-03-14 2012-06-27 富士通セミコンダクター株式会社 パリティエラー復旧回路
CN101541078B (zh) * 2008-03-17 2012-11-21 华为技术有限公司 一种tdoa的估计方法、系统和装置
US8194480B2 (en) * 2009-11-19 2012-06-05 Himax Technologies Limited Method for initializing memory device
CN102263767B (zh) * 2011-08-30 2013-12-18 北京北方烽火科技有限公司 应用于无线通信的帧同步、频偏估计方法与装置
US8788756B2 (en) * 2011-11-28 2014-07-22 Xilinx, Inc. Circuit for and method of enabling the transfer of data by an integrated circuit
JP6275427B2 (ja) * 2013-09-06 2018-02-07 株式会社東芝 メモリ制御回路およびキャッシュメモリ
US20150100711A1 (en) * 2013-10-07 2015-04-09 Qualcomm Incorporated Low power camera control interface bus and devices
US9237467B2 (en) * 2013-11-27 2016-01-12 At&T Intellectual Property I, L.P. Adaptive pacing of media content delivery over a wireless network
US20150248373A1 (en) 2014-02-28 2015-09-03 Qualcomm Incorporated Bit allocation over a shared bus to facilitate an error detection optimization
US9734121B2 (en) 2014-04-28 2017-08-15 Qualcomm Incorporated Sensors global bus
JP6534312B2 (ja) * 2015-07-31 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
US20170255588A1 (en) * 2016-03-07 2017-09-07 Qualcomm Incorporated Multiprotocol i3c common command codes
US11233582B2 (en) * 2016-03-25 2022-01-25 Lisnr, Inc. Local tone generation
JP6828271B2 (ja) * 2016-05-18 2021-02-10 ソニー株式会社 通信装置、通信方法、プログラム、および、通信システム
JP6971538B2 (ja) * 2016-05-18 2021-11-24 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
WO2017199762A1 (ja) * 2016-05-18 2017-11-23 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
JP6911282B2 (ja) 2016-05-18 2021-07-28 ソニーグループ株式会社 通信装置、通信方法、プログラム、および、通信システム

Also Published As

Publication number Publication date
RU2018139479A3 (ja) 2020-07-14
US11791934B2 (en) 2023-10-17
ES2908672T3 (es) 2022-05-03
EP3459190B1 (en) 2022-02-23
TWI753907B (zh) 2022-02-01
EP3459190A1 (en) 2019-03-27
RU2741484C2 (ru) 2021-01-26
CN109075902B (zh) 2022-02-08
KR20190008198A (ko) 2019-01-23
US20190097757A1 (en) 2019-03-28
WO2017199761A1 (en) 2017-11-23
RU2018139479A (ru) 2020-05-12
JP2017208713A (ja) 2017-11-24
BR112018073104A2 (pt) 2019-03-06
KR102350137B1 (ko) 2022-01-14
CN109075902A (zh) 2018-12-21
SG11201808955PA (en) 2018-11-29
TW201741888A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
JP6971538B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP6828271B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP6786871B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP6903645B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP6911282B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP6739983B2 (ja) 通信装置、通信方法、プログラム、および、通信システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R151 Written notification of patent or utility model registration

Ref document number: 6786871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151