KR100778114B1 - 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치 - Google Patents

통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치 Download PDF

Info

Publication number
KR100778114B1
KR100778114B1 KR1020060090044A KR20060090044A KR100778114B1 KR 100778114 B1 KR100778114 B1 KR 100778114B1 KR 1020060090044 A KR1020060090044 A KR 1020060090044A KR 20060090044 A KR20060090044 A KR 20060090044A KR 100778114 B1 KR100778114 B1 KR 100778114B1
Authority
KR
South Korea
Prior art keywords
clock
slaves
master
communication error
operation time
Prior art date
Application number
KR1020060090044A
Other languages
English (en)
Inventor
박한진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060090044A priority Critical patent/KR100778114B1/ko
Priority to US11/746,700 priority patent/US20080071879A1/en
Priority to EP07109734A priority patent/EP1901473A2/en
Priority to CNA2007101283648A priority patent/CN101150386A/zh
Application granted granted Critical
Publication of KR100778114B1 publication Critical patent/KR100778114B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Electric Clocks (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

통신에러를 개선하기 위한 통신방법 및 그 통신방법이 적용된 전자장치가 개시된다. 본 발명의 통신방법이 적용된 전자장치는 복수의 슬레이브, 그리고, 복수의 슬레이브와 데이터 통신을 수행하는데 필요한 클럭을 복수의 슬레이브가 마스터로부터 수신한 명령을 처리하는데 필요한 동작시간 정보에 따라 생성하여 복수의 슬레이브에 제공하는 마스터를 포함한다. 이에 따라, 마스터와 슬레이브 간의 통신에러 발생을 방지할 수 있게 된다.
마스터, 슬레이브, 통신에러, 승인(ACK), 클럭

Description

통신에러를 개선하기 위한 통신방법 및 그 통신방법이 적용된 전자장치 { Communication method to improve communication error and electron device to be applied the method }
도 1은 I2C통신방식에 사용되는 기본적인 프로토콜을 설명하기 위해 도시한 도면,
도 2는 본 발명의 일 실시예에 따른 통신방법이 적용된 전자장치의 개략적인 구성을 나타낸 블럭도,
도 3a는 본 발명의 일 실시예에 따른 통신방법의 적용된 전자장치에서 슬레이브 동작시간을 구하는 방법을 설명하기 위한 도면,
도 3b는 도 3a에서 구한 슬레이브의 동작시간을 적용한 클럭을 나타낸 도면, 그리고,
도 4는 본 발명의 일 실시예에 따른 통신방법이 적용된 전자장치의 동작을 설명하기 위한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 마스터 110 : 데이터생성부
130 : 클럭생성부 150 : 에러검사부
170 : 제어부 190 : 저장부
200-1 : 제1 슬레이브 200-2 : 제 2슬레이브
200-n : 제N 슬레이브
본 발명은 통신에러를 개선하기 위한 통신방법 및 그 통신방법이 적용된 전자장치에 관한 것으로, 더욱 상세하게는 I2C(Inter-IC 혹은 I-squaare-C라고도 함)통신방식을 사용하는데 있어서, 슬레이브(Slave)에 의해 발생하게 되는 통신에러를 개선하기 위한 통신방법 및 그 통신방법이 적용된 전자장치에 관한 것이다.
I2C 통신방식은 IC(Integrated Circuit) 사이의 데이터통신을 위해, 필립스(Philip)사가 제안한 직렬(Serial)통신방식으로, 2개의 신호라인을 통해 통신의 주체가 되는 마스터(Master)가 여러 개의 슬레이브를 제어하는 통신방식이다.
도 1은 I2C통신방식에 사용되는 기본적인 프로토콜을 설명하기 위해 도시한 도면이다.
도 1을 참조하면, I2C통신방식에 사용되는 2개의 신호라인에는 SDA(Serial Data Line) 및 SCL(Serial Clock Line)이 있으며, SDA는 마스터 및 슬레이브 간의 데이터 송수신을 위한 라인이고, SCL은 데이터 전달에 필요한 동기용 클럭(Clock) 신호를 전달하는 라인이다.
SCL이 하이(High) 레벨로 유지되는 동안, SDA가 하이 레벨에서 로우(Low) 레벨로 떨어지게 되면, 마스터가 슬레이브에 데이터 전송을 시작하는 시작조건(START CONDITION)이 된다. 반면에, SCL이 하이 레벨로 유지되는 동안, SDA가 로우 레벨에서 하이 레벨로 바뀌게 되면, 마스터가 슬레이브에 데이터 전송을 종료하는 종료조건(STOP CONDITION)이 된다.
마스터는 MSB(Most Significant Bit)를 먼저 전송한 후, 7비트 데이터 전송을 마치면, 9번째 클럭에서 SDA를 하이 레벨로 유지하게 되는데, 슬레이브는 마스터가 전송한 8비트 데이터를 제대로 수신받은 경우, 9번째 클럭의 SDA를 로우 레벨로 만들어 마스터에게 응답(이하 ACK라고 칭함)신호를 전달한다.
여기서, 슬레이브가 마스터로부터 소정 명령을 전달받은 후, 그 명령에 대한 처리(Process)를 수행하는 동안, SCL을 강제로 로우 레벨로 유지하는 현상이 발생 되어, 마스터와 슬레이브 간에 통신에러가 발생한다. 경우에 따라, ACK신호가 전달되는 9번째 클럭을 시작조건으로 인식하여, 오 동작하는 슬레이브가 생기기도 하며, 세트 전체가 오 동작하기도 한다.
따라서, 본 발명의 목적은, 전자장치의 오 동작을 방지하기 위해, 마스터가 슬레이브의 동작시간을 고려하여 클럭을 제공하도록 하여, 통신에러를 개선하기 위한 통신방법 및 그 통신방법이 적용된 전자장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 통신방법이 적용된 전자장치는 복수의 슬레이브, 및 상기 복수의 슬레이브와 데이터 통신을 수행하는데 필요한 클럭을 상기 복수의 슬레이브가 상기 마스터로부터 수신한 명령을 처리하는데 필요한 동작시 간 정보에 따라 생성하여 상기 복수의 슬레이브에 제공하는 마스터를 포함한다.
여기서, 상기 마스터는 상기 복수의 슬레이브 중, 통신에러가 발생한 슬레이브로부터 승인(Acknowledge)신호를 수신하는데 필요한 클럭을 상기 동작시간 정보에 따라 조정하여 생성하는 것이 바람직하다.
또한, 상기 마스터는 상기 승인신호를 수신하는데 필요한 클럭을 상기 동작시간 동안 로우 레벨로 유지한 후, 하이 레벨로 변경하여 생성하는 것을 특징으로 한다.
본 발명의 전자장치는 상기 통신에러가 발생한 슬레이브에 대한 동작시간 정보가 저장된 저장부를 더 포함한다.
상기 마스터는 SCL(Serial Clock Line)을 검사하여, 통신에러를 판단하는 것을 특징으로 한다.
또한, 상기 마스터는 상기 복수의 슬레이브로부터 승인신호를 수신하는데 필요한 클럭이 상기 동작시간 정보에 대응되는 시간만큼 로우 레벨로 유지되면, 상기 통신에러가 발생한 것으로 판단하는 것을 특징으로 한다.
그리고, 상기 마스터는 상기 SCL을 소정 횟수 동안 반복 검사하여, 상기 통신에러를 판단하는 것이 가능하다.
한편, 본 발명에 따라, 복수의 슬레이브와 통신하는 마스터는 상기 복수의 슬레이브에 제공하기 위한 데이터를 생성하는 데이터생성부, 상기 데이터를 제공하는데 필요한 클럭을 상기 복수의 슬레이브에 전달하는 클럭생성부, 및 상기 복수의 슬레이브가 상기 마스터로부터 수신한 명령을 처리하는데 필요한 동작시간 정보에 따라, 클럭을 생성하도록 상기 클럭생성부를 제어하는 제어부를 포함한다.
상기 제어부는 상기 복수의 슬레이브 중, 통신에러가 발생한 슬레이브로부터 승인(Acknowledge)신호를 수신하는데 필요한 클럭을 상기 동작시간 정보에 따라 조정하도록 상기 클럭생성부를 제어하는 것이 바람직하다.
또한, 상기 제어부는 상기 승인신호를 수신하는데 필요한 클럭을 상기 동작시간 동안 로우 레벨로 유지한 후, 하이 레벨로 변경하도록 상기 클럭생성부를 제어하는 것을 특징으로 한다.
본 발명의 마스터는 상기 통신에러가 발생한 슬레이브에 대한 동작시간 정보가 저장된 저장부를 더 포함한다.
그리고, 상기 클럭생성부에 연결된 SCL(Serial Clock Line)을 검사하여, 통신에러를 판단하여, 상기 제어부에 전달하는 에러감지부를 더 포함한다.
여기서, 상기 에러감지부는 상기 복수의 슬레이브로부터 승인신호를 수신하는데 필요한 클럭이 상기 동작시간 정보에 대응되는 시간만큼 로우 레벨로 유지되면, 상기 통신에러가 발생한 것으로 판단하는 것을 특징으로 한다.
또한, 상기 에러감지부는 상기 SCL을 소정 횟수 동안 반복 검사하여, 상기 통신에러를 판단하는 것을 특징으로 한다.
한편, 복수의 슬레이브와 마스터 간의 통신방법은 상기 복수의 슬레이브와 통신하는데 필요한 클럭을 상기 복수의 슬레이브가 상기 마스터로부터 수신한 명령을 처리하는데 필요한 동작시간 정보에 따라 생성하는 단계, 및 상기 클럭에 따라 상기 복수의 슬레이브와 상기 마스터 간에 데이터통신을 수행하는 단계를 포함한 다.
여기서, 상기 클럭을 생성하는 단계는 상기 복수의 슬레이브 중, 통신에러가 발생한 슬레이브로부터 승인(Acknowledge)신호를 수신하는데 필요한 클럭을 상기 동작시간 정보에 따라 조정하여 생성하는 단계인 것을 특징으로 한다.
또한, 상기 클럭을 생성하는 단계는 상기 승인신호를 수신하는데 필요한 클럭을 상기 동작시간 동안 로우 레벨로 유지한 후, 하이 레벨로 변경하여 생성하는 단계인 것을 특징으로 한다.
본 발명의 통신방법은 상기 통신에러가 발생한 슬레이브에 대한 동작시간 정보가 저장되는 단계를 더 포함한다.
그리고, 본 발명의 통신방법은 상기 마스터가 상기 복수의 슬레이브로 클럭을 제공하는 SCL(Serial Clock Line)을 검사하여, 통신에러를 판단하는 단계를 더 포함하는 것이 바람직하다.
여기서, 상기 통신에러를 판단하는 단계는 상기 복수의 슬레이브로부터 승인신호를 수신하는데 필요한 클럭이 상기 동작시간 정보에 대응되는 시간만큼 로우 레벨로 유지되면, 상기 통신에러가 발생한 것으로 판단하는 단계인 것을 특징으로 한다.
또한, 상기 통신에러를 판단하는 단계는 상기 SCL을 소정 횟수 동안 반복 검사하여, 상기 통신에러를 판단하는 단계인 것을 특징으로 한다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세하게 설명한다. 다만, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.
도 2는 본 발명의 일 실시예에 따른 통신방법이 적용된 전자장치의 개략적인 구성을 나타낸 블럭도이다.
도 2를 참조하면, 본 전자장치는 마스터(100) 및 복수의 슬레이브(200-1,200-2,...,200-n)를 포함한다.
마스터(100)는 SDA(Serial Data Line) 및 SCL(Serial Clock Line)을 통해 복수의 슬레이브(200-1,200-2,...,200-n)와 데이터 통신을 수행한다. SDA를 통해서 전송되는 직렬 데이터 포맷은 각각 9비트 데이터로 구성되며, 이 직렬 데이터의 포맷을 구성하는 9비트 데이터는 8비트 데이터와 1비트 ACK(ACKnowledge)신호로 구성된다. SCL을 통해서는 SDA를 통해 데이터를 전송하는데 필요한 클럭이 복수의 슬레이브(200-1,200-2,...,200-n) 각각의 동작시간(Slave Working Time;이하 SWT라고 칭함)정보에 따라 제공된다.
여기서, 말하는 SWT는 마스터(100)로부터 전달되는 명령을 수신한 슬레이브가 그 명령을 처리하는데 필요한 시간을 말하며, SWT를 구하는 방법에 관해서는 도 3을 통해 상세히 후술하기로 한다.
이상과 같은 마스터(100)의 구성을 살펴보면, 마스터(100)는 데이터생성부(110),클럭생성부(130), 에러검사부(150), 제어부(170), 및 저장부(190)를 포함한다.
데이터생성부(110)는 SDA를 통해 복수의 슬레이브(200-1,200-2,...,200-n) 각각에 전달하기 위한 데이터를 생성한다. 즉, SDA를 하이 레벨 및 로우 레벨로 변화시켜 '1' 및 '0'에 해당하는 데이터를 생성한다.
클럭생성부(130)는 SCL을 하이 레벨 및 로우 레벨로 변화시켜, 복수의 슬레이브(200-1,200-2,...,200-n)가 데이터를 읽는데 필요한 동기용 클럭을 생성한다.
에러검사부(150)는 SDA를 통해 복수의 슬레이브(200-1,200-2,...,200-n)로부터 전달되는 ACK신호를 수신하여 후술 되는 제어부(170)에 전달한다. 또한, SCL을 통해 소정 슬레이브로 제공되는 9번째 클럭의 상태를 체크하여, 통신에러를 감지하여 제어부(170)에 전달한다. 즉, 에러검사부(150)는 마스터(100)가 ACK신호를 수신하는데 필요한 9번째 클럭이 SWT동안 로우 레벨로 유지되는 경우, 해당 슬레이브와의 통신에러가 발생한 것으로 판단하여 이를 제어부(170)에 알린다.
제어부(170)는 복수의 슬레이브(200-1,200-2,...,200-n)를 제어하기 위한 명령을 데이터로 생성하도록 데이터생성부(110)를 제어하고, 데이터를 읽는데 필요한 동기용 클럭을 생성하도록 클럭생성부(130)를 제어한다. 또한, 에러검사부(150)를 통해 수신된 ACK신호에 따라, 복수의 슬레이브(200-1,200-2,...,200-n)가 명령을 제대로 수신받았는지를 판단한다.
그리고, 제어부(170)는 에러검사부(150)를 통해 통신에러로 판단된 정보가 수신되면, 통신에러가 발생한 슬레이브의 어드레스(Address)를 통해 해당 슬레이브가 어떤 슬레이브 인지를 파악한다. 예를 들어, 마스터(100)가 제2슬레이브(200-2)에 SDA를 통해 명령을 전송한 후, 제2 슬레이브(200-2)로부터 ACK신호를 수신할 때, 에러검사부(150)가 SCL의 상태를 체크한다. 여기서, 에러검사부(150)는 9번째 클럭이 소정 시간 이상 로우 레벨로 유지되면, 통신에러가 발생한 것으로 판단하여 이를 제어부(170)에 알린다.
이때, 제어부(170)는 통신에러가 발생한 제2 슬레이브(200-2)의 SWT 정보가 후술 되는 저장부(190)에 저장되어 있는 가를 판단하여, 저장된 SWT정보에 따라, 제2 슬레이브(200-2)에 제공되는 클럭을 조정하여 생성하도록 클럭생성부(130)를 제어한다.
한편, SWT정보가 저장부(190)에 저장되어 있지 않은 경우, 제어부(170)는 제2 슬레이브(200-2)의 SWT를 구하여 저장부(190)에 저장한다. 여기서, 통신에러가 발생하는 슬레이브에 대한 SWT정보가 저장부(190)에 저장된 경우에도, 온도, 습도 등의 환경에 의해 해당 SWT가 변경될 수 있으며, 제어부(170)는 안정적이지 못한 슬레이브의 SWT정보를 업데이트하여 저장부(190)에 저장할 수 있다. 또한, 전자장치에 새로운 슬레이브가 추가되는 경우에도, 제어부(170)는 추가된 슬레이브에 대한 SWT를 구하여 SWT정보를 저장부(190)에 저장할 수 있다.
저장부(190)에는 복수의 슬레이브(200-1,200-2,...,200-n)의 SWT정보가 저장되며, SWT정보 중 일부는 전자장치의 개발단계에서 기 저장되며, 기 저장된 SWT정보는 업데이트되어 저장될 수 있다. 또한, 새로 추가된 슬레이브에 대한 SWT가 더 저장될 수도 있다.
도 3a는 본 발명의 일 실시예에 따른 통신방법의 적용된 전자장치에서 슬레이브 동작시간을 구하는 방법을 설명하기 위한 도면이다.
도 3a에는 마스터(100)에서 SCL을 통해 제2슬레이브(200-2)로 제공되는 클럭 중, 8번째 클럭 및 9번째 클럭을 나타내었다. 그리고, 통신에러가 발생한 슬레이브를 제2슬레이브(200-2)로 예를 들어 설명하였다.
여기서, 마스터(100)는 8번째 클럭을 끝으로 8비트 데이터의 전송이 완료되면, 제2슬레이브(200-2)로부터 ACK신호를 수신받기 위한 9번째 클럭(A)을 하이 레벨로 생성하게 된다. 이때, 제2슬레이브(200-2)에 의해 9번째 클럭(A)이 SWT 동안 로우 레벨로 유지된 후, 하이 레벨(B)로 변경된다.
제어부(170)는 9번째 클럭을 생성한 후, 제2슬레이브(200-2)에 의해 하이 레벨(B)로 변경될 때까지의 시간, 즉, 9번째 클럭이 로우 레벨로 유지되는 시간(SWT)을 체크하여 SWT정보로 저장부(190)에 저장한다. 그리고, 제2 슬레이브(200-2)로 제공되는 클럭을 도 3b와 같이, 도 3a에서 구한 SWT를 적용한 클럭으로 생성하여, 제공하도록 클럭생성부(130)를 제어한다.
도 3b는 도 3a에서 구한 슬레이브의 동작시간을 적용한 클럭을 나타낸 도면이다. 도 3b에 나타낸 바와 같이, 제어부(170)는 제2 슬레이브(200-2)에 제공되는 9번째 클럭을 SWT만큼 로우 레벨로 유지되도록 클럭생성부(130)를 제어한다. 이때, 제어부(170)는 SWT 동안 복수의 슬레이브(200-1,200-2,...,200-n)에 데이터가 제공되지 않도록 데이터생성부(110)를 제어한다.
도 4는 본 발명의 일 실시예에 따른 통신방법이 적용된 전자장치의 동작을 설명하기 위한 흐름도이다.
도 4에 따라, 먼저, 전원장치가 ON되면(S300), 마스터(100)가 모든 슬레이브(200-1,200-2,...,200-n)를 스타트 콜(Start Call)한다(S305). 즉, 마스터(100) 가 복수의 슬레이브(200-1,200-2,...,200-n)에 어드레스 및 명령을 전달하여, 복수의 슬레이브(200-1,200-2,...,200-n)가 동작 가능한 상태인가를 체크한다.
이 과정에서, 통신에러가 발생하면(S310), 즉, 에러검사부(150)가 SCL라인을 통해 9번째 클럭이 소정 시간 동안 로우 레벨인가를 체크하여 통신에러가 발생한 것으로 판단되면 이를 제어부(170)에 전달한다.
그리고, 제어부(170)는 통신에러가 발생한 슬레이브에 대한 SWT정보가 저장부(190)에 존재하는가를 판단하여(S320), 저장부(190)에 해당 슬레이브에 대한 SWT정보가 저장되어 있지 않은 경우, 스타트 콜을 소정 횟수 반복한다(S340). 여기서, 소정 횟수 동안 통신에러가 발생하게 되면(S345), 제어부(170)는 해당 슬레이브의 SWT를 구하여 저장부(190)에 저장한다(S350).
그리고, 해당 슬레이브에 SWT를 적용하여(S360), 데이터 통신을 수행한다(S370). 즉, 제어부(170)는 해당 슬레이브에 제공되는 클럭 중, 9번째 클럭을 SWT만큼 로우 레벨로 유지한 뒤, 생성되도록 클럭생성부(130)를 제어하고, SWT 동안 복수의 슬레이브(200-1,200-2,...,200-n)에 데이터를 제공하지 않도록 데이터생성부(110)를 제어한다.
단계 S320에서, 저장부(190)에 SWT정보가 저장되어 있으면, 저장된 SWT정보를 해당슬레이브에 적용한다(S330). 그리고, 통신에러가 더 이상 발생하지 않게되면(S335), 그대로 데이터 통신을 수행한다(S370). 그러나, 단계 S335에서 통신에러가 발생하게 되면, 해당 슬레이브의 SWT를 구하여 저장부(190)에 저장한 후(S350), 해당 슬레이브에 SWT를 적용하여(S360), 데이터 통신을 수행한다(S370).
단계 S345에서, 소정 횟수 동안 통신 에러가 발생하지 않게 되면, 마스터(100)는 복수의 슬레이브(200-1,200-2,...,200-n)와 정상적으로 데이터 통신을 수행한다(S370). 이때, 스타트 콜을 반복하는 횟수는 전자제품의 개발시 기 설정되어 저장된다.
이와 같은 과정에 의해, 마스터와 슬레이브 간에 통신에러가 발생하는 것을 방지할 수 있게 된다.
이상 설명한 바와 같이 본 발명에 따르면, I2C프로토콜을 사용하는 전자장치에서, 마스터가 소정 슬레이브의 동작시간을 고려하여 클럭을 조정하여 제공함으로써, 마스터와 슬레이브 사이에서 발생하는 통신에러를 개선할 수 있게 된다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (21)

  1. 복수의 슬레이브; 및
    상기 복수의 슬레이브와 데이터 통신을 수행하는데 필요한 클럭을 상기 복수 의 슬레이브가 상기 마스터로부터 수신한 명령을 처리하는데 필요한 동작시간 정보에 따라 생성하여 상기 복수의 슬레이브에 제공하는 마스터;를 포함하는 것을 특징으로 하는 전자장치.
  2. 제1항에 있어서,
    상기 마스터는,
    상기 복수의 슬레이브 중, 통신에러가 발생한 슬레이브로부터 승인(Acknowledge)신호를 수신하는데 필요한 클럭을 상기 동작시간 정보에 따라 조정하여 생성하는 것을 특징으로 하는 전자장치.
  3. 제2항에 있어서,
    상기 마스터는,
    상기 승인신호를 수신하는데 필요한 클럭을 상기 동작시간 동안 로우 레벨로 유지한 후, 하이 레벨로 변경하여 생성하는 것을 특징으로 하는 전자장치.
  4. 제1항에 있어서,
    상기 마스터는,
    상기 통신에러가 발생한 슬레이브에 대한 동작시간 정보가 저장된 저장부를 포함하는 것을 특징으로 하는 전자장치.
  5. 제1항에 있어서,
    상기 마스터는,
    SCL(Serial Clock Line)을 검사하여, 통신에러를 판단하는 것을 특징으로 하는 전자장치.
  6. 제5항에 있어서,
    상기 마스터는,
    상기 복수의 슬레이브로부터 승인신호를 수신하는데 필요한 클럭이 상기 동작시간 정보에 대응되는 시간만큼 로우 레벨로 유지되면, 상기 통신에러가 발생한 것으로 판단하는 것을 특징으로 하는 전자장치.
  7. 제5항에 있어서,
    상기 마스터는,
    상기 SCL을 소정 횟수 동안 반복 검사하여, 상기 통신에러를 판단하는 것을 특징으로 하는 전자장치.
  8. 복수의 슬레이브와 통신하는 마스터에 있어서,
    상기 복수의 슬레이브에 제공하기 위한 데이터를 생성하는 데이터생성부;
    상기 데이터를 제공하는데 필요한 클럭을 상기 복수의 슬레이브에 전달하는 클럭생성부; 및
    상기 복수의 슬레이브가 상기 마스터로부터 수신한 명령을 처리하는데 필요한 동작시간 정보에 따라, 클럭을 생성하도록 상기 클럭생성부를 제어하는 제어부;를 포함하는 것을 특징으로 하는 마스터.
  9. 제8항에 있어서,
    상기 제어부는,
    상기 복수의 슬레이브 중, 통신에러가 발생한 슬레이브로부터 승인(Acknowledge)신호를 수신하는데 필요한 클럭을 상기 동작시간 정보에 따라 조정하도록 상기 클럭생성부를 제어하는 것을 특징으로 하는 마스터.
  10. 제9항에 있어서,
    상기 제어부는,
    상기 승인신호를 수신하는데 필요한 클럭을 상기 동작시간 동안 로우 레벨로 유지한 후, 하이 레벨로 변경하도록 상기 클럭생성부를 제어하는 것을 특징으로 하는 마스터.
  11. 제8에 있어서,
    상기 통신에러가 발생한 슬레이브에 대한 동작시간 정보가 저장된 저장부;를 더 포함하는 것을 특징으로 하는 마스터.
  12. 제8항에 있어서,
    상기 클럭생성부에 연결된 SCL(Serial Clock Line)을 검사하여, 통신에러를 판단하여, 상기 제어부에 전달하는 에러감지부;를 더 포함하는 것을 특징으로 하는 마스터.
  13. 제12항에 있어서,
    상기 에러감지부는,
    상기 복수의 슬레이브로부터 승인신호를 수신하는데 필요한 클럭이 상기 동작시간 정보에 대응되는 시간만큼 로우 레벨로 유지되면, 상기 통신에러가 발생한 것으로 판단하는 것을 특징으로 하는 마스터.
  14. 제12항에 있어서,
    상기 에러감지부는,
    상기 SCL을 소정 횟수 동안 반복 검사하여, 상기 통신에러를 판단하는 것을 특징으로 하는 마스터.
  15. 복수의 슬레이브와 마스터 간의 통신방법에 있어서,
    상기 복수의 슬레이브와 통신하는데 필요한 클럭을 상기 복수의 슬레이브가 상기 마스터로부터 수신한 명령을 처리하는데 필요한 동작시간 정보에 따라 생성하는 단계; 및
    상기 클럭에 따라 상기 복수의 슬레이브와 상기 마스터 간에 데이터통신을 수행하는 단계;를 포함하는 것을 특징으로 하는 통신방법.
  16. 제15항에 있어서,
    상기 클럭을 생성하는 단계는,
    상기 복수의 슬레이브 중, 통신에러가 발생한 슬레이브로부터 승인(Acknowledge)신호를 수신하는데 필요한 클럭을 상기 동작시간 정보에 따라 조정하여 생성하는 단계인 것을 특징으로 하는 통신방법.
  17. 제16항에 있어서,
    상기 클럭을 생성하는 단계는,
    상기 승인신호를 수신하는데 필요한 클럭을 상기 동작시간 동안 로우 레벨로 유지한 후, 하이 레벨로 변경하여 생성하는 단계인 것을 특징으로 하는 통신방법.
  18. 제15항에 있어서,
    상기 통신에러가 발생한 슬레이브에 대한 동작시간 정보가 저장되는 단계;를 더 포함하는 것을 특징으로 하는 통신방법.
  19. 제15항에 있어서,
    상기 마스터가 상기 복수의 슬레이브로 클럭을 제공하는 SCL(Serial Clock Line)을 검사하여, 통신에러를 판단하는 단계;를 더 포함하는 것을 특징으로 하는 통신방법.
  20. 제19항에 있어서,
    상기 통신에러를 판단하는 단계는,
    상기 복수의 슬레이브로부터 승인신호를 수신하는데 필요한 클럭이 상기 동작시간 정보에 대응되는 시간만큼 로우 레벨로 유지되면, 상기 통신에러가 발생한 것으로 판단하는 단계인 것을 특징으로 하는 통신방법.
  21. 제19항에 있어서,
    상기 통신에러를 판단하는 단계는,
    상기 SCL을 소정 횟수 동안 반복 검사하여, 상기 통신에러를 판단하는 단계인 것을 특징으로 하는 통신방법.
KR1020060090044A 2006-09-18 2006-09-18 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치 KR100778114B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060090044A KR100778114B1 (ko) 2006-09-18 2006-09-18 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치
US11/746,700 US20080071879A1 (en) 2006-09-18 2007-05-10 Communication method for improving communication error and electronic device using the same
EP07109734A EP1901473A2 (en) 2006-09-18 2007-06-06 Communication method for improving communication error and electronic device using the same
CNA2007101283648A CN101150386A (zh) 2006-09-18 2007-07-10 用于改进通信错误的通信方法和使用所述方法的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060090044A KR100778114B1 (ko) 2006-09-18 2006-09-18 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치

Publications (1)

Publication Number Publication Date
KR100778114B1 true KR100778114B1 (ko) 2007-11-21

Family

ID=38692099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060090044A KR100778114B1 (ko) 2006-09-18 2006-09-18 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치

Country Status (4)

Country Link
US (1) US20080071879A1 (ko)
EP (1) EP1901473A2 (ko)
KR (1) KR100778114B1 (ko)
CN (1) CN101150386A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078985A (ko) * 2013-12-31 2015-07-08 한국전자통신연구원 N+1 다중화 구조의 스위치 패브릭 카드에서의 마스터 클럭원 설정 방법 및 동기 클럭 제공 시스템

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011106016A1 (en) * 2010-02-26 2011-09-01 Hewlett-Packard Development Company, L.P. Restoring stability to an unstable bus
EP2656226B1 (en) * 2010-12-22 2015-07-22 GE Energy Power Conversion Technology Limited Communications architecture for providing data communication, synchronization and fault detection between isolated modules
GB201211340D0 (en) * 2012-06-26 2012-08-08 Nordic Semiconductor Asa Control of semiconductor devices
JP6792314B2 (ja) * 2016-04-22 2020-11-25 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
JP6786871B2 (ja) * 2016-05-18 2020-11-18 ソニー株式会社 通信装置、通信方法、プログラム、および、通信システム
CN106201984A (zh) * 2016-07-15 2016-12-07 青岛海信电器股份有限公司 一种数据读取方法及装置
CN109002412B (zh) * 2018-07-03 2021-05-25 郑州云海信息技术有限公司 基于I2C总线hold time定位通信故障的系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051899A (ko) * 1996-12-24 1998-09-25 배순훈 I²c 버스의 인터럽트 발생 장치
KR20000067174A (ko) * 1999-04-24 2000-11-15 김영환 인터아이씨의 제너럴콜 어크날리지장치및 방법
KR20030062900A (ko) * 2002-01-21 2003-07-28 엘지전자 주식회사 Ｉｉｃ 시스템의 충돌방지방법 및 장치
KR20050072502A (ko) * 2004-01-06 2005-07-12 삼성전자주식회사 동작모드 자동전환이 가능한 ｉ2ｃ 버스 컨트롤러
KR20070003302A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 최적화된 딜레이 타임 결정 방법, 장치 및 최적화된 딜레이타임 결정 프로그램이 기록된 컴퓨터로 판독 가능한기록매체

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7089338B1 (en) * 2002-07-17 2006-08-08 Cypress Semiconductor Corp. Method and apparatus for interrupt signaling in a communication network
US7391788B2 (en) * 2002-11-01 2008-06-24 Broadcom Corporation Method and system for a three conductor transceiver bus
EP1494125A1 (en) * 2003-07-03 2005-01-05 Thomson Licensing S.A. Method and data structure for random access via a bus connection
JP4791696B2 (ja) * 2004-03-02 2011-10-12 オンセミコンダクター・トレーディング・リミテッド データ転送メモリ及びモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051899A (ko) * 1996-12-24 1998-09-25 배순훈 I²c 버스의 인터럽트 발생 장치
KR20000067174A (ko) * 1999-04-24 2000-11-15 김영환 인터아이씨의 제너럴콜 어크날리지장치및 방법
KR20030062900A (ko) * 2002-01-21 2003-07-28 엘지전자 주식회사 Ｉｉｃ 시스템의 충돌방지방법 및 장치
KR20050072502A (ko) * 2004-01-06 2005-07-12 삼성전자주식회사 동작모드 자동전환이 가능한 ｉ2ｃ 버스 컨트롤러
KR20070003302A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 최적화된 딜레이 타임 결정 방법, 장치 및 최적화된 딜레이타임 결정 프로그램이 기록된 컴퓨터로 판독 가능한기록매체

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078985A (ko) * 2013-12-31 2015-07-08 한국전자통신연구원 N+1 다중화 구조의 스위치 패브릭 카드에서의 마스터 클럭원 설정 방법 및 동기 클럭 제공 시스템
KR101660094B1 (ko) 2013-12-31 2016-09-26 한국전자통신연구원 N+1 다중화 구조의 스위치 패브릭 카드에서의 마스터 클럭원 설정 방법 및 동기 클럭 제공 시스템

Also Published As

Publication number Publication date
US20080071879A1 (en) 2008-03-20
EP1901473A2 (en) 2008-03-19
CN101150386A (zh) 2008-03-26

Similar Documents

Publication Publication Date Title
KR100778114B1 (ko) 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치
KR102035986B1 (ko) 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템
US20190272252A1 (en) Method of processing deadlock of i2c bus, electronic device and communication system
JP4421649B2 (ja) 集積化後置増幅器、レーザ・ドライバおよびコントローラ
JP2008539497A (ja) 集積回路間におけるスレーブ装置の装置識別コーディング
US20060277339A1 (en) Communication apparatus, switching method, and switching program
JP7082311B2 (ja) データ通信装置
US10721022B2 (en) Communication apparatus, communication method, program, and communication system
KR20060114270A (ko) 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치
US20200272532A1 (en) Communication apparatus, communication method, program, and communication system
CN109154925A (zh) 通信设备、通信方法、程序和通信系统
JP2007515143A (ja) オペレーション・コードにより動的に調整可能なデータ・フィールドを有する二線式インタフェース
US7930582B2 (en) Image processing apparatus and method of transmitting reference clock
US20140068108A1 (en) Electrical device and method of setting address
KR101082110B1 (ko) 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치
JP5097516B2 (ja) 制御信号通信方法、光トランシーバシステム、光トランシーバ装置
JP2006079621A (ja) ベースバンドプロセッサと無線周波数集積モジュールとの間のデジタルプログラミングインターフェース
US10892852B2 (en) Communication apparatus, communication method, program, and communication system
KR100261149B1 (ko) 피씨아이(pci) 이더넷(ethernet) 제어장치 및 제어방법
JP6762546B1 (ja) シリアル通信方法及びシリアル通信システム
US10824582B2 (en) Communication apparatus, communication method, program, and communication system
KR20160043378A (ko) 복수개의 모듈들을 구비하는 차량 기기의 업데이트 장치 및 방법
JP2005084792A (ja) データ通信ユニット
KR100295683B1 (ko) 인터아이씨의 제너럴콜 어크날리지장치및 방법
JPH08202207A (ja) オプション機器接続状態検知装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee