CN109154925A - 通信设备、通信方法、程序和通信系统 - Google Patents
通信设备、通信方法、程序和通信系统 Download PDFInfo
- Publication number
- CN109154925A CN109154925A CN201780029056.1A CN201780029056A CN109154925A CN 109154925 A CN109154925 A CN 109154925A CN 201780029056 A CN201780029056 A CN 201780029056A CN 109154925 A CN109154925 A CN 109154925A
- Authority
- CN
- China
- Prior art keywords
- transmission
- signal
- data
- communication equipment
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
- H04L5/0055—Physical resource allocation for ACK/NACK
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/24—Interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
提供了一种通信设备,包括:发送/接收单元,向/从不同设备发送/接收信号;确认信号检测单元,检测接收确认信号和未接收确认信号中的一个,从已经接收了从发送/接收单元发送的信号的该不同设备发送该接收确认信号和所述未接收确认信号;以及冲突避免单元,当确认信号检测单元检测到未接收确认信号时,冲突避免单元指示发送/接收单元在忽略未接收确认信号之后的预定位数之后发送中止信号,用于指示中断通信。
Description
技术领域
本公开涉及一种通信设备、一种通信方法、一种程序和一种通信系统,更具体地,涉及一种能够更可靠地进行通信的通信设备、通信方法、程序和通信系统。
<交叉引用相关申请>
本申请要求于2016年5月18日提交的日本在先专利申请JP2016-099954的权益,其全部内容通过引用结合于此。
背景技术
例如,在过去,I2C(内部集成电路)经常用作总线IF(接口),该总线IF(接口)用于经由其上安装有多个器件的板中的总线在该多个器件之间进行通信。
此外,近年来,期望实现提高I2C速度,并且I3C(改进的内部集成电路)被规定为下一代标准。在I3C中,主设备和从设备能够通过使用两条信号线路来执行双向通信。例如,执行从主设备到从设备的数据传输(写传输)和从设备到主设备的数据传输(读传输)。
例如,在日本专利申请公开第2000-99448号中,公开了一种数字数据处理系统,其中,主设备处理器和子系统控制器通过I2C彼此连接。此外,在日本专利申请公开第2002-175269号中,公开了一种在标准I2C协议的上部实现以分层状态设置的通信协议的方法。
引文列表
专利文献
PTL 1:日本专利申请公开第2000-99448号
PTL 2:日本专利申请公开第2002-175269号
发明内容
技术问题
顺便提及,尽管规定在例如上述I3C中,在主设备或从设备中执行奇偶校验、CRC(循环冗余校验)等的误差检测,但是也发送/接收针对没有准备好这种误差检测的信号。因此,人们担心当在没有准备好针对误差检测的信号中发生误差时,主设备或从设备难以进行正常通信。
鉴于上述情况,做出本公开,以便能够更可靠地进行通信。
技术方案
根据本公开第一方面的通信设备,包括:发送/接收单元,其向一不同的设备发送信号和/或从一不同的设备接收信号;确认信号检测单元,其检测接收确认信号和未接收确认信号中的一个,从已经接收了从所述发送/接收单元发送的信号的一不同设备发送所述接收确认信号和所述未接收确认信号;以及冲突避免单元,当所述确认信号检测单元检测到所述未接收确认信号时,所述冲突避免单元指示所述发送/接收单元在忽略在所述未接收确认信号之后的预定位数之后发送中止信号,用于指示中断通信。
根据本公开的第一方面的通信方法或程序,包括:向一不同的设备发送信号和/或从一不同的设备接收信号;检测接收确认信号和未接收确认信号中的一个,从已经接收了所发送的信号的一不同设备发送所述接收确认信号和所述未接收确认信号;以及当检测到所述未接收确认信号时,在忽略在所述未接收确认信号之后的预定位数之后,发送中止信号,用于指示中断通信。
在本公开的第一方面,向一不同的设备发送信号和/或从一不同的设备接收信号;检测接收确认信号和未接收确认信号中的一个,从已经接收了所发送的信号的一不同设备发送所述接收确认信号和所述未接收确认信号;以及当检测到所述未接收确认信号时,在忽略在所述未接收确认信号之后的预定位数之后,发送中止信号,用于指示中断通信。
根据本公开第二方面的通信系统,包括:第一通信设备,其主动控制总线;以及第二通信设备,其根据所述第一通信设备的控制进行通信,其中,所述第一通信设备包括:发送/接收单元,其向第二通信设备发送信号和/或从第二通信设备接收信号;确认信号检测单元,其检测接收确认信号和未接收确认信号中的一个,从已经接收了从所述发送/接收单元发送的信号的第二通信设备发送所述接收确认信号和所述未接收确认信号;以及冲突避免单元,当所述确认信号检测单元检测到所述未接收确认信号时,所述冲突避免单元指示所述发送/接收单元在忽略在所述未接收确认信号之后的预定位数之后发送中止信号,用于指示中断通信。
在本公开的第二方面中,在主动控制总线的第一通信设备和根据第一通信设备的控制进行通信的第二通信设备之间进行通信。在第一通信设备中,向第二通信设备发送信号和/或从第二通信设备接收信号;检测接收确认信号和未接收确认信号中的一个,从已经接收了所发送的信号的第二通信设备发送所述接收确认信号和所述未接收确认信号;以及当检测到所述未接收确认信号时,在忽略在所述未接收确认信号之后的预定位数之后,发送中止信号,用于指示中断通信。
发明的有益效果
根据本公开的第一和第二方面,可以更可靠地进行通信。
附图说明
[图1]图1是示出应用本技术的总线IF的实施例的配置示例的方框图。
[图2]图2是描述冲突误差的示图。
[图3]图3示出用于避免冲突误差的格式的示例的示图。
[图4]图4是描述DDR模式中主设备的通信处理的流程图。
[图5]图5示出主设备的配置示例的电路图。
[图6]图6示出用于避免冲突误差的格式的另一示例的示图。
[图7]图7是示出应用本技术的计算机的实施例的配置示例的方框图。
具体实施方式
在下文中,将参考附图详细描述应用本技术的具体实施例。
<总线IF的配置示例>
图1是示出应用本技术的总线IF的实施例的配置示例的方框图。
图1所示的总线IF 11包括经由数据信号线路14-1和时钟信号线路14-2相互连接的主设备12和三个从设备13-1至13-3。
主设备12主动控制总线IF 11,并且能够经由数据信号线路14-1和时钟信号线路14-2与从设备13-1至13-3通信。
从设备13-1至13-3均能够在主设备12的控制下经由数据信号线路14-1和时钟信号线路14-2与主设备12通信。注意,从设备13-1至13-3类似地配置,并且在不需要区分的情况下,在下文中简称为从设备13。这同样适用于构成从设备13的每个方框。
数据信号线路14-1和时钟信号线路14-2用于在主设备12和从设备13之间发送信号。例如,在总线IF 11中,经由数据信号线路14-1一次一位地连续发送串行数据(SDA),并且经由时钟信号线路14-2发送具有预定频率的串行时钟(SCL)。
此外,在总线IF 11中,规定了符合I3C标准的具有不同通信速率的多种发送方法,并且主设备12能够在发送方法之间切换。例如,在总线IF 11中,根据数据的传输速率,规定了SDR(标准数据速率)模式和HDR(高数据速率)模式。在SDR模式中以正常传输速率执行数据通信,并且在HDR模式中以高于SDR模式中的传输速率执行数据通信。此外,在HDR模式中,DDR(双数据速率)模式、TSP(三进制符号纯总线)模式和TSL(三进制符号遗留包含总线)模式这三种模式由标准定义。注意,在总线IF 11中,规定当通信开始时以SDR模式进行通信。
主设备12包括发送/接收单元21、误差检测单元22、确认信号检测单元23和冲突避免单元24。
发送/接收单元21经由数据信号线路14-1和时钟信号线路14-2向/从从设备13发送/接收信号。例如,发送/接收单元21根据通过驱动时钟信号线路14-2而发送的串行时钟的时序,通过驱动数据信号线路14-1(将电势切换到H电平或L电平)来向从设备13发送信号。此外,发送/接收单元21接收从根据时钟信号线路14-2的串行时钟的时序驱动数据信号线路14-1的从设备13发送的信号。注意,由主设备12侧执行时钟信号线路14-2的驱动。
误差检测单元22检测由发送/接收单元21接收的信号具有误差。例如,误差检测单元22能够通过对由发送/接收单元21接收的信号执行奇偶校验或循环冗余校验(CRC)或者检查当传输权由从设备13传输到主设备12时发出的令牌来检测误差。然后,在误差检测单元22检测到由发送/接收单元21接收到的信号具有误差的情况下,误差检测单元22能够指示发送/接收单元21例如再次与从设备13从一开始进行通信。
例如,误差检测单元22通过对发送/接收单元21接收的数据执行奇偶校验(其中,从从设备13发送的数据中包含的两位中的一位是偶数奇偶校验,另一位是奇数奇偶校验)来检测发生了误差。因此,即使主设备12和从设备13都不驱动数据信号线路14-1时,误差检测单元22也能够检测数据是否正确。
确认信号检测单元23通过检测从接收了从发送/接收单元21发送的信号的从设备13发送的ACK(接收确认信号)或NACK(未接收确认信号)来确认从设备13是否成功接收了命令、数据等。例如,在总线IF 11中,规定当信号中没有发生误差并且从设备13已经成功接收到命令、数据等时,从设备13向主设备12发送ACK。此外,在总线IF 11中,描述了当信号中发生误差并且从设备13未接收到命令、数据等时,从设备13向主设备12发送NACK。
因此,在确认信号检测单元23从主设备12发送的命令、数据等中检测到从从设备13发送的ACK的情况下,确认信号检测单元23能够确认从设备13已经成功地接收到命令、数据等。另一方面,在确认信号检测单元23从主设备12发送的命令、数据等中检测从设备13发送的NACK的情况下,确认信号检测单元23能够确认从设备13未接收命令、数据等。
在确认信号检测单元23检测到NACK的情况下,例如,冲突避免单元24指示发送/接收单元21发送中止信号,用于指示在忽略了NACK之后的预定位数之后中断通信,这将在后面参考图3进行描述。因此,冲突避免单元24能够防止例如与从设备13发送的读取数据和从主设备12发送的HDR终止命令发生冲突。
此外,在发送/接收单元21接收到用于指示发送CRC字的前导码并且误差检测单元22检测到在前导码之后接收的信号具有令牌误差或CRC误差的情况下,冲突避免单元24在指示发送/接收单元21发送用于指示中断通信的中止信号之前,根据与CRC字和前导码之后的读取数据之间的差值对应的位数来发送时钟。因此,冲突避免单元24能够防止例如与从从设备13发送的读取数据和从主设备12发送的HDR终止命令发生冲突。
从设备13包括发送/接收单元31和误差检测单元32。
发送/接收单元31经由数据信号线路14-1和时钟信号线路14-2向/从主设备12发送/接收信号。例如,发送/接收单元31接收从根据时钟信号线路14-2的串行时钟的时序驱动数据信号线路14-1的主设备12发送的信号。此外,发送/接收单元31通过根据时钟信号线路14-2的串行时钟的时序驱动数据信号线路14-1来向主设备12发送信号。
误差检测单元32检测到由发送/接收单元31接收的信号具有误差,与主设备12的误差检测单元22类似。然后,在由发送/接收单元31接收的信号没有误差的情况下,误差检测单元32促使发送/接收单元31向主设备12发送ACK,该ACK表示已经成功接收由信号发送的命令、数据等。另一方面,在由发送/接收单元31接收的信号有误差的情况下,误差检测单元32促使发送/接收单元31向主设备12发送NACK,该NACK表示未接收由信号发送的命令、数据等。
此外,在由发送/接收单元31接收的信号具有误差并且难以进行正常通信的情况下,例如,误差检测单元32忽略后续通信,停止对主设备12的响应,并且促使从设备13处于待机状态。
由于总线IF 11如上所述配置,所以主设备12和从设备13能够经由数据信号线路14-1和时钟信号线路14-2发送/接收信号,并且通过冲突避免单元24防止发生冲突,能够更可靠地进行通信。
<冲突发生的描述>
现在,在描述利用冲突避免单元24防止发生冲突的方法之前,将参考图2描述冲突发生。
在总线IF 11中,规定了称为前导码的两位信号用于指定在DDR模式中接下来要发送的数据类型。顺便提及,因为在前导码中没有准备用奇偶校验或CRC进行误差检测,所以当在前导码中发生误差时,难以检测误差。
例如,在主设备12向从设备13发送用于指示读取数据的读取命令之后的前导码中,规定第一位由主设备12驱动,第二位由从设备13驱动。然后,从设备13能够用第二位发送ACK或NACK。例如,规定表示成功接收读取命令的ACK将已经发送读取命令的前导码的第二位驱动到0。另一方面,规定表示未接收读取命令的NACK将发送读取命令的前导码的第二位驱动到1。
然而,在该前导码的第二位中发生了1位值反转的1位误差的情况下,例如,主设备12错误地识别ACK和NACK。
具体地,如图2的上侧所示,在成功接收读取命令的情况下,从设备13将前导码的第二位驱动到0(即,发送ACK),并且在前导码之后发送读取数据(DDR数据)。注意,图2中的阴影部分表示其由从设备13驱动。
另一方面,如图2的下侧所示,在前导码的第二位中发生了1位误差并且前导码的第二位是1的情况下,主设备12错误地认为NACK是从从设备13发送的。因此,在这种情况下,主设备12响应于从设备13未能接收到读取命令这一错误认识,发送HDR终止命令(HDR退出),该命令指示在HDR模式中终止通信。
因此,人们担心从从设备13发送的读取数据和从主设备12发送的HDR终止命令冲突。因此,此后,即使主设备12发送HDR终止命令,从设备13也不能终止HDR模式,因为从设备13难以正常接收HRD终止命令。因此,假设总线IF 11死锁并且处于不可通信状态。
有鉴于此,在总线IF 11中,规定当检测到NACK时,主设备12发送用于指示在忽略了NACK之后的预定位数之后中断通信的中止信号。因此,即使在发生了上述1位误差时,也可以防止从从设备13发送的读取数据和从主设备12发送的HDR终止命令发生冲突。
<冲突防止的描述>
在图3中,示出了当主设备12已经接收到NACK时的格式,以防止在总线IF 11中发送读取命令之后由于在前导码的第二位上发生1位误差而发生冲突。
如图3所示,在总线IF 11中,在主设备12检测到发送读取命令(读取CMD)之后的前导码的第二位是1的情况下,规定在读取命令后发送的前导码之后的18位(与响应于读取命令发送的读取数据的位数相同)是冲突防止时钟时段。然后,在总线IF 11中,规定主设备12忽略冲突防止时钟时段和在冲突防止时钟时段之后的前导码的第一位(即,NACK之后的19位),并且在将前导码的第二位驱动到0之前,发送对应于位数的时钟。
注意,在总线IF 11中,规定从设备13在接收读取命令时发送后续前导码之后的18位的读取数据。此外,在总线IF 11中,规定在从设备13发送读取数据之后,在前导码中第一位由从设备13驱动,第二位由主设备12驱动。然后,在总线IF 11中,规定了用于指示执行主设备中止的中止信号,其中,在该前导码的第二位是0的情况下,主设备12中断与从设备13的通信。注意,为了可靠地执行主设备中止,主设备12执行在读取数据之后发送/接收的前导码的第二位的驱动。
因此,如图3所示,在将冲突防止时钟时段之后的前导码的第二位驱动为0的情况下,即,当从从设备13发送读取数据时,主设备12在读取数据之后发送/接收的两位的前导码的第二位的时序,发送中止信号,从设备13能够通过检测到主设备12已经发送中止信号来中止发送读取数据。因此,当主设备12在该前导码之后发送HDR终止命令(HDR退出)时,从设备13能够根据HDR终止命令终止HDR模式。此后,主设备12和从设备13在SDR模式中再次进行通信。
即,主设备12在检测到NACK之后不会如图2所示立即发送HDR终止命令。如图3所示,在检测到NACK之后,主设备12另外发送对应于冲突防止时钟时段的时钟,并且在冲突防止时钟时段之后的前导码之后,发送HRD终止命令。
因此,即使当主设备12检测到发送读取命令之后的前导码的第二位是1(即,NACK),也可以防止发生参考图2描述的冲突。即,即使当主设备12错误地将从从设备13发送的ACK识别为NACK时,也可以防止总线IF 11死锁,并且更可靠地进行通信。
<防止冲突发生的通信方法>
图4是描述通信处理(DDR读取)的流程图,其中,主设备12在作为HDR模式之一的DDR模式中从从设备13读取数据。
在步骤S11中,主设备12执行将通信从SDR模式切换到HDR模式的处理。具体地,在主设备12中,发送/接收单元21驱动数据信号线路14-1和时钟信号线路14-2,并且发送广播命令(0x7E+R/W=0),该广播命令通知在SDR模式中将命令同时发送到构成总线IF 11的所有从设备13。此后,在主设备12中,当确认信号检测单元23接收到从从设备13发送的ACK,以确认成功接收广播命令时,发送/接收单元21发送用于切换到HDR模式的公共命令代码(ENTHDR CCC(0x20))。
在步骤S12中,主设备12的发送/接收单元21驱动数据信号线路14-1和时钟信号线路14-2,以发送读取命令。
在步骤S13中,确认信号检测单元23在发送读取命令之后检测前导码的第二位的值,并且确定从从设备13发送ACK和NACK中的哪一个。具体地,在确认信号检测单元23检测到发送读取命令之后前导码的第二位是0的情况下,确认信号检测单元23确定从从设备13发送ACK。另一方面,在确认信号检测单元23检测到发送读取命令之后前导码的第二位是1的情况下,确认信号检测单元23确定从从设备13发送NACK。
在步骤S13中,在确认信号检测单元23确定从从设备13发送ACK的情况下,处理进入步骤S14。发送/接收单元21接收在前导码之后发送的读取数据。此外,发送/接收单元21还接收在读取数据之后发送的前导码。
此后,处理进入步骤S15,并且发送/接收单元21确定HDR模式中的通信是否结束。例如,在读取数据之后发送的前导码表示将在前导码之后发送读取数据的情况下,发送/接收单元21确定HDR模式中的通信没有结束,处理返回到步骤S14,并且继续HDR模式中的通信。另一方面,例如,在读取数据之后发送的前导码表示将在前导码之后发送CRC字的情况下,发送/接收单元21确定HDR模式中的通信结束,并且在处理进入步骤S17之前,接收CRC字。
另一方面,在确认信号检测单元23在步骤S13中确定从从设备13发送NACK的情况下,处理进入步骤S16。
在步骤S16中,在忽略了NACK之后的预定位数之后,冲突避免单元24指示发送/接收单元21发送用于指示中断通信的中止信号。据此,如上参考图3所述,发送/接收单元21将中止信号发送到从设备13。
在步骤S16的处理之后,处理进入步骤S17,并且发送/接收单元21在中止信号之后发送HDR终止命令。此外,还在步骤S15中确定通信从HDR模式切换到SDR模式的情况下,发送/接收单元21在步骤S17中发送HDR命令。因此,主设备12在DDR模式中从从设备13读取数据的通信处理(DDR读取)结束。
如上所述,在总线IF 11中,即使在主设备12中检测到NACK并且从发生了1位误差的ACK导出NACK的情况下,也可以通过防止发生冲突,更可靠地进行通信。
<主设备的电路图>
接下来,图5是示出主设备12的配置示例的电路图。
如图5所示,主设备12包括SCL驱动控制单元51、放大单元52、H电平保持单元53、放大单元54、串行转换单元55、冲突误差检测器56、奇偶校验误差检测器57、CRC5误差检测单元58、并行转换单元59、令牌误差检测器60、ACK/NACK检测器61、前导码误差检测器62和状态机(FSM:有限状态机)63。
SCL驱动控制单元51根据从状态机63输出的参考频率的信号生成将经由时钟信号线路14-2提供给从设备13的串行时钟,以控制驱动时钟信号线路14-2。
放大单元52将由SCL驱动控制单元51生成的时钟信号放大到经由时钟信号线路14-2发送所需的预定电平,并将其输出到时钟信号线路14-2。
H电平保持单元53将数据信号线路14-1的电平保持在H电平。
放大单元54将经由数据信号线路14-1发送的串行数据放大到预定电平,输出该数据,并将经由数据信号线路14-1发送的串行数据放大到在主设备12中处理所需的电平。
串行转换单元55将从状态机63输出的并行数据转换成串行数据,并将其输出。
冲突误差检测器56通过比较从串行转换单元55输出的串行数据和经由数据信号线路14-1发送的串行数据来检测数据信号线路14-1上的冲突误差。
奇偶校验误差检测器57使用为基于偶数或奇数检测位误差而添加的5位数据来检测经由数据信号线路14-1发送的串行数据的误差,并通知状态机63误差检测结果。
CRC5误差检测单元58使用为基于CRC检测位误差而添加的5位数据来检测经由数据信号线路14-1发送的串行数据的误差,并通知状态机63误差检测结果。
并行转换单元59将经由数据信号线路14-1发送的串行数据转换成并行数据,并将其输出。
令牌误差检测器60通过检查由并行转换单元59转换的并行数据中包含的令牌的位序列来检测令牌是否具有误差,并通知状态机63误差检测结果。
ACK/NACK检测器61对应于图1中的确认信号检测单元23,并且从由并行转换单元59转换的并行数据中检测从从设备13发送的ACK或NACK,并且通知状态机63检测结果(ACK/NACK)。
前导码误差检测器62检测由并行转换单元59转换的并行数据中包含的前导是否有误差,并通知状态机63误差检测结果。
状态机63是顺序电路,其中,下一状态由输入条件和当前状态确定,并且用作图1中的发送/接收单元21和冲突避免单元24。具体地,在从ACK/NACK检测器61获得的检测结果是ACK的情况下,状态机63处于接收读取数据的状态,其中,ACK/NACK检测器61获得的ACK或NACK的检测结果作为输入。另一方面,在ACK/NACK检测器61获得的检测结果是NACK的情况下,状态机63忽略冲突防止时钟时段和在冲突防止时钟时段之后的第一位,并且处于发送中止信号的状态。
如上所述配置主设备12,并且即使当如上所述,从设备13发送的ACK被误认为NACK时,也可以防止总线IF 11死锁,并且更可靠地进行通信。
注意,尽管在上述实施例中描述了主设备12在冲突防止时钟时段之后的前导码之后发送HDR终止命令的示例,但是只要可以通过防止发生冲突来恢复通信,则不一定需要发送HDR终止命令。
例如,代替图3中的HDR终止命令,如图6所示,主设备12可以发送重新开始命令(HDR重新开始),用于指示在冲突防止时钟时段之后的前导码之后在HDR模式中重新开始通信。如上所述,在总线IF 11中,在根据主设备中止中断通信之后,发送重新开始命令的主设备12可以再次在HDR模式中进行通信。
注意,本技术不限于根据I3C标准的总线IF 11,并且可以应用于根据其他标准的总线IF 11。此外,尽管示出了从设备13-1至13-3在图1中所示的总线IF 11中彼此连接的配置示例,但是从设备13的数量例如可以是一个、两个或三个或更多。
注意,参考上述流程图描述的处理不一定需要按照流程图描述的顺序在时序序列中执行,并且还包括并行或单独执行的处理(例如,并行处理或使用对象的处理)。此外,该程序可以由一个CPU处理,或者可以由多个CPU分散处理。
此外,“系统”是指在本文中包括多个设备的整个设备。
此外,上述处理序列可以由硬件或软件执行。如果处理序列由软件执行,则配置软件的程序从存储程序的程序记录介质安装到计算机中。在此处,计算机包括包含在专用硬件中的计算机以及例如安装能够执行各种功能的各种程序的通用个人计算机。
<硬件的配置示例>
图7是示出通过程序执行上述处理序列的计算机的硬件的配置示例的方框图。
在计算机中,CPU(中央处理单元)101、ROM(只读存储器)102、RAM(随机存取存储器)103和EEPROM(电子可擦除和可编程只读存储器)104经由总线105相互连接。输入/输出接口106进一步连接到总线105。输入/输出接口106连接到外部(例如,图1中的数据信号线路14-1和时钟信号线路14-2)。
在如上所述配置的计算机中,经由总线105将存储在例如ROM 102和EEPROM 104中的程序加载到RAM 103中并执行这些程序的CPU 101执行上述一系列处理。此外,由计算机(CPU 101)执行的程序可以预先存储在ROM 102中。或者,这些程序可以经由输入/输出接口106从外部安装到EEPROM 104中或者更新。
应当注意,本技术可以采用以下配置。
(1)一种通信设备,包括:
发送/接收单元,向/从一不同的设备发送/接收信号;
确认信号检测单元,其检测接收确认信号和未接收确认信号中的一个,从已经接收了从所述发送/接收单元发送的信号的一不同设备发送所述接收确认信号和所述未接收确认信号;以及
冲突避免单元,当所述确认信号检测单元检测到所述未接收确认信号时,所述冲突避免单元指示所述发送/接收单元在忽略在所述未接收确认信号之后的预定位数之后发送中止信号,用于指示中断通信。
(2)根据上述(1)所述的通信设备,其中,
当检测到所述未接收确认信号时,所述发送/接收单元发送时钟,所述时钟的数量与预定数量相同。
(3)根据上述(2)所述的通信设备,其中,
所述发送/接收单元响应于发送用于指示不同设备读取数据的读取命令,发送与从不同设备发送的读取数据的位数对应的时钟,并且至少在用于发送时钟的周期内忽略信号。
(4)根据上述(3)所述的通信设备,其中,
当从不同设备发送读取数据时,所述发送/接收单元在两位的前导码的第二位的时序发送中止信号,在读取数据之后发送/接收所述前导码。
(5)根据上述(1)至(4)中任一项所述的通信设备,其中,
所述发送/接收单元在中止信号之后发送用于指示终止特定通信模式的命令。
(6)根据上述(1)至(4)中任一项所述的通信设备,其中,
所述发送/接收单元在中止信号之后发送用于指示在特定通信模式中重新开始通信的命令。
(7)根据上述(1)至(6)中任一项所述的通信设备,还包括:
误差检测单元,其通过将在用于指定接下来要发送的数据类型的前导码之后接收的信号的位序列和在由要发送的前导码指定的类型中要发送的位序列进行比较,来检测误差,由所述发送/接收单元接收所述前导码,其中,当所述误差检测单元检测到误差时,所述冲突避免单元指示所述发送/接收单元发送中止信号,用于在发送与在前导码之后的预定位数对应的时钟之后,指示中断通信。
(8)根据上述(1)至(7)中任一项所述的通信设备,其中,
所述发送/接收单元接收从不同设备发送的读取数据,并驱动在读取数据之后发送/接收的前导码的第二位。
(9)根据上述(7)所述的通信设备,其中,
所述误差检测单元通过对由所述发送/接收单元接收的数据执行奇偶校验来检测误差,其中,在数据中包含的两位的奇偶校验中的一位是偶数奇偶校验,另一位是奇数奇偶校验。
(10)根据上述(1)至(9)中任一项所述的通信设备,其中,
所述发送/接收单元能够在SDR(标准数据速率)模式和HDR(高数据速率)模式中发送/接收信号,在SDR模式中以正常传输速率执行数据通信,在HDR模式中以高于SDR模式的传输速率执行数据通信。
(11)根据上述(1)至(10)中任一项所述的通信设备,其中,
所述发送/接收单元经由数据信号线路和时钟信号线路这两条信号线路进行通信,经由数据信号线路一次一位地连续发送串行数据,经由时钟信号线路发送预定频率的串行时钟。
(12)根据上述(1)至(11)中任一项所述的通信设备,其中,
所述发送/接收单元进行符合I3C(改进的内部集成电路)标准的通信。
(13)一种通信方法,包括:
向/从不同设备发送/接收信号;
检测接收确认信号和未接收确认信号中的一个,从已经接收了发送的信号的不同设备发送所述接收确认信号和所述未接收确认信号;并且
当检测到所述未接收确认信号时,在忽略在所述未接收确认信号之后的预定位数之后,发送中止信号,用于指示中断通信。
(14)一种促使计算机执行通信处理的程序,包括以下步骤:
向/从不同设备发送/接收信号;
检测接收确认信号和未接收确认信号中的一个,从已经接收了发送的信号的不同设备发送所述接收确认信号和所述未接收确认信号;并且
当检测到所述未接收确认信号时,在忽略在所述未接收确认信号之后的预定位数之后,发送中止信号,用于指示中断通信。
(15)一种通信系统,包括:
第一通信设备,其主动控制总线;以及
第二通信设备,其根据所述第一通信设备的控制进行通信,其中,
所述第一通信设备包括:
发送/接收单元,其向/从不同的设备发送/接收信号;
确认信号检测单元,其检测接收确认信号和未接收确认信号中的一个,从已经接收了从所述发送/接收单元发送的信号的不同设备发送所述接收确认信号和所述未接收确认信号;以及
冲突避免单元,当所述确认信号检测单元检测到所述未接收确认信号时,所述冲突避免单元指示所述发送/接收单元在忽略在所述未接收确认信号之后的预定位数之后发送中止信号,用于指示中断通信。
本领域技术人员应当理解,根据设计要求和其他因素,可以进行各种修改、组合、子组合和变更,只要在所附权利要求或其等同物的范围内。
附图标记列表
11总线IF 12主设备 13从设备 14-1数据信号线路
14-2时钟信号线路 21发送/接收单元 22误差检测单元
23确认信号检测单元 24冲突避免单元 31发送/接收单元
32误差检测单元 51SCL驱动控制单元 52放大单元
53H电平保持单元 54放大单元 55串行转换单元
56冲突误差检测器 57奇偶校验误差检测器
58CRC5误差检测单元 59并行转换单元 60令牌误差检测器
61ACK/NACK检测器 62前导码误差检测器 63状态机。
Claims (20)
1.一种通信设备,包括:
发送和接收电路,被配置为与外部通信设备通信,所述发送和接收电路包括经由数据信号线路发送和接收数据并且经由时钟信号线路发送时钟;以及
控制电路,被配置为
检测由所述外部通信设备响应于来自所述发送和接收电路的信号所发送的确认信号或不存在确认信号中的至少一者;并且
在所述控制电路检测到所述不存在确认信号的情况下,使所述发送和接收电路防止针对所述不存在确认信号之后的至少预定位数的冲突。
2.根据权利要求1所述的通信设备,其中,所述控制电路检测到所述不存在确认信号是所述外部通信设备发送的前导码的第二位中的一位误差的结果。
3.根据权利要求1所述的通信设备,其中,所述控制电路包括状态机,所述状态机被配置为忽略在冲突防止时钟时段内所接收的数据,所述冲突防止时钟时段的持续时间至少对应于在所述不存在确认信号之后的所述预定位数。
4.根据权利要求1所述的通信设备,其中,所述发送和接收电路被配置为在所述发送电路正在防止冲突的时段内将所述数据信号线路保持在H电平。
5.根据权利要求1所述的通信设备,其中,当检测到所述不存在确认信号时,所述发送和接收电路发送多个时钟时段,所述时钟时段的数量与所述不存在确认信号之后的所述预定位数相同。
6.根据权利要求1所述的通信设备,其中,所述发送和接收电路发送时钟长达至少与响应于读取命令的发送由所述外部器件发送的数据的预定位数对应的持续时间,并且防止数据冲突至少长达用于发送时钟时段数的时段。
7.根据权利要求6所述的通信设备,其中,当从所述外部通信设备发送数据时,所述发送和接收电路在所述信号的前导码的第二位的时刻发送所述命令信号。
8.根据权利要求1所述的通信设备,其中,所述发送和接收电路在冲突防止时钟时段之后发送指示终止特定通信模式的命令,其中,所述冲突防止时钟时段的持续时间至少对应于在所述不存在确认信号之后的所述预定位数。
9.根据权利要求1所述的通信设备,其中,所述发送和接收电路在冲突防止时钟时段之后发送指示以特定通信模式重新开始通信的命令,其中,所述冲突防止时钟时段的持续时间至少对应于在所述不存在确认信号之后的所述预定位数。
10.根据权利要求1所述的通信设备,其中,
所述控制电路被配置为通过将所述发送和接收电路接收的数据的前导码之后的第一位序列与所述前导码指定的数据类型对应的第二位序列进行比较,检测误差,并且
在所述控制电路检测到所述误差的情况下,所述控制电路使所述发送和接收电路在发送时钟长达至少对应于所述前导码之后的第二预定位数的持续时间之后发送命令。
11.根据权利要求1所述的通信设备,其中,所述控制电路通过对所述发送和接收电路接收的数据执行奇偶校验来检测误差,其中,所述数据中包含的第一奇偶校验位是偶数奇偶校验,所述数据中包含的第二位是奇数奇偶校验。
12.根据权利要求1所述的通信设备,其中,所述发送和接收电路驱动在读取数据之后发送或接收的前导码的第二位。
13.根据权利要求1所述的通信设备,其中,所述发送和接收电路被配置为在SDR模式和HDR模式中通信,在SDR模式中以第一传输速率执行数据通信,在HDR模式中以高于所述第一传输速率的第二传输速率执行数据通信。
14.根据权利要求13所述的通信设备,其中,所述控制电路被配置为检测紧接在以HDR模式发送读取命令之后并且紧接在读取数据之前的前导码中的误差。
15.根据权利要求13所述的通信设备,其中,所述HDR模式包括多个额外模式,所述发送和接收电路能够以所述多个额外模式进行通信,所述多个额外模式包括:双数据速率模式、三进制符号纯总线模式、三进制符号遗留包含总线模式。
16.根据权利要求13所述的通信设备,其中,所述通信设备还被配置为经由模式改变信号切换所述外部通信设备的模式。
17.根据权利要求1所述的通信设备,其中,
所述数据信号线路顺序地逐位发送串行数据,并且
所述时钟信号线路发送具有预定频率的串行时钟。
18.一种通信系统,包括:
第一通信设备,在包括数据信号线路和时钟信号线路的总线中具有控制主动;以及
第二通信设备,被配置为根据所述第一通信设备的控制主动进行通信,
其中,所述第一通信设备包括
第一发送和接收电路,被配置为与所述第二通信设备进行包括经由所述数据信号线路发送和接收数据并且经由时钟信号线路发送时钟的通信;以及
控制电路,被配置为
检测由所述第二通信设备响应于来自所述第一发送和接收电路的信号所发送的确认信号或不存在确认信号中的至少一者;并且
在所述控制电路检测到所述不存在确认信号的情况下,使所述发送和接收电路防止针对在所述不存在确认信号之后的至少预定位数的冲突,并且
所述第二通信设备包括第二发送和接收电路,所述第二发送和接收电路被配置为与所述第一通信设备进行包括经由所述数据信号线路发送和接收数据并且经由所述时钟信号线路接收所述时钟的通信。
19.根据权利要求18所述的通信系统,还包括:
至少一个第三通信设备,被配置为根据所述第一通信设备的控制主动进行通信,其中,
至少一个第三通信设备和所述第二通信设备中的一者不发送所述确认信号,
至少一个第三通信设备和所述第二通信设备中的另一者发送所述确认信号,并且
所述控制电路被配置为检测至少一个第三通信设备和所述第二通信设备中的所述一者不发送所述确认信号。
20.一种用于通信设备的通信方法,所述方法包括:
与外部通信设备进行包括经由数据信号线路发送和接收数据并且经由时钟信号线路发送时钟的通信;
检测由所述外部通信设备响应于来自所述发送和接收电路的信号所发送的确认信号或不存在确认信号中的至少一者;并且
在所述控制电路检测到所述不存在确认信号的情况下,防止针对在所述不存在确认信号之后的至少预定位数的冲突。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016-099954 | 2016-05-18 | ||
JP2016099954A JP6828271B2 (ja) | 2016-05-18 | 2016-05-18 | 通信装置、通信方法、プログラム、および、通信システム |
PCT/JP2017/017220 WO2017199760A1 (en) | 2016-05-18 | 2017-05-02 | Communication apparatus, communication method, program, and communication system |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109154925A true CN109154925A (zh) | 2019-01-04 |
CN109154925B CN109154925B (zh) | 2022-07-19 |
Family
ID=58745319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780029056.1A Active CN109154925B (zh) | 2016-05-18 | 2017-05-02 | 通信设备、通信方法、程序和通信系统 |
Country Status (10)
Country | Link |
---|---|
US (1) | US10740172B2 (zh) |
EP (1) | EP3458967B1 (zh) |
JP (1) | JP6828271B2 (zh) |
KR (1) | KR102375363B1 (zh) |
CN (1) | CN109154925B (zh) |
BR (1) | BR112018073108A2 (zh) |
RU (1) | RU2740163C2 (zh) |
SG (1) | SG11201808953TA (zh) |
TW (1) | TWI769155B (zh) |
WO (1) | WO2017199760A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109861896A (zh) * | 2019-03-29 | 2019-06-07 | 上海剑桥科技股份有限公司 | 高速单总线设备 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6786871B2 (ja) * | 2016-05-18 | 2020-11-18 | ソニー株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
WO2019176580A1 (ja) * | 2018-03-14 | 2019-09-19 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
DE102018220398A1 (de) * | 2018-11-28 | 2020-05-28 | Robert Bosch Gmbh | Verfahren zum Abschalten einer Kommunikation und korrespondierende Kommunikationsanordnung |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002175269A (ja) * | 2000-09-29 | 2002-06-21 | Lucent Technol Inc | I2cバス用拡張ブリッジ装置および方法 |
US20050206542A1 (en) * | 2004-03-10 | 2005-09-22 | Matsushita Electric Industrial Co., Ltd. | Data detector and multi-channel data detector |
CN1240005C (zh) * | 1999-02-18 | 2006-02-01 | 国际商业机器公司 | 将生产测试接口接至全局串行总线的方法和装置 |
US20150100711A1 (en) * | 2013-10-07 | 2015-04-09 | Qualcomm Incorporated | Low power camera control interface bus and devices |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3101552B2 (ja) * | 1994-11-14 | 2000-10-23 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 周辺バス利用の通信システム及び方法 |
US6356984B1 (en) | 1998-06-30 | 2002-03-12 | Sun Microsystems, Inc. | Digital data processing system having a data bus and a control bus |
SE9900303L (sv) * | 1999-01-27 | 2000-07-28 | Ericsson Telefon Ab L M | Ett förfarande som möjliggör kommunikation mellan en elektronisk anordning och ett batteri, en apparat som innefattar en elektronisk anordning och ett batteri samt ett batteri som möjliggör kommunikation |
US6779125B1 (en) * | 2000-06-09 | 2004-08-17 | Cirrus Logic, Inc. | Clock generator circuitry |
EP1182550A3 (en) * | 2000-08-21 | 2006-08-30 | Texas Instruments France | Task based priority arbitration |
JP2003122707A (ja) * | 2001-10-10 | 2003-04-25 | Nec Corp | I2cバスを備えた電子機器及びバス制御方法 |
JP2005084791A (ja) * | 2003-09-05 | 2005-03-31 | Alpine Electronics Inc | データ通信方法 |
US7451381B2 (en) * | 2004-02-03 | 2008-11-11 | Phonex Broadband Corporation | Reliable method and system for efficiently transporting dynamic data across a network |
JP4962060B2 (ja) * | 2007-03-14 | 2012-06-27 | 富士通セミコンダクター株式会社 | パリティエラー復旧回路 |
WO2010011772A2 (en) | 2008-07-23 | 2010-01-28 | Vertex Pharmaceuticals Incorporated | Tri-cyclic pyrazolopyridine kinase inhibitors |
US10236032B2 (en) * | 2008-09-18 | 2019-03-19 | Novachips Canada Inc. | Mass data storage system with non-volatile memory modules |
US8560908B2 (en) * | 2008-11-06 | 2013-10-15 | Qualcomm Incorporated | Methods and systems for ARQ feedback message improvement |
CN103477692B (zh) * | 2011-03-31 | 2017-02-15 | 三洋电机株式会社 | 接收机、通信系统及店铺内设备监视系统 |
WO2012172682A1 (ja) | 2011-06-17 | 2012-12-20 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
GB2492207B (en) * | 2011-06-22 | 2014-03-05 | Ibm | Retrieving status information from a remote device and corresponding host system |
US9256570B2 (en) | 2011-08-05 | 2016-02-09 | Linear Technology Corporation | I2C isolated, bidirectional communication system with isolated domain current source pull-ups |
AU2013300190A1 (en) * | 2012-08-07 | 2015-02-26 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus in a multi-carrier system for controlling interruption and measurement performance |
US10695034B2 (en) | 2015-05-15 | 2020-06-30 | Butterfly Network, Inc. | Autonomous ultrasound probe and related apparatus and methods |
JP6971538B2 (ja) * | 2016-05-18 | 2021-11-24 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
JP6903645B2 (ja) * | 2016-05-18 | 2021-07-14 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
JP6786871B2 (ja) * | 2016-05-18 | 2020-11-18 | ソニー株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
JP6090514B1 (ja) | 2016-05-18 | 2017-03-08 | 日本ゼオン株式会社 | 重合性化合物の製造方法 |
JP6911282B2 (ja) * | 2016-05-18 | 2021-07-28 | ソニーグループ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
-
2016
- 2016-05-18 JP JP2016099954A patent/JP6828271B2/ja active Active
-
2017
- 2017-04-21 TW TW106113451A patent/TWI769155B/zh active
- 2017-05-02 CN CN201780029056.1A patent/CN109154925B/zh active Active
- 2017-05-02 RU RU2018139330A patent/RU2740163C2/ru active
- 2017-05-02 BR BR112018073108-0A patent/BR112018073108A2/pt unknown
- 2017-05-02 KR KR1020187032412A patent/KR102375363B1/ko active IP Right Grant
- 2017-05-02 EP EP17724945.5A patent/EP3458967B1/en active Active
- 2017-05-02 US US16/099,296 patent/US10740172B2/en active Active
- 2017-05-02 SG SG11201808953TA patent/SG11201808953TA/en unknown
- 2017-05-02 WO PCT/JP2017/017220 patent/WO2017199760A1/en unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1240005C (zh) * | 1999-02-18 | 2006-02-01 | 国际商业机器公司 | 将生产测试接口接至全局串行总线的方法和装置 |
JP2002175269A (ja) * | 2000-09-29 | 2002-06-21 | Lucent Technol Inc | I2cバス用拡張ブリッジ装置および方法 |
US20050206542A1 (en) * | 2004-03-10 | 2005-09-22 | Matsushita Electric Industrial Co., Ltd. | Data detector and multi-channel data detector |
US20150100711A1 (en) * | 2013-10-07 | 2015-04-09 | Qualcomm Incorporated | Low power camera control interface bus and devices |
Non-Patent Citations (1)
Title |
---|
NXP SEMICONDUCTORS: "I2C-bus specification and user manua", 《WWW.NXP.COM/DOCS/EN/USER-GUIDE/UM10204.PDF》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109861896A (zh) * | 2019-03-29 | 2019-06-07 | 上海剑桥科技股份有限公司 | 高速单总线设备 |
Also Published As
Publication number | Publication date |
---|---|
US20190213070A1 (en) | 2019-07-11 |
RU2018139330A (ru) | 2020-05-12 |
JP2017208712A (ja) | 2017-11-24 |
KR20190008855A (ko) | 2019-01-25 |
RU2740163C2 (ru) | 2021-01-12 |
CN109154925B (zh) | 2022-07-19 |
EP3458967A1 (en) | 2019-03-27 |
KR102375363B1 (ko) | 2022-03-17 |
BR112018073108A2 (pt) | 2019-03-06 |
US10740172B2 (en) | 2020-08-11 |
RU2018139330A3 (zh) | 2020-07-23 |
TW201741890A (zh) | 2017-12-01 |
JP6828271B2 (ja) | 2021-02-10 |
SG11201808953TA (en) | 2018-11-29 |
TWI769155B (zh) | 2022-07-01 |
EP3458967B1 (en) | 2020-12-23 |
WO2017199760A1 (en) | 2017-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109154925A (zh) | 通信设备、通信方法、程序和通信系统 | |
EP3458962B1 (en) | Communication device and communication system | |
US20100169526A1 (en) | Slave and communicating method between a master and the same | |
CN104699576A (zh) | 串行通信测试装置、包括该装置的系统及其方法 | |
US6931468B2 (en) | Method and apparatus for addressing multiple devices simultaneously over a data bus | |
JP4001511B2 (ja) | Icカード及びその制御方法 | |
EP3459189B1 (en) | Communication apparatus, communication method, program, and communication system | |
EP3459190B1 (en) | Communication device, communication method, program, and communication system | |
JP6903645B2 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
US20050160328A1 (en) | Corrupt data | |
US20050152268A1 (en) | Link failures | |
KR20160043378A (ko) | 복수개의 모듈들을 구비하는 차량 기기의 업데이트 장치 및 방법 | |
US20050154968A1 (en) | Detection of errors | |
US20050154956A1 (en) | Detection of errors | |
US20080256273A1 (en) | Serial communication method and serial communication system | |
JPH0991100A (ja) | データ伝送制御装置 | |
JPH0863407A (ja) | 情報転送制御装置 | |
JP2005115617A (ja) | 通信端末装置 | |
JPH04232504A (ja) | データ伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |