JP3101552B2 - 周辺バス利用の通信システム及び方法 - Google Patents

周辺バス利用の通信システム及び方法

Info

Publication number
JP3101552B2
JP3101552B2 JP07265169A JP26516995A JP3101552B2 JP 3101552 B2 JP3101552 B2 JP 3101552B2 JP 07265169 A JP07265169 A JP 07265169A JP 26516995 A JP26516995 A JP 26516995A JP 3101552 B2 JP3101552 B2 JP 3101552B2
Authority
JP
Japan
Prior art keywords
module
processing unit
data
central processing
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07265169A
Other languages
English (en)
Other versions
JPH08194566A (ja
Inventor
フィリップ・エム・スティブンス
ジョージ・ステファン
バリー・エム・カジンドルフ
マシュー・エイチ・トラスク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08194566A publication Critical patent/JPH08194566A/ja
Application granted granted Critical
Publication of JP3101552B2 publication Critical patent/JP3101552B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的にはコンピ
ュータ・システムにおけるデータ通信に関し、特に、多
数のモジュールがコンピュータの中央演算処理装置と通
信することを可能とするコンピュータ・キーボード・バ
スに関する。
【０００２】
【従来の技術】図１は、本発明を特に有用とする環境を
もつパーソナル・コンピュータすなわちＰＣ１０を示し
た図である。コンピュータ１０は、好適にはIBM Person
al Computer 2又は類似のシステムであるが、これらで
ある必要はない。このコンピュータ１０はコンソール・
ハウジング１２を備えており、その中には、マイクロプ
ロッサやＢＩＯＳチップ、制御装置、ランダム・アクセ
ス・メモリ（ＲＡＭ）及び他のハードウェアを含む必要
な回路を実装した回路基板が配置される。さらに、コン
ピュータ１０は、ビデオ表示装置１４、及びケーブル１
８でハウジング１２へ接続されたキーボード１６を備え
る。大容量記憶媒体としては、ハウジング内にユーザが
直接取り扱えないハード・ドライブを備え、また、ユー
ザが直接取り扱えるフロッピー・ディスク及びＣＤ−Ｒ
ＯＭドライブ２０、２２を備える。
【０００３】図２に示すコンピュータ・システム１０の
アーキテクチャは、コンピュータの各構成要素間でデー
タを渡すためのシステム・バス２２を基礎としており、
中央演算処理装置（ＣＰＵ）２４を備える。ＣＰＵは、
Intel社又は他社により製造される「４８６」ファミリ
の１つ又はさらに高性能のプロセッサとすることが好ま
しく、主メモリすなわちシステム・メモリ２６に記憶さ
れたプログラムを実行し、同メモリに記憶されたデータ
を処理する。マルチメディアを含むデータは、ＣＤ−Ｒ
ＯＭ２８に記憶することができ、そしてシステム・バス
２２に接続されるデバイス制御装置３０を通してＩＳＯ
９６６０仕様でＣＰＵ２４によりアクセスされる。他の
データは、フロッピー・ディスク及びハード・ドライブ
３２、３４に記憶され、対応する制御装置３０ｂ及び３
０ｃを介してＣＰＵ２４によりアクセスされる。表示装
置１４は、ビデオ制御装置３６を通してシステム・バス
２２へ接続される。
【０００４】キーボード１６は、コンピュータ・キーボ
ード・バス１８を介してＣＰＵ２４に接続されている。
キーボード１６上のキーが押されたとき、キーボードに
組込まれたキーボード・マイクロプロセッサ４０が、い
ずれのキーが押されたのかを示す走査（スキャン）コー
ドを発生する。そしてこの走査コードが、キーボード・
メモリ・バッファ４２へロードされ、ＣＰＵへ渡され
る。
【０００５】キー押し毎に、２つの異なる走査コードが
発生される。１つはキーが押下されるときであり、もう
１つはキーが元の位置まで上がるときである。各キー
は、コンピュータのＢＩＯＳにより受信される固有の走
査コードを発生する。そして、キーボード・マイクロプ
ロセッサ４０は、走査コードを読み取れることをＣＰＵ
へ伝えるべくキーボード・バス１８を通して割込み信号
を送る。
【０００６】走査コード・システムは、ＰＣキーボード
により用いられる接続方式を簡単にする。走査コード
は、キーボードからＣＰＵへシリアルに送られるので、
キーボード・データ情報を搬送するためには１本の導電
体ワイヤのみを必要とする。第２の導電体は、データ信
号のリターン・パスとして、そして接地として働くため
に必要である。これはまた、キーボード・バスの他の全
ての回路の共通リターンの役割も果たす。キーボードの
ロジックとＣＰＵのロジックとを同期させるために、別
のワイヤがキーボード・クロック信号用に用いられる。
第４のワイヤは、キーボードが動作するために必要な５
ボルト等の直流電圧を供給するために用いられる。これ
ら４本の導電体は全て、キーボードをコンピュータへ連
結するために必要である。
【０００７】IBM PCの接続システムに従う多くのパーソ
ナル・コンピュータは、図３に示すピン配置をもつ標準
５ピンＤＩＮコネクタを用いている。このコネクタのピ
ン１はキーボード・クロック信号、ピン２はキーボード
・データ信号、ピン４は接地（グラウンド）、ピン５は
５ボルト電源が割り当てられている。接続の内のピン３
は、キーボードをリセットするための信号を搬送するた
めに割り当てられているが、通常は未使用であり、通常
のキーボード・ケーブルでは接続する必要がない。
【０００８】IBMでは、そのＰＳ／２シリーズのマシン
において別の接続方式を採用した。ＰＳ／２の接続シス
テムは、６ピン・ミニＤＩＮコネクタに基づいている。
この場合も、４個のピンのみがキーボードの使用におい
て重要である。すなわち、ピン１はキーボード・デー
タ、ピン３は接地、ピン４は５ボルト電圧供給、ピン５
はキーボード・クロックに割り当てられている。ピン２
及びピン６は予備であり、シールドがケース接地として
設けられている。
【０００９】しかしながら、前述のように、キーボード
・バスはキーボードからＣＰＵへデータを入力するため
にのみ設けられている。パーソナル・コンピュータ・シ
ステムをさらにフレキシブルとするために、多数の周辺
モジュールに対してＣＰＵとの通信を可能とする拡張キ
ーボード・バスを、キーボード以外にも設けることが望
まれている。
【００１０】さらに、周辺モジュールからＣＰＵへの通
信のみでなく、ＣＰＵから周辺モジュールへの通信をも
サポートする通信プロトコルを設けることが望まれてい
る。
【００１１】さらにまた、いずれのハードウェア構造を
もつモジュールであってもＣＰＵとの通信が可能である
ような通信プロトコルを設けることが望まれている。
【００１２】
【発明が解決しようとする課題】従って本発明の目的
は、多数の周辺モジュールがＣＰＵと通信することを可
能する拡張キーボードを提供することである。
【００１３】本発明の別の目的は、周辺モジュールから
ＣＰＵへの通信のみでなく、ＣＰＵから周辺モジュール
への通信をもサポートする拡張キーボード・バスを提供
することである。
【００１４】さらに本発明の別の目的は、いずれのハー
ドウェア構造をもつモジュールであってもＣＰＵとの通
信が可能であるような通信プロトコルを提供することで
ある。
【００１５】
【課題を解決するための手段】上記の及び他の目的を達
成するべく本発明は、システム・バスに接続したＣＰＵ
へキーボードのような入力装置を接続する周辺バスへ接
続された複数の外部モジュールとＣＰＵとの間で、シス
テム・バス動作ないしキーボード入力動作に支障なく、
データ授受を行なう新規のプロトコルを含むデータ通信
方法及びそのためのシステムを提供する。これらの外部
モジュールは、ＣＰＵと入力装置との間に直列に接続さ
れ、ＣＰＵに入出する情報を受信しかつ送信する。本発
明の構成は、以下の通りである。１．メモリ、デバイス
・コントローラなどの複数のシステム・デバイスとの間
で情報の授受を選択的に行なうようにシステムバスを介
して接続された中央演算処理装置と、該中央演算処理装
置へ入力情報を供給するべく単方向伝送路を介して接続
された入力装置とを含む情報処理システムにおいて、前
記中央演算処理装置と前記入力装置との間において前記
伝送路上に直列に接続された複数の外部モジュールと、
前記中央演算処理装置に設けられ、前記各外部モジュー
ルに固有のアドレスを発生し、前記伝送路を双方向伝送
の周辺バスとして制御してアドレス指定されたモジュー
ルとの間における情報の授受を制御するための手段と、
前記複数の外部モジュールの各々に設けられ、伝送され
てきた前記アドレスを識別し、そのアドレスに関連する
情報のみを受信して処理するが異なるアドレスをもつ情
報を処理することなく次の外部モジュールへ通過させる
ための制御手段と、少なくとも前記入力装置に隣接した
前記外部モジュールに設けられ、該モジュール叉はそれ
より中央演算処理装置寄りの任意の外部モジュールが前
記周辺バス上で通信中である間、前記入力装置から伝送
されてきた入力データをバッファするための手段と、を
有することを特徴とする周辺バス利用の通信システム。
２．メモリ、デバイス・コントローラなどの複数のシス
テム・デバイスとの間で情報の授受を選択的に行なうよ
うにシステムバスを介して接続された中央演算処 理装置
と、該中央演算処理装置へ入力情報を供給するべく単方
向伝送路を介して接続された入力装置とを含む情報処理
システムにおいて、前記伝送路を双方向伝送の周辺バス
として制御して複数の外部モジュールと該中央演算処理
装置との間での情報の授受を選択的に行なうデータ通信
方法であって、前記中央演算処理装置と前記入力装置と
の間において複数の外部モジュールを前記周辺バス上で
直列に結合するステップと、前記中央演算処理装置が、
前記各モジュールのアドレス・データを示すアドレス信
号を前記周辺バスを通して前記複数のモジュールへ送信
するステップと、アドレス指定されたモジュールが、前
記アドレス信号に応答して、該モジュールと前記入力装
置との間にある何れのモジュールへの前記周辺バスを通
るデータ伝送を終了させるステップと、前記アドレス指
定されたモジュールが、データ受信のための準備完了を
示すべくアテンション確認信号を前記中央演算処理装置
へ送信するステップと、前記中央演算処理装置が、前記
アテンション確認信号に応答して、後続して送られるバ
イトの数を示すカウント信号を前記アドレス指定された
モジュールへ前記バスを通して送信するステップと、前
記中央演算処理装置が、コマンド・バイトと複数のデー
タ・バイトとを前記アドレス指定されたモジュールへ前
記周辺バスを通して送信するステップと、前記データ・
バイトに応答して、前記アドレス指定されたモジュール
が、受信確認信号を前記中央演算処理装置へ前記周辺バ
スを通して送信するステップと、を含む通信方法。
【００１６】さらに本発明の他の態様は、以下の詳細な
説明において明らかとされるであろう。この説明におい
ては、本発明を実施するために最適な態様を考慮して好
適例についてのみ示されかつ説明されるが、本発明が他
の異なる実施例についても可能であることは自明であ
る。また、その詳細な点については、本発明から逸脱す
ることなく様々な自明の観点から変更し得るものであ
る。従って、以下の図面及び説明は、本質的に本発明を
示すためのものであり限定するものではない。
【００１７】
【発明の実施の形態】本発明は、一般的にデータ処理の
分野に適用可能であるが、本発明を実施するための最適
な態様は、ＣＰＵとバスに接続された多数の周辺モジュ
ールとの間のデータ通信をサポートための拡張キーボー
ド・バスをパーソナル・コンピュータに設けることを実
現することに基づく。
【００１８】拡張キーボード・バスは、パーソナル・コ
ンピュータ上のキーボード・コネクタからつながる汎用
的なバスである。通常、拡張キーボード・バスの終端に
あるシステムのキーボードを含めて多数の装置を、この
拡張キーボード・バスへ接続することができる。拡張キ
ーボード・バスは、バス上の装置がどのようなハードウ
ェア構成であるかについては想定していない。このバス
は、単にコンピュータ・システムとバス上の任意の装置
との間の通信プロトコルを、そのハードウェアとは無関
係に提供するのみである。拡張キーボード・バス上の装
置は、キーボード・システム及びマウス・システム以外
の装置とすることができる。
【００１９】拡張キーボード・バスは、４つの導電体ワ
イヤから構成される。これは、パーソナル・コンピュー
タへのキーボード接続に相当する。それは、１．クロッ
ク信号、２．データ・ライン、３．接地、４．電源（５
ボルト直流）を含む。
【００２０】図４に示すように、上記のワイヤは、前述
の５ピンＤＩＮコネクタ又は６ピン・ミニＤＩＮコネク
タを用いる前述のキーボード接続に従う。信号ライン及
びクロック・ラインは、１０キロオームのプル・アップ
抵抗をもつオープン・コレクタ・ドライバから駆動され
る。
【００２１】拡張キーボード・バス上のデータ・ライン
は、双方向性かつデータ・シリアルである。バスに接続
される各モジュールは、バスに対して２つのコネクタを
有していなければならない。１つはモジュールからのア
ップストリーム・データのために、そしてもう１つはダ
ウンストリーム・データのために用いられる。
【００２２】キーボードはこのバスに接続される必要は
ないが、もし接続される場合は、このバス上の最後の装
置としてその終端に設置される。唯一の例外は、キーボ
ードがアップ／ダウン・ストリーム・データ通信を処理
することができる場合である。
【００２３】図５は、ＰＣシステム３０とキーボード４
０との間において拡張キーボード・バスへ直列に接続さ
れた多数の外部モジュール１〜Ｎを示している。バスへ
接続されたモジュールは、データ・ライン上にあるシリ
アル・データを扱うことができ、後述の通信仕様により
指定されるとおりにそのデータを解釈し処理することが
できる。各モジュールは、アップストリーム・データと
ダウンストリーム・データとを区別するために、バスに
対して２つの別個の接続ポイントを有している。
【００２４】データ・ラインのアップストリーム側（上
流、すなわちＰＣ側）から受信されたシリアル・データ
は、後述するようにデータ・ライン上のダウンストリー
ム側（下流、すなわちキーボード側）へ送り出される。
【００２５】ＰＣシステム３０及びＰＣキーボード４０
に加えて、このバスに対して１６個のモジュールまで接
続することができる。
【００２６】キーボードの前の最後のモジュールとして
このバスに接続されたモジュールは、システム側にある
別のモジュールがバス上で通信中である間、キーボード
から送られる全てのデータをバッファする付加的なタス
クを実行する。その通信中のモジュールが、当該最後の
モジュールである場合も同様である。
【００２７】全てのモジュールは、Ａ０ｈ〜ＡＦｈから
始まるアドレスで個々にアドレス指定されている。バス
上の各モジュールは、この範囲内の固有のアドレスを割
り当てられている。このアドレスは、システムが開始さ
れるときリセットに対してセットアップされコンフィギ
ュレーション（構成設定）される。モジュールは、リセ
ットされた後、毎回そのアドレスを記憶することができ
る。
【００２８】キーボード応答に対して割り当てられたア
ドレスは、次のとおりである。ＦＡｈは、キーボード確
認信号(Kbd ACK)、ＦＥｈは、コマンド再送信、ＦＦｈ
は、オーバラン信号である。
【００２９】図６は、データ・パケットが１６バイトか
らなることを示す。データ・パケットは、エスケープ／
アドレス(Esc/Addr)・バイト５２から始まり、これはそ
のパケットが通り過ぎようとしているバス上の全てのモ
ジュールを示すために用いられる。その次のバイトは、
カウント・バイト５４であり、これは目的のモジュール
及びそのモジュールよりアップストリーム側にあるモジ
ュールに対して、データ・パケット内のデータ・バイト
の数１〜Ｎを示す。
【００３０】１つのデータ・パケットで、１６バイト以
上を同時に送ることはできない。これは、キーボードに
対してクロックが一時停止する時間を最小限とするため
である。アドレス指定されたモジュールにより受信され
る第１のデータ・バイトは、そのモジュールに対するコ
マンドとなるか、又は既に進行中の先のコマンドの継続
となる。後続のデータ・バイトはそのモジュールの通信
プロトコルに応じたものとなるとしても、第１のデータ
・バイトはオペレーション・コードOpCodeである。各モ
ジュールは、その通信インタフェースを個々に規定する
ことができる。
【００３１】バス通信プロトコルは、アプリケーション
を実行中であるかもしれないシステム、キーボード及び
ユーザに対して極力影響を及ぼさないように配慮されて
いる。通信パケットは、できるだけ短くかつできるだけ
速く処理されることが重要である。
【００３２】システムとバスとの間の通信は、次の手順
で進められる。 ・システムが、ESC/Addrバイトをバス上のモジュールへ
送る。 ・システムが、目的のモジュールからのアテンション確
認(ATTN ACK)信号を待つ。 ・モジュールが、ダウンストリーム・データをディスエ
ーブルとする。 ・モジュールが、アテンション確認信号をシステムへ送
る。 ・システムが、データをモジュールへ送り始める。 ・アップストリーム側にあるモジュールが、データを無
視する。 ・目的のモジュールが、システムからのデータを受信す
る。 ・システムが、データ受信確認(RCPT ACK)を待つ。 ・アップストリーム側にあるモジュールも、RCPT ACK信
号を待つ。 ・目的のモジュールが、RCPT ACK信号をシステムへ送
る。 ・目的のモジュールが、ダウンストリーム・データをイ
ネーブルとする。 ・バスサイクルが終了する。
【００３３】図７は、ＰＣシステムにより開始される通
信サイクルを示す。この通信サイクルは、特定のモジュ
ールに対してバス上にEsc/Addrバイトを送ることにより
開始される（ブロック６２）。このバイトが各モジュー
ルによりバス上のストリームに見出されると、そのモジ
ュールを目的としていないか否かを調べられ、そしてダ
ウンストリーム側の次のモジュールへと送られる。もし
このバイトが、バス上のモジュールの１つにより受信さ
れなければ、最終的にキーボードにより受信されること
になる。
【００３４】Esc/Addrバイトがバス上へ送り出されたな
らば、システムは、目的のモジュールからEsc/Addrバイ
トを受信したとのATTN ACK信号を待つ（ブロック６
４）。別の手段として、キーボードからの再送信コマン
ドを受信してもよい。キーボードからの再送信コマンド
は、バスからの非確認信号(NAK)として見なされること
になる。従ってシステムは、受信されたATTN ACK信号の
有効性を検査し（ブロック６６）、もしキーボードから
の再送信コマンドが受信されたならば、通信サイクルを
終了する。もしATTN ACK信号が受信されたならば、シス
テムは通信サイクルを続ける。
【００３５】ストリームに沿ったバス上の各モジュール
は、順にEsc/Addrバイトを受信する。このバイトを調べ
て、そのモジュールを目的としているか否かを判断す
る。そのモジュールを目的としていない場合は、そのバ
イトをダウンストリーム側の次のモジュールへ渡す。そ
のモジュールが目的のモジュールであると判断した場合
は、即座に、その通信サイクルが完了するまでダウンス
トリーム側への全ての送信を停止する。
【００３６】ダウンストリーム側への送信を停止した
後、目的のモジュールは、先ずシステムに対してEsc/Ad
drバイトの受信を知らせるATTN ACK信号を送る。このAT
TN ACKは、他のいずれの処理よりも前に速やかに戻され
る。このモジュールのアップストリーム側の全てのモジ
ュールは、この信号に対して何ら処理することなく単に
システムへと戻すのみである。
【００３７】システムが、目的のモジュールからATTN A
CK信号を受信すると、データ・パケット内のデータ・バ
イトの数を示すカウント・バイトを送る（ブロック６
８）。その後、そのカウントにより指定されたデータ・
バイトをバッファから送り始める（ブロック７０）。全
てのバイトはダウンストリーム側へ伝送されるが、目的
のモジュールのアップストリーム側にある全てのモジュ
ールは、それらのバイトを処理することなく単に渡すの
みである。目的のモジュールはそれらのデータ・バイト
を全て受信するが、データの受信を確認するまではデー
タの処理を行わない。目的のモジュールは、通信サイク
ルが開始されると同時にダウンストリーム側のモジュー
ルへのデータ・ラインを再開する。一方システムは、最
後のデータ・バイトを伝送した後、目的のモジュールか
らデータ受信確認(RCPT ACK)信号が返されるのを待つ
（ブロック７２）。
【００３８】予定された最後のバイトが目的のモジュー
ルにより受信されたならば、RCPT ACK信号がシステムへ
送られる。後に詳述するが、RCPT ACK信号は、目的のモ
ジュールのアドレスと受信された最後のデータ・バイト
の番号を示す。アップストリーム側の全てのモジュール
は、このRCPT ACK信号を処理することなく、単にシステ
ムへ返すのみである。システムは、このRCPT ACK信号が
有効であるか否かを検査し（ブロック７４）、通信サイ
クルを終了する。もしRCPTが有効でなければ、ホスト・
プロセッサは通信エラーを告げられる。
【００３９】上記のように、Esc/Addrバイトは、拡張キ
ーボード・バスの通信サイクルを開始する役割を有す
る。このバイトがバス上にある間は、キーボードに入出
するデータの全てのバイトは単にストリームに沿って次
のモジュールへ渡されるのみである。このEsc/Addrバイ
トは、キーボードを含む全てのモジュールに対してアテ
ンションを喚起するものとして働く。このバイトは、バ
イトの高位にＡｈを含み、低位にモジュール・アドレス
を含む。よって全てのアドレスは、Ａｘｈである。なぜ
なら、キーボード・コマンドはこの範囲にないからであ
る。例えば、バス上のアドレス５にあるモジュールは、
バイト内容Ａ５ｈに対応する。
【００４０】ATTN ACK信号がない場合、通信サイクルは
停止され、エラー・リターンと見なされる。ATTN ACK信
号は、Esc/Addバイトの高位と低位を入れ替えたものを
含む。すなわち、目的のモジュールのアドレスが高位に
あり、Ａｈが低位にあることを意味する。よって、アド
レス指定されたモジュールがＡ５ｈであれば、ATTN ACK
信号は、５Ａｈを含む。
【００４１】RCPT ACK信号は、ATTN ACK信号とは異な
る。RCPT ACK信号は、通信サイクルが開始された後その
通信サイクルの最後においてモジュールにより用いら
れ、システムからのデータの受信を示す。RCPT ACK信号
は、２バイトからなり、アップストリーム側の全てのモ
ジュールはこれを無視しなければならない。図８に示す
ように、第１のバイトは、高位に目的のモジュールのア
ドレスを含み、低位に受信されたデータ・バイトのカウ
ントを含む。第２のバイトは、通信サイクルに関与する
そのモジュール固有の状態データを含む。
【００４２】割込１６ｈはキーボード割込であり、例え
ば、拡張キーボード・バス上の通信の目的で使用され
る。機能８０ｈは、拡張キーボード・バス通信のために
使用される。拡張キーボード・バス通信には２つのサブ
機能があり、１つは、バス上の装置へコマンドを送信す
るために用いられ、もう１つは、バス上の装置からデー
タを受信したり要求したりするために用いられる。
【００４３】通信において用いられるサブ機能はＡＬレ
ジスタ内に表わされるが、割込１６ｈのための機能は、
ＡＨレジスタ内に表わされる。他の全てのレジスタ（Ｂ
Ｘ、ＣＸ、ＥＳ、ＤＸ、ＣＦ）は、次のように用いられ
る。 SEND DEVICE COMMAND（装置への送信コマンド）- (００
ｈ) 装置への送信コマンドは、サブ機能００ｈを用いる。呼
出しに対して以下のようにする。 ＡＨ＝８０ｈ ＡＬ＝００Ｈ ＢＸ＝モジュールＩＤ ＣＸ＝データ・ストリーム・バイト・カウント ＥＳ：ＤＸ＝Ｓｅｇ：モジュールへ送信中のデータ・ス
トリームのポインタとの差 リターン時： 受信された場合 ＣＦ＝０ ＡＨ＝確認プロセスにより受信されたモジュールＩＤ ＡＬ＝確認プロセスにより受信されたデータ・バイト・
カウント ＤＸ＝確認プロセスにより受信された装置状態バイト ＢＸ、ＣＸ及びＥＳは、変更されない。 受信されなかった場合 ＣＦ＝１ ＡＸ＝エラー・コード ＢＸ、ＣＸ、ＤＸ及びＥＳは、変更されない。
【００４４】RECEIVE DEVICE DATA COMMAND（装置デー
タ受信コマンド）- (０１ｈ) 装置からのデータ受信コマンドは、サブ機能０１ｈを用
いる。呼出に対して以下のようにする。 ＡＨ＝８０ｈ ＡＬ＝０１ｈ ＢＸ＝モジュールＩＤ ＥＳ：ＤＸ＝Ｓｅｇ：データが置かれるデータ・ストリ
ームのポインタとの差 リターン時： 受信された場合 ＣＦ＝０ ＡＨ＝確認プロセスにより受信されたモジュールＩＤ ＡＬ＝確認プロセスにより受信されたデータ・バイト・
カウント ＣＸ＝確認プロセスにより受信された装置状態バイト ＢＸ、ＤＸ及びＥＳは、変更されない。 受信されなかった場合 ＣＦ＝１ ＡＸ＝エラー・コード ＢＸ、ＤＸ及びＥＳは、変更されない。
【００４５】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４６】（１）中央演算処理装置と、入力データを
供給するべく周辺バスを通して前記中央演算処理装置へ
接続される入力装置と、前記中央演算処理装置と情報を
送信及び受信するべく該中央演算処理装置と前記入力装
置との間において前記周辺バスへ直列に接続された複数
の外部モジュールとを有し、前記複数のモジュールの各
々が、その固有のアドレスに関連する情報のみを受信し
かつ異なるアドレスをもつ情報を処理することなく渡す
べく、該固有のアドレスにより識別されるデータ通信シ
ステム。 （２）前記モジュールの各々が、その固有のアドレスを
もつ情報が他のモジュールへ送られることを防ぐ上記
（１）に記載のシステム。 （３）前記中央演算処理装置が、データ伝送のために選
択された前記モジュールの１つを識別するべく、前記周
辺バスを通してアドレス・バイトを送信する上記（１）
に記載のシステム。 （４）前記中央演算処理装置が、該中央演算処理装置か
らデータを伝送するために選択された前記複数のモジュ
ールの１つへ送られるデータ・パッケージ内のデータ・
バイトの数を示すべく、前記周辺バスを通してカウント
信号を送る上記（１）に記載のシステム。 （５）前記複数のモジュールの各々が、別のモジュール
が該別のモジュールを目的とするデータを受信できない
ときに該データを蓄積するためのバッファ・レジスタを
有する上記（１）に記載のシステム。 （６）周辺装置を中央演算処理装置へ接続するバスに結
合された複数のモジュールと、該中央演算処理装置との
間でのデータ通信方法であって、前記中央演算処理装置
が、前記バスに結合されたモジュールのアドレス・デー
タを示すアドレス信号を該バスを通して送信するステッ
プと、前記アドレス信号に応答して、前記アドレス指定
されたモジュールが、該モジュールと前記周辺装置との
間における前記バスを通したデータ伝送を終了させ、そ
の後、データ受信のための準備完了を示すべく前記中央
演算処理装置へアテンション確認信号を送信するステッ
プと、前記アテンション確認信号に応答して、前記中央
演算処理装置が、後続して送られるバイトの数を示すカ
ウント信号を前記アドレス指定されたモジュールへ前記
バスを通して送信するステップと、その後、前記中央演
算処理装置が、コマンド・バイトと複数のデータ・バイ
トとを前記アドレス指定されたモジュールへ前記バスを
通して送信するステップと、前記データ・バイトに応答
して、前記アドレス指定されたモジュールが、受信確認
信号を前記中央演算処理装置へ前記バスを通して送信す
るステップとを含むデータ通信方法。 （７）前記受信確認信号が、前記アドレス・データと、
前記アドレス指定されたモジュールにより受信された最
後の前記データ・バイトを示すカウント数とを含む上記
（６）に記載の方法。 （８）前記アドレス指定されたモジュールが、前記受信
したバイトをバッファ内に蓄積する上記（６）に記載の
方法。 （９）前記アドレス指定されたモジュールが、前記受信
されかつ前記バッファに蓄積されたバイトを、前記受信
確認信号を送信するステップの後にのみ処理する上記
（８）に記載の方法。 （１０）前記中央演算処理装置と前記アドレス指定され
たモジュールとの間に結合された前記複数のモジュール
が、前記データ・バイトを処理することなく渡す上記
（６）に記載の方法。 （１１）固有のアドレスが、前記モジュールの各々に割
り当てられる上記（６）に記載の方法。 （１２）前記アテンション確認信号が、前記アドレス指
定されたモジュールのアドレス・データを示す上記
（６）に記載の方法。
【図面の簡単な説明】
【図１】本発明が適用されるパーソナル・コンピュータ
・システムの外観図である。
【図２】本発明を常設可能なパーソナル・コンピュータ
・ベースのデータ処理システムのブロック図である。
【図３】５ピンＤＩＮコネクタを示す図である。
【図４】拡張キーボード・バス仕様を示す図である。
【図５】モジュール接続を示す図である。
【図６】中央演算処理装置からモジュールへ送られるデ
ータ・パケットのフォーマットを示す図である。
【図７】中央演算処理装置とモジュールとの間でのデー
タ交換をサポートするプロトコルを示す図である。
【図８】データ交換を完了するデータ受信確認信号のフ
ォーマットを示す図である。
【符号の説明】
１４ 表示装置 １６ キーボード １８ キーボード・バス ２２ システム・バス ２４ ＣＰＵ ２６ システム・メモリ ２８ ＣＤ−ＲＯＭ ３０ デバイス制御装置 ４０ キーボード・マイクロプロセッサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョージ・ステファン アメリカ合衆国02780、マサチューセッ ツ州、タウントン、チェスター・ストリ ート 57 (72)発明者 バリー・エム・カジンドルフ アメリカ合衆国、マサチューセッツ州、 フランクリン、ハイツ・ロード １ (72)発明者 マシュー・エイチ・トラスク アメリカ合衆国02532、マサチューセッ ツ州、ブールネ、プランテス・ランディ ング ３ (56)参考文献 特開 平４−84351（ＪＰ，Ａ) 特開 昭63−39496（ＪＰ，Ａ) 特開 昭55−78323（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/00 G06F 13/14

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】メモリ、デバイス・コントローラなどの複
    数のシステム・デバイスとの間で情報の授受を選択的に
    行なうようにシステムバスを介して接続された中央演算
    処理装置と、該中央演算処理装置へ入力情報を供給する
    べく単方向伝送路を介して接続された入力装置とを含む
    情報処理システムにおいて、前記単方向伝送路を双方向
    伝送の周辺バスとして制御して複数の外部モジュールと
    該中央演算処理装置との間での情報の授受を選択的に行
    なう周辺バス利用の双方向通信システムであって、 前記中央演算処理装置と前記入力装置との間において前
    記伝送路上に直列に接続された複数の外部モジュール
    と、 前記中央演算処理装置に設けられ、前記各外部モジュー
    ルに固有のアドレスを発生し、前記単方向伝送路を双方
    向伝送の周辺バスとして制御してアドレス指定されたモ
    ジュールとの間における情報の授受を制御するための手
    段と、 前記複数の外部モジュールの各々に設けられ、伝送され
    てきた前記アドレスを識別し、 そのアドレスに関連する
    情報のみを受信して処理するが異なるアドレスをもつ情
    報を処理することなく次の外部モジュールへ前記周辺バ
    ス上を通過させるための制御手段と、 少なくとも前記入力装置に隣接した前記外部モジュール
    に設けられ、該モジュール叉はそれより 中央演算処理装
    置寄りの任意の外部モジュールが前記周辺バス上で通信
    中である間、前記入力装置から伝送されてきた入力デー
    タをバッファするための手段と、 を有することを特徴とする通信システム。
  2. 【請求項２】前記外部モジュールの各々は、上流及び下
    流の双方向の前記周辺バス上のデータ通信を分離するた
    めに２つの分離した接続点を有することを特徴とする請
    求項１に記載のシステム。
  3. 【請求項３】メモリ、デバイス・コントローラなどの複
    数のシステム・デバイスとの間で情 報の授受を選択的に
    行なうようにシステムバスを介して接続された中央演算
    処理装置と、該中央演算処理装置へ入力情報を供給する
    べく単方向伝送路を介して接続された入力装置とを含む
    情報処理システムにおいて、前記単方向伝送路を双方向
    伝送の周辺バスとして制御して複数の外部モジュールと
    該中央演算処理装置との間での情報の授受を行なう周辺
    バス利用の双方向データ通信方法であって、 前記中央演算処理装置と前記入力装置との間において前
    記単方向伝送路上で直列に接続された複数の外部モジュ
    ール及び前記中央演算処理装置に設けられ、前記各外部
    モジュールに固有のアドレスを発生し、前記単方向伝送
    路を双方向伝送の周辺バスとして制御してアドレス指定
    されたモジュールとの間における情報の授受を制御する
    ための手段を準備するステップと、 前記中央演算処理装置が、前記各モジュールのアドレス
    ・データを示すアドレス信号を前記周辺バスを通して前
    記複数のモジュールへ送信するステップと、ア ドレス指定されたモジュールが、前記アドレス信号に
    応答して、該モジュールと前記入力装置との間にある何
    れのモジュールへの前記周辺バスを通るデータ伝送を終
    了させるステップと、前記アドレス指定されたモジュールが、 データ受信のた
    めの準備完了を示すべくアテンション確認信号を前記中
    央演算処理装置へ送信するステップと、前 記中央演算処理装置が、前記アテンション確認信号に
    応答して、後続して送られるバイトの数を示すカウント
    信号を前記アドレス指定されたモジュールへ前記バスを
    通して送信するステップと、 前記中央演算処理装置が、コマンド・バイトと複数のデ
    ータ・バイトとを前記アドレス指定されたモジュールへ
    前記周辺バスを通して送信するステップと、 前記データ・バイトに応答して、前記アドレス指定され
    たモジュールが、受信確認信号を前記中央演算処理装置
    へ前記周辺バスを通して送信するステップと、 を含む通信方法。
  4. 【請求項４】前記アドレス指定されたモジュールが、該
    モジュールと前記入力装置との間にある何れのモジュー
    ルへの前記周辺バスを通るデータ伝送路を再開させるス
    テップをさらに含む請求項３に記載の通信方法。
  5. 【請求項５】前記入力装置に隣接したモジュールは、該
    モジュール叉はそれより中央演算処理装置寄りの任意の
    外部モジュールが前記周辺バス上で通信中である間、前
    記入力装置から伝送されてきた情報をバッファするステ
    ップをさらに含む請求項３叉は４に記載の方法。
JP07265169A 1994-11-14 1995-10-13 周辺バス利用の通信システム及び方法 Expired - Fee Related JP3101552B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34030894A 1994-11-14 1994-11-14
US340308 1994-11-14

Publications (2)

Publication Number Publication Date
JPH08194566A JPH08194566A (ja) 1996-07-30
JP3101552B2 true JP3101552B2 (ja) 2000-10-23

Family

ID=23332795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07265169A Expired - Fee Related JP3101552B2 (ja) 1994-11-14 1995-10-13 周辺バス利用の通信システム及び方法

Country Status (2)

Country Link
US (1) US5724606A (ja)
JP (1) JP3101552B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522524B2 (en) 2004-04-29 2009-04-21 International Business Machines Corporation Employing one or more multiport systems to facilitate servicing of asynchronous communications events
JP6828271B2 (ja) * 2016-05-18 2021-02-10 ソニー株式会社 通信装置、通信方法、プログラム、および、通信システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833930A (en) * 1973-01-12 1974-09-03 Burroughs Corp Input/output system for a microprogram digital computer
JPS5951186B2 (ja) * 1979-10-19 1984-12-12 日本電信電話株式会社 制御装置
JPS5892025A (ja) * 1981-11-26 1983-06-01 Hitachi Ltd デ−タ処理方式
US4617566A (en) * 1983-12-15 1986-10-14 Teleplex Corporation Addressable-port, daisy chain telemetry system with self-test capability
US4870564A (en) * 1984-06-04 1989-09-26 Ge Fanuc Automation North America, Inc. Distributed input/output system
US4773005A (en) * 1984-09-07 1988-09-20 Tektronix, Inc. Dynamic address assignment system
US4641238A (en) * 1984-12-10 1987-02-03 Itt Corporation Multiprocessor system employing dynamically programmable processing elements controlled by a master processor
US5003508A (en) * 1985-10-31 1991-03-26 Floating Point Systems, Inc. Linear nearest neighbor interconnect bus system
CA1280216C (en) * 1986-08-05 1991-02-12 At&T Global Information Solutions Company Time slot protocol in the transmission of data in a data processing network
US5107507A (en) * 1988-05-26 1992-04-21 International Business Machines Bidirectional buffer with latch and parity capability
US5170252A (en) * 1990-04-09 1992-12-08 Interactive Media Technologies, Inc. System and method for interconnecting and mixing multiple audio and video data streams associated with multiple media devices
US5204669A (en) * 1990-08-30 1993-04-20 Datacard Corporation Automatic station identification where function modules automatically initialize
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
US5452419A (en) * 1992-03-06 1995-09-19 Pitney Bowes Inc. Serial communication control system between nodes having predetermined intervals for synchronous communications and mediating asynchronous communications for unused time in the predetermined intervals
DE4322249A1 (de) * 1992-10-23 1994-04-28 Marquardt Gmbh Bus-Schalter
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus

Also Published As

Publication number Publication date
JPH08194566A (ja) 1996-07-30
US5724606A (en) 1998-03-03

Similar Documents

Publication Publication Date Title
US6073205A (en) System and method of write posting in a universal serial bus system
US6353866B1 (en) Apparatus and method for initializing a universal serial bus device
JP4261069B2 (ja) Ｕｓｂフラッシュメモリ装置
US5632016A (en) System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet
US6070204A (en) Method and apparatus for using universal serial bus keyboard to control DOS operations
US5537558A (en) Apparatus and method for communicating multiple devices through one PCMCIA interface
US6145036A (en) Polling of failed devices on an I2 C bus
US6170021B1 (en) Server computer I/O redirection tool
JPH08286947A (ja) マイクロコンピュータ
JPH10187589A (ja) キーボード用ホットプラグ
KR19990067732A (ko) 복합 유니버설 시리얼 버스 제어기에 인터페이스를 제공하기 위한 장치 및 방법
US5935204A (en) System for a multi-processor system wherein each processor transfers a data block from cache if a cache hit and from main memory only if cache miss
US6366877B1 (en) Method and device for emulation of peripheral input/output (I/O) controller of a computer system
US6105080A (en) Host adapter DMA controller with automated host reply capability
US7194613B2 (en) Communication protocol for serial peripheral devices
JP4444101B2 (ja) バスシステム、バスシステム内で用いるためのステーション、及びバスインタフェース
US7124235B2 (en) USB apparatus with switchable host/hub functions and control method thereof
KR100579203B1 (ko) 능률화된 ａｔａ 장치 초기화 방법 및 장치
JP3101552B2 (ja) 周辺バス利用の通信システム及び方法
US20020083221A1 (en) Universal disk array controller
JP2005504393A (ja) バス・システムおよびバス・インターフェース
US7451240B2 (en) Method and related circuit for increasing network transmission efficiency by increasing a data updating rate of a memory
EP1617593A2 (en) A log-in inducement executed by the target
JP2003523576A (ja) リンクブリッジ
WO1997018509A1 (en) Method and apparatus for coupling two peripherals to an electronic device through the same input/output port

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees