TW201741890A - 通訊裝置、通訊方法、程式以及通訊系統 - Google Patents
通訊裝置、通訊方法、程式以及通訊系統 Download PDFInfo
- Publication number
- TW201741890A TW201741890A TW106113451A TW106113451A TW201741890A TW 201741890 A TW201741890 A TW 201741890A TW 106113451 A TW106113451 A TW 106113451A TW 106113451 A TW106113451 A TW 106113451A TW 201741890 A TW201741890 A TW 201741890A
- Authority
- TW
- Taiwan
- Prior art keywords
- communication device
- signal
- data
- transmission
- transmitting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
- H04L5/0055—Physical resource allocation for ACK/NACK
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/24—Interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本發明提供一通訊裝置,其包含:一傳輸/接收單元,其傳輸/接收至/來自一不同裝置之一信號;一確認信號偵測單元,其偵測一接收確認信號及一非接收確認信號之一者,該接收確認信號及該非接收確認信號自已接收自該傳輸/接收單元所傳輸之信號的該不同裝置傳輸;及一衝突避免單元,當該確認信號偵測單元已偵測到該非接收確認信號時,該衝突避免單元指示該傳輸/接收單元在忽略繼該非接收確認信號後之預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。
Description
本發明係有關一通訊裝置、一通訊方法、一程式及一通訊系統,且特定而言,係關於能更可靠地進行通訊之一通訊裝置、一通訊方法、一程式及一通訊系統。
在過去,例如,一I2C (Inter-Integrated Circuit (積體電路間))常被用作一匯流排介面(IF),該匯流排介面用於經由一板中之一匯流排在複數個器件之間通訊,該複數個器件經安裝至該板上。 此外,近年來,可期望達成I2C速度之一增大,且一I3C (Improved Inter Integrated Circuit (經改良積體電路間))正被規定為下一代標準。在I3C中,一主控器及一從屬器能藉由使用兩個信號線來進行雙向通訊。例如,進行自該主控器至該從屬器之資料傳送(寫入傳送)及自該從屬器至該主控器之資料傳送(讀取傳送)。 例如,在日本特許公開專利申請案第2000-99448號中揭露在其中藉由I2C將一主機處理器與一子系統控制器彼此連接之一數位資料處理系統。此外,在日本特許公開專利申請案第2002-175269號中揭露實現以分層狀態配置於一標準I2C協定之上部分上之一通訊協定的一方法。 [引用列表] [專利文獻] [PTL 1] 日本特許公開專利申請案第2000-99448號 [PTL 2] 日本特許公開專利申請案第2002-175269號
[技術問題] 順便提及,雖然按規定在上文所提及之I3C中之一主控器或從屬器中進行使用同位、CRC (循環冗餘檢查)及其類似者之錯誤偵測,但例如亦傳輸/接收此錯誤偵測未準備之一信號。為此,當一錯誤發生於錯誤偵測未準備之信號中時,存在該主控器或從屬器難以進行正常通訊之擔憂。 本發明係鑒於上述境況而發明,以能夠更可靠地進行通訊。 [問題解決方案] 根據本發明之一第一態樣,一種通訊裝置包含:一傳輸/接收單元,其傳輸/接收至/來自一不同裝置之一信號;一確認信號偵測單元,其偵測一接收確認信號及一非接收確認信號之一者,該接收確認信號及該非接收確認信號自已接收自該傳輸/接收單元傳輸之信號的該不同裝置傳輸;及一衝突避免單元,當該確認信號偵測單元已偵測到該非接收確認信號時,該衝突避免單元指示該傳輸/接收單元在忽略繼該非接收確認信號後之預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。 根據本發明之該第一態樣,一種通訊方法或程式包含:傳輸/接收至/來自一不同裝置之一信號;偵測一接收確認信號及一非接收確認信號之一者,該接收確認信號及該非接收確認信號自已接收所傳輸信號的該不同裝置傳輸;及當已偵測到該非接收確認信號時,在忽略繼該非接收確認信號後之預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。 在本發明之該第一態樣中,傳輸/接收至/自一不同裝置之一信號;偵測一接收確認信號及一非接收確認信號之一者,該接收確認信號及該非接收確認信號自已接收所傳輸信號的該不同裝置傳輸;且當已偵測到該非接收確認信號時,在忽略繼該非接收確認信號後之一預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。 根據本發明之一第二態樣,一通訊系統包含:一第一通訊裝置,其採取一方案來控制一匯流排;及一第二通訊裝置,其根據該第一通訊裝置之控制來進行通訊,其中該第一通訊裝置包含:一傳輸/接收單元,其傳輸/接收至/來自該第二通訊裝置之一信號,一確認信號偵測單元,其偵測一接收確認信號及一非接收確認信號之一者,該接收確認信號及該非接收確認信號自已接收自該傳輸/接收單元傳輸之信號的第二通訊裝置傳輸,及一衝突避免單元,當該確認信號偵測單元已偵測到該非接收確認信號時,該衝突避免單元指示該傳輸/接收單元在忽略繼該非接收確認信號後之預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。 在本發明之該第二態樣中,在採取一方案來控制一匯流排之一第一通訊裝置與根據該第一通訊裝置之控制來進行通訊之一第二通訊裝置之間進行通訊。在該第一通訊裝置中,傳輸/接收至/自該第二通訊裝置之一信號;偵測一接收確認信號及一非接收確認信號之一者,該接收確認信號及該非接收確認信號自已接收所傳輸信號的第二通訊裝置傳輸;且當已偵測到該非接收確認信號時,在忽略繼該非接收確認信號後之預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。 [有利效應] 根據本發明之第一態樣及第二態樣,可更可靠地進行通訊。
本申請案主張2016年4月22日申請之日本優先權專利申請案JP 2016-099954號之權利,該案之全文以引用的方式併入本文中。 下文中,將參考圖式詳細描述應用本發明技術之特定實施例。 <匯流排介面之組態實例> 圖1係展示應用本發明技術之一匯流排介面之一實施例之一組態實例之一方塊圖。 在圖1中所展示之一匯流排介面11包含一主控器12及三個從屬器13-1至13-3,其等經由一資料信號線14-1及一時脈信號線14-2彼此連接。 主控器12採取該方案來控制匯流排介面11,且能經由資料信號線14-1及時脈信號線14-2來與從屬器13-1至13-3通訊。 從屬器13-1至13-3能各自經由受主控器12控制之資料信號線14-1及時脈信號線14-2來與主控器12通訊。應注意,從屬器13-1至13-3經類似地組態,且在下文中,在不需要區分從屬器之情況中,將從屬器簡稱為從屬器13。此同樣適用於構成從屬器13之各區塊。 使用資料信號線14-1及時脈信號線14-2來在主控器12與從屬器13之間傳輸一信號。例如,在匯流排介面11中,經由資料信號線14-2依每次一位元連續傳輸串列資料(SDA),且經由時脈信號線14-2傳輸具有一預先判定頻率之一串列時脈(SCL)。 此外,在匯流排介面11中,規定符合I3C標準的具有不同通訊速率之複數個傳輸方法,且主控器12能在傳輸方法之間切換。例如,在匯流排介面11中,取決於資料之傳送速率來規定一SDR (標準資料速率)模式及一HDR (高資料速率)模式。在該SDR模式中,依一正常傳送速率進行資料通訊,且在該HDR模式中,依高於在該SDR模式中之速率之一傳送速率進行資料通訊。此外,在該HDR模式中,藉由該等標準來界定三個模式:一DDR (雙倍資料速率)模式、一TSP (三進位符號純匯流排)模式及一TSL (三進位符號包含舊有匯流排)模式。應注意,在匯流排介面11中,按規定,當開始通訊時,在該SDR模式中進行該通訊。 主控器12包含:一傳輸/接收單元21、一錯誤偵測單元22、一確認信號偵測單元23及一衝突避免單元24。 傳輸/接收單元21經由資料信號線14-1及時脈信號線14-2來傳輸/接收至/來自從屬器13之一信號。例如,傳輸/接收單元21藉由根據串列時脈之時序來驅動資料信號線14-1 (將電位切換至H位準或L位準),以將一信號傳輸至從屬器13,該等串列時脈藉由驅動時脈信號線14-2來傳輸。此外,傳輸/接收單元21接收自從屬器13傳輸之一信號,該從屬器根據時脈信號線14-2之串列時脈之時序來驅動資料信號線14-1。應注意,由主控器12之側來進行時脈信號線14-2之驅動。 錯誤偵測單元22偵測到傳輸/接收單元21所接收之信號具有一錯誤。例如,錯誤偵測單元22能藉由對傳輸/接收單元21所接收之信號進行同位檢查或循環冗餘檢查(CRC)或檢查自從屬器13傳送傳輸權限至主控器12時所發佈之一符記來偵測一錯誤。接著,在錯誤偵測單元22偵測到傳輸/接收單元21所接收之信號具有一錯誤之情況中,錯誤偵測單元22能指示傳輸/接收單元21再次從頭開始進行與從屬器13之通訊。 例如,錯誤偵測單元22藉由將自從屬器13傳輸之資料中所含有之兩個同位位元中之一位元作為一偶數同位,且另一位元作為一奇數位元,來對傳輸/接收單元21所接收之資料進行同位檢查,以偵測到已發生一錯誤。據此,甚至在主控器12及從屬器13均未驅動資料信號線14-1時,錯誤偵測單元22仍能偵測到該資料是否正確。 確認信號偵測單元23藉由偵測自已接收自傳輸/接收單元21傳輸之信號的從屬器13傳輸之ACK (接收確認信號)或NACK (非接收確認信號)來確認從屬器13是否已成功接收一命令、資料或類似者。例如,在匯流排介面11中,按規定,當一錯誤未發生於該信號中且從屬器13已成功接收一命令、資料或類似者時,從屬器13傳輸ACK至主控器12。此外,在匯流排介面11中,按規定,當一錯誤已發生於該信號中且從屬器13未成功接收一命令、資料或類似者時,從屬器13傳輸NACK至主控器12。 因此,在確認信號偵測單元23偵測到對自主控器12傳輸之一命令、資料或類似者的自從屬器13傳輸之ACK之情況中,確認信號偵測單元23能確認從屬器已成功接收該命令、資料或類似者。另一方面,在確認信號偵測單元23偵測到對自主控器12傳輸之一命令、資料或類似者的自從屬器13傳輸之NACK之情況中,確認信號偵測單元23能確認從屬器未成功接收該命令、資料或類似者。 在確認信號偵測單元23偵測到NACK之情況中,衝突避免單元24指示傳輸/接收單元21在忽略繼該非接收NACK後之預先判定數目個位元之後傳輸用於中斷通訊之一中止信號,如隨後將參考(例如)圖3所描述般。據此,衝突避免單元24能防止(例如)發生與自從屬器13傳輸之讀取資料及自主控器12傳輸之一HDR終止命令之衝突。 此外,在傳輸/接收單元21接收用於指示傳輸一CRC字之一前置碼,且錯誤偵測單元22偵測到在該前置碼後接收之信號具有一符記錯誤或CRC錯誤之情況中,在指示傳輸/接收單元21傳輸用於指示中斷通訊之一中止信號前,衝突避免單元24取決於對應於該CRC字與接在前置碼後之該讀取資料之間的差異的位元數目,傳輸一時脈。據此,衝突避免單元24能防止(例如)發生與自從屬器13傳輸之該讀取資料及自主控器12傳輸之該HDR終止命令之衝突。 從屬器13包含一傳輸/接收單元31及一錯誤偵測單元32。 傳輸/接收單元31經由資料信號線14-1及時脈信號線14-2來傳輸/接收至/來自主控器12之一信號。例如,傳輸/接收單元31接收自主控器12傳輸之一信號,該主控器根據時脈信號線14-2之串列時脈之時序來驅動資料信號線14-1。此外,藉由根據時脈信號線14-2之串列時脈之時序來驅動資料信號線14-1,傳輸/接收單元31傳輸一信號至主控器12。 類似於主控器12之錯誤偵測單元22,錯誤偵測單元32偵測到傳輸/接收單元31所接收之信號具有一錯誤。接著,在傳輸/接收單元31所接收之信號不具有錯誤之情況中,錯誤偵測單元32引起傳輸/接收單元31傳輸ACK,此代表主控器12已成功接收藉由該信號傳輸之命令、資料或類似者。另一方面,在傳輸/接收單元31所接收之信號具有一錯誤之情況中,錯誤偵測單元32引起傳輸/接收單元31傳輸NACK,此代表主控器12未成功接收藉由該信號傳輸之命令、資料或類似者。 此外,在傳輸/接收單元31所接收之信號具有一錯誤且例如難以進行正常通訊之情況中,錯誤偵測單元32忽略後續通訊,停止回應主控器12,且引起從屬器13處於待命狀態中。 由於匯流排介面11經如上文所描述般組態,主控器12及從屬器13能經由資料信號線14-1及時脈信號線14-2來傳輸/接收一信號,且能藉由使用衝突避免單元24防止發生衝突來更可靠地進行通訊。 <衝突發生之描述> 現在,在描述使用衝突避免單元24避免發生衝突之一方法之前,將參考圖2來描述衝突發生。 在匯流排 介面11中,按規定,被稱為前置碼之一二位元信號用於指定接下來在該DDR模式中將傳輸之資料類型。順便提及,因為在該前置碼中未準備使用同位或CRC之錯誤偵測,所以當一錯誤發生於該前置碼中時,難以偵測到該錯誤。 例如,在主控器12將用於指示讀取資料之一讀取命令傳輸至從屬器13之後的前置碼中,按規定,由主控器12驅動該第一位元且由從屬器13驅動該第二位元。接著,從屬器13能使用該第二位元傳輸ACK或NACK。例如,規定代表已成功接收該讀取命令之ACK以將已傳輸該讀取命令之前置碼之第二位元驅動至0。例如,規定代表未成功接收該讀取命令之NACK以將已傳輸該讀取命令之前置碼之第二位元驅動至1。 然而,在1位元錯誤(其中1位元之值被反相)已發生於此前置碼之第二位元中之情況中,例如,主控器12錯誤地辨識ACK及NACK。 具體而言,如圖2之上側中所展示,在已成功接收該讀取命令之情況中,從屬器13將該前置碼之第二位元驅動至0 (即,傳輸ACK),且在該前置碼後傳輸讀取資料(DDR資料)。應注意,圖2中之陰影部分代表其係被從屬器13所驅動。 另一方面,在1位元錯誤已發生於該前置碼之第二位元中,且該前置碼之第二位元係1 (如圖2之下側中所展示)之情況中,主控器12錯誤地辨識自從屬器13傳輸NACK。因此,就此而言,回應於從屬器13未成功接收該讀取命令之錯誤辨識,主控器12傳輸指示終止HDR模式中之通訊之一HDR終止命令(HDR Exit)。 據此,存在自從屬器13傳輸之該讀取資料與自主控器12傳輸之HDR終止命令發生衝突之擔憂。因此,在此之後,即使主控器12傳輸一HDR終止命令,從屬器13也無法終止該HDR模式,此係因為從屬器13難以正常接收該HRD終止命令。據此,假定匯流排介面11被鎖死且處於一不可通訊狀態中。 鑒於上述情況,在匯流排介面11中,按規定,當偵測到NACK時,主控器12在忽略NACK後之預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。據此,即使已發生上述所提及之1位元錯誤,仍可防止自從屬器13傳輸之讀取資料與自主控器12傳輸之HDR終止命令發生衝突。 <衝突防止之描述> 在圖3中,展示當主控器12已接收到NACK時,用於防止發生歸因於在匯流排介面11中傳輸該讀取命令後發生於該前置碼之第二位元上之1位元錯誤之衝突的一格式。 如圖3中所展示,在匯流排介面11中,在主控器12偵測到傳輸該讀取命令(READ CMD)後之該前置碼之第二位元係1之情況中,規定在該讀取命令後所傳輸之前置碼後的18個位元(其與回應於該讀取命令而傳輸之讀取資料的位元數目相同)為一衝突防止時脈週期。接著,在匯流排介面11中,按規定,主控器12忽略繼該衝突防止時脈週期及在該衝突防止時脈週期後之前置碼的第一位元(即,NACK後之19位元),且傳輸對應於將該前置碼之第二位元驅動至0之前的位元數目的一時脈。 應注意,在匯流排介面11中,按規定,當接收到該讀取命令時,從屬器13傳輸繼該後續前置碼後之18位元的讀取資料。此外,在匯流排介面11中,按規定,在從屬器13傳輸該讀取資料後,在該前置碼中,由從屬器13驅動該第一位元且由主控器12驅動該第二位元。接著,在匯流排介面11中,規定用於指示進行主控器中止之一中止信號,其中在此前置碼之第二位元係0之情況中,主控器12中斷與從屬器13之通訊。應注意,為可靠地進行該主控器中止,主控器12進行在該讀取資料後所傳輸/接收之前置碼之第二位元之驅動。 因此,在繼該衝突防止時脈週期後之前置碼之第二位元經驅動至0 (如圖3中所展示),即,當自從屬器13傳輸該讀取資料時,主控器12依繼讀取資料後所傳輸/接收之該二位元前置碼之第二位元之一時序傳輸一中止信號之情況中,從屬器13能藉由偵測到主控器12已傳輸一中止信號來中止該讀取資料之傳輸。據此,當主控器12在此前置碼後傳輸一HDR終止命令(HDRExit)時,從屬器13能根據該HDR終止命令終止該HDR模式。在此之後,主控器12及從屬器13再次在該SDR模式中進行通訊。 即,主控器12在偵測到NACK之後不立刻傳輸該HDR終止命令(如圖2中所展示)。如圖3中所展示,在偵測到NACK後,主控器12額外地傳輸對應於該衝突防止時脈週期之一時脈,且在該衝突防止時脈週期後之前置碼之後傳輸一HDR終止命令。 據此,甚至當主控器12偵測到在傳輸該讀取命令之後的前置碼之第二位元係1 (即,NACK)時,仍可防止發生參考圖2所描述之衝突。即,甚至當主控器12錯誤地將自從屬器13傳輸之ACK辨識為NACK時,仍可防止匯流排介面11被鎖死且可更可靠地進行通訊。 <防止衝突發生之通訊方法> 圖4係描述通訊處理(DDR Read)之一流程圖,在該通訊處理中,主控器12在一DDR模式(其係該HDR模式之一者)中讀取來自從屬器13之資料。 在步驟S11中,主控器12執行將該通訊自該SDR模式切換至該HDR模式之處理。具體而言,在主控器12中,傳輸/接收單元21驅動資料信號線14-1及時脈信號線14-2,且在該SDR模式中傳輸一廣播命令 (0x7E+R/W=0),該廣播命令通知一命令經同時傳輸至構成匯流排介面11之從屬器13之所有者。在此之後,在主控器12中,當確認信號偵測單元23接收自從屬器13傳輸之ACK以確認已成功接收該廣播命令時,傳輸/接收單元21傳輸用於切換至該HDR模式之一共同命令碼(ENTHDR CCC(0x20))。 在步驟S12中,主控器12之傳輸/接收單元21驅動資料信號線14-1及時脈信號線14-2以傳輸一讀取命令。 在步驟S13中,在傳輸該讀取命令後,確認信號偵測單元23偵測該前置碼之第二位元之值,且判定自從屬器13傳輸ACK及NACK之哪者。具體而言,在傳輸該讀取命令後,確認信號偵測單元23偵測到該前置碼之第二位元係0之情況中,確認信號偵測單元23判定自從屬器13傳輸ACK。另一方面,在傳輸該讀取命令後,確認信號偵測單元23偵測到該前置碼之第二位元係1之情況中,確認信號偵測單元23判定自從屬器13傳輸NACK。 在步驟S13中,在確認信號偵測單元23判定自從屬器13傳輸ACK之情況中,該處理進行至步驟S14。傳輸/接收單元21接收繼該前置碼後所傳輸之讀取資料。此外,傳輸/接收單元21亦接收繼該讀取資料後所傳輸之前置碼。 在此之後,該處理進行至步驟S15,且傳輸/接收單元21判定是否已完成在該HDR模式中之通訊。例如,繼該讀取資料後所傳輸之前置碼代表將繼該前置碼後傳輸讀取資料之情況中,傳輸/接收單元21判定未完成在該HDR模式中之通訊,該處理返回至步驟S14,且繼續在該HDR模式中之通訊。另一方面,例如,繼該讀取資料後所傳輸之前置碼代表將繼該前置碼後傳輸一CRC字之情況中,傳輸/接收單元21判定已完成在該HDR模式中之通訊,且在進行至步驟S17之前,該處理接收該CRC字。 另一方面,在確認信號偵測單元23判定在步驟S13中自從屬器13傳輸NACK之情況中,該處理進行至步驟S16。 在步驟S16中,衝突避免單元24指示傳輸/接收單元21在忽略NACK後之預先判定數目個位元之後傳輸用於中斷通訊之一中止信號。根據上述情況,如上文中參考圖3所描述般,傳輸/接收單元21將該中止信號傳輸至從屬器13。 在步驟S16之處理後,該處理進行至步驟S17,且傳輸/接收單元21繼該中止信號後傳輸一HDR終止命令。此外,在步驟S15中,亦在經判定將該通訊自該HDR模式切換至該SDR模式之情況中,在步驟S17中,傳輸/接收單元21傳輸一HDR命令。據此,已完成其中主控器12在該DDR模式中讀取自從屬器13之資料的通訊處理(DDR Read)。 如上文所描述,在匯流排介面11中,甚至在主控器12中偵測到NACK且該NACK係源於該1位元錯誤已發生於其上之ACK之情況中,仍可藉由防止發生衝突來更可靠地進行通訊。 <主控器之電路圖> 接著,圖5係展示主控器12之一組態實例的一電路圖。 如圖5中所展示,主控器12包含:一SCL驅動控制單元51、一放大單元52、一H位準維持單元53、一放大單元54、一串列轉換單元55、一衝突錯誤偵測器56、一同位錯誤偵測器57、一CRC5錯誤偵測單元58、一並列轉換單元59、一符記錯誤偵測器60、一ACK/NACK偵測器61、一前置碼錯誤偵測器62及一狀態機(FSM:有限狀態機器) 63。 SCL控制單元52產生一串列時脈,根據自狀態機63輸出之一參考頻率之信號,經由時脈信號線14-2將該串列時脈供應至從屬器13以控制時脈信號線14-2之驅動。 放大單元52將自SCL驅動控制單元51所產生之時脈信號放大至經由時脈信號線14-2傳輸所需之一預定判定位準,且輸出時脈信號至時脈信號線14-2。 H位準維持單元53將資料信號線14-1之位準維持在H位準。 放大單元54將待經由資料信號線14-1傳輸之串列資料放大至一預先判定位準、輸出串列資料、且將經由資料信號線14-1傳輸之串列資料放大至在主控器12中處理所需之一位準。 串列轉換單元55將自狀態機63輸出之並列資料轉換成串列資料,且輸出串列資料。 衝突錯誤偵測器56藉由比較自串列轉換單元55輸出之串列資料與經由資料信號線14-1傳輸之串列資料,來偵測資料信號線14-1上之一衝突錯誤。 同位錯誤偵測器57使用為基於一偶數或奇數偵測一位元錯誤所新增之5個位元之資料來偵測經由資料信號線14-1所傳輸之串列資料之一錯誤,且將錯誤偵測結果通知狀態機63。 CRC5錯誤偵測單元58使用為基於該CRC偵測一位元錯誤所新增之5個位元之資料來偵測經由資料信號線14-1所傳輸之串列資料之一錯誤,且將錯誤偵測結果通知狀態機63。 並列轉換單元59將經由資料信號線14-1傳輸之串列資料轉換成並列資料,且輸出並列資料。 符記錯誤偵測器60藉由檢查由並列轉換單元59所轉換之並列資料中所含有之符記之位元序列來偵測一符記是否具有一錯誤,且將錯誤偵測結果通知狀態機63。 ACK/NACK偵測器61對應於圖1中之確認信號偵測單元23,且自由並列轉換單元59所轉換之並列資料偵測自從屬器13傳輸之ACK或NACK,且將偵測結果(ACK/NACK)通知狀態機63。 前置碼錯誤偵測器62偵測由並列轉換單元59轉換之並列資料中所含有的一前置碼是否具有一錯誤,並且將錯誤偵測結果通知狀態機63。 狀態機63係一循序電路,其中由輸入條件及當前狀態來判定下一狀態,且其充當圖1中之傳輸/接收單元21及衝突避免單元24。具體而言,在自ACK/NACK偵測器61所獲得之偵測結果係ACK之情況中,狀態機63處於接收讀取資料之一狀態中,且將ACK/NACK偵測器61所獲得之ACK或NACK之偵測結果作為一輸入。另一方面,在自ACK/NACK偵測器61所獲得之偵測結果係NACK之情況中,狀態機63忽略繼該衝突防止時脈週期及該衝突防止時脈週期後之第一位元,且處於傳輸一中止信號之一狀態中。 主控器12經如上文所描述般組態,且如上文所描述,甚至當從屬器13所傳輸之ACK被錯誤地辨識為NACK時,仍可防止匯流排介面11被鎖死且更可靠地進行通訊。 應注意,雖然上文所提及之實施例中描述其中繼該衝突防止時脈週期後之前置碼後主控器12傳輸一HDR終止命令之一實例,但只要可藉由防止發生衝突來恢復通訊,則不必要傳輸該HDR終止命令。 例如,如圖6中所展示,繼衝突防止時脈週期後之前置碼後,主控器12可傳輸用來指示重新啟動在該HDR模式中之通訊的一重新啟動命令(HDR Restart),而非圖3中之HDR終止命令。如上文所描述,在匯流排介面11中,可藉由主控器12在根據該主控器中止終端通訊之後傳輸該重新啟動命令來再次在該HDR模式中進行通訊。 應注意,本發明技術不限於根據I3C標準之匯流排介面11,且可應用於根據其他標準之匯流排介面11。此外,雖然展示其中從屬器13-1至13-3如圖1中所展示般在匯流排介面11中經彼此連接之一組態實例,但是從屬器13之數目可係(例如)一、二或三或以上。 應注意,參考上文所提及之流程圖所描述之處理不必要依如該等流程圖中所描述之順序的時間序列來進行,且該處理包含平行實施或個別實施之處理(例如,平行處理或使用物件之處理)。此外,可藉由一CPU來處理該程式,或藉由複數個CPU來分散地處理該程式。 此外,「系統」意謂包含複數個本文中之裝置的一整個裝置。 此外,可藉由硬體或軟體來執行上文所提及之處理序列。若藉由軟體來執行該處理序列,則自該等程式儲存於其中之一程式記錄媒體來將組態該軟體之程式安裝至一電腦中。此處,該電腦包含併入專用硬體中之一電腦及(例如)安裝能執行各種功能之程式之一通用個人電腦。 <硬體之組態實例> 圖7係展示藉由程式來執行上文所提及之處理序列的一電腦之硬體之一組態實例的一方塊圖。 在該電腦中,經由一匯流排105來使一CPU (中央處理單元) 101、一ROM (唯讀記憶體) 102、一RAM (隨機存取記憶體) 103及一EEPROM (電子可擦除可程式化唯讀記憶體) 104互相連接。一輸入/輸出介面106進一步連接至匯流排105。輸入/輸出介面106經連接至該外部(例如,圖1中之資料信號線14-1及時脈信號線14-2)。 在如上文所描述般組態之電腦中,藉由CPU 101將儲存在(例如) ROM 102及EEPROM 104中之程式經由匯流排105載入至RAM 103中,且執行該等程式,完成上文所提及之處理序列。此外,可將由電腦(CPU 101)所執行之該等程式預先儲存於ROM 102中。替代地,可經由輸入/輸出介面106將該等程式自外部安裝至EEPROM 104中,或更新該等程式。 應注意,本發明技術亦可採用以下組態。 (1) 一種通訊裝置,其包含: 一傳輸/接收單元,其傳輸/接收至/來自一不同裝置之一信號; 一確認信號偵測單元,其偵測一接收確認信號及一非接收確認信號之一者,該接收確認信號及該非接收確認信號自已接收自該傳輸/接收單元所傳輸之信號的該不同裝置傳輸;及 一衝突避免單元,當該確認信號偵測單元已偵測到該非接收確認信號時,該衝突避免單元指示該傳輸/接收單元在忽略繼該非接收確認信號後之預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。 (2) 如上文(1)之通訊裝置,其中 當偵測到該非接收確認信號時,該傳輸/接收單元傳輸時脈,該時脈數目與該預先判定數目相同。 (3) 如上文(2)之通訊裝置,其中 該傳輸/接收單元傳輸對應於回應於指示該不同裝置讀取資料之一讀取命令之傳輸而自該不同裝置傳輸之讀取資料之位元數目的一時脈,且該傳輸/接收單元在至少一週期內忽略傳輸該時脈之一信號。 (4) 如上文(3)之通訊裝置,其中 當自該不同裝置傳輸該讀取資料,繼該讀取資料後傳輸/接收該前置碼時,該傳輸/接收單元依一二位元前置碼之第二位元之一時序傳輸該中止信號。 (5) 如上文(1)至(4)之任一項之通訊裝置,其中 繼該中止信號後,該傳輸/接收單元傳輸用於指示終止一特定通訊模式之一命令。 (6) 如上文(1)至(4)之任一項之通訊裝置,其中 繼該中止信號後,該傳輸/接收單元傳輸用於指示重新啟動一特定通訊模式中之通訊之一命令。 (7) 如上文(1)至(6)之任一項之通訊裝置,其進一步包含 一錯誤偵測單元,其藉由比較繼用於指定接下來待傳輸之一資料類型的一前置碼後所接收之一信號的一位元序列與將依待傳輸之該前置碼所指定之類型來傳輸之一位元序列來偵測一錯誤,該前置碼係藉由該傳輸/接收單元來接收,其中 當該錯誤偵測單元偵測到該錯誤時,該衝突避免單元指示該傳輸/接收單元在傳輸對應於該前置碼後之預先判定數目個位元之一時脈之後傳輸用於指示中斷通訊之一中止信號。 (8) 如上文(1)至(7)之任一項之通訊裝置,其中 該傳輸/接收單元接收自該不同裝置傳輸之讀取資料,且驅動在該讀取資料之後所傳輸/接收之一前置碼之第二位元。 (9) 如上文(7)之通訊裝置,其中 該錯誤偵測單元藉由將該資料中所含有之兩個同位位元中之一位元作為一偶數同位,且另一位元作為一奇數位元,來對該傳輸/接收單元所接收之資料進行同位檢查,以偵測一錯誤。 (10) 如上文(1)至(9)之任一項之通訊裝置,其中 該傳輸/接收單元能在一SDR (標準資料速率)模式及一HDR (高資料速率)模式中傳輸/接收一信號,在該SDR模式中,依一正常傳送速率來進行資料通訊,且在該HDR模式中,依高於在該SDR模式中之速率之一傳送速率來進行該資料通訊。 (11) 如上文(1)至(10)之任一項之通訊裝置,其中 該傳輸/接收單元經由兩個信號線(一資料信號線及一時脈信號線)來進行通訊,經由該資料信號線依每次一位元連續傳輸串列資料,經由該時脈信號線傳輸一預先判定頻率之一串列時脈。 (12) 如上文(1)至(11)之任一項之通訊裝置,其中 該傳輸/接收單元進行符合該I3C (經改良積體電路間)標準之通訊。 (13) 一種通訊方法,其包含: 傳輸/接收至/來自一不同裝置之一信號; 偵測一接收確認信號及一非接收確認信號之一者,該接收確認信號及該非接收確認信號自已接收所傳輸信號的該不同裝置傳輸;及 當已偵測到該非接收確認信號時,在忽略繼該非接收確認信號後之預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。 (14) 一種程式,其引起一電腦執行通訊處理,該通訊處理包含以下步驟: 傳輸/接收至/來自一不同裝置之一信號; 偵測一接收確認信號及一非接收確認信號之一者,該接收確認信號及該非接收確認信號自已接收所傳輸信號的該不同裝置傳輸;及 當已偵測到該非接收確認信號時,在忽略繼該非接收確認信號後之預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。 (15) 一種通訊系統,其包含: 一第一通訊裝置,其採取一方案來控制一匯流排; 一第二通訊裝置,其根據該第一通訊裝置之控制來進行通訊,其中 該第一通訊裝置包含 一傳輸/接收單元,其傳輸/接收至/來自該第二通訊裝置之一信號; 一確認信號偵測單元,其偵測一接收確認信號及一非接收確認信號之一者,該接收確認信號及該非接收確認信號自已接收自該傳輸/接收單元所傳輸之信號的該第二通訊裝置傳輸;及 一衝突避免單元,當該確認信號偵測單元已偵測到該非接收確認信號時,該衝突避免單元指示該傳輸/接收單元在忽略繼該非接收確認信號後之預先判定數目個位元之後傳輸用於指示中斷通訊之一中止信號。 熟習此項技術者應瞭解,可取決於設計要求及其他因數發生各種修改、組合、子組合及變更,只要該等修改、組合、子組合及變更屬於隨附申請專利範圍或其等之等效物之範疇。
11‧‧‧匯流排介面
12‧‧‧主控器
13‧‧‧從屬器
13-1‧‧‧從屬器
13-2‧‧‧從屬器
13-3‧‧‧從屬器
14-1‧‧‧資料信號線
14-2‧‧‧時脈信號線
21‧‧‧傳輸/接收單元
22‧‧‧錯誤偵測單元
23‧‧‧確認信號偵測單元
24‧‧‧衝突避免單元
31‧‧‧傳輸/接收單元
31-1‧‧‧傳輸/接收單元
31-2‧‧‧傳輸/接收單元
31-3‧‧‧傳輸/接收單元
32‧‧‧錯誤偵測單元
32-1‧‧‧錯誤偵測單元
32-2‧‧‧錯誤偵測單元
32-3‧‧‧錯誤偵測單元
51‧‧‧SCL驅動控制單元
52‧‧‧放大單元
53‧‧‧H位準維持單元
54‧‧‧放大單元
55‧‧‧串列轉換單元
56‧‧‧衝突錯誤偵測器
57‧‧‧同位錯誤偵測器
58‧‧‧CRC5錯誤偵測單元
59‧‧‧並列轉換單元
60‧‧‧符記錯誤偵測器
61‧‧‧ACK/NACK偵測器
62‧‧‧前置碼錯誤偵測器
63‧‧‧狀態機
101‧‧‧中央處理單元(CPU)
102‧‧‧唯讀記憶體(ROM)
103‧‧‧隨機存取記憶體(RAM)
104‧‧‧電子可擦除可程式化唯讀記憶體(EEPROM)
105‧‧‧匯流排
106‧‧‧輸入/輸出介面
ACK‧‧‧接收確認信號
FSM‧‧‧有限狀態機
NACK‧‧‧非接收確認信號
SCL‧‧‧串列時脈
SDA‧‧‧串列資料
S11‧‧‧步驟
S12‧‧‧步驟
S13‧‧‧步驟
S14‧‧‧步驟
S15‧‧‧步驟
S16‧‧‧步驟
S17‧‧‧步驟
12‧‧‧主控器
13‧‧‧從屬器
13-1‧‧‧從屬器
13-2‧‧‧從屬器
13-3‧‧‧從屬器
14-1‧‧‧資料信號線
14-2‧‧‧時脈信號線
21‧‧‧傳輸/接收單元
22‧‧‧錯誤偵測單元
23‧‧‧確認信號偵測單元
24‧‧‧衝突避免單元
31‧‧‧傳輸/接收單元
31-1‧‧‧傳輸/接收單元
31-2‧‧‧傳輸/接收單元
31-3‧‧‧傳輸/接收單元
32‧‧‧錯誤偵測單元
32-1‧‧‧錯誤偵測單元
32-2‧‧‧錯誤偵測單元
32-3‧‧‧錯誤偵測單元
51‧‧‧SCL驅動控制單元
52‧‧‧放大單元
53‧‧‧H位準維持單元
54‧‧‧放大單元
55‧‧‧串列轉換單元
56‧‧‧衝突錯誤偵測器
57‧‧‧同位錯誤偵測器
58‧‧‧CRC5錯誤偵測單元
59‧‧‧並列轉換單元
60‧‧‧符記錯誤偵測器
61‧‧‧ACK/NACK偵測器
62‧‧‧前置碼錯誤偵測器
63‧‧‧狀態機
101‧‧‧中央處理單元(CPU)
102‧‧‧唯讀記憶體(ROM)
103‧‧‧隨機存取記憶體(RAM)
104‧‧‧電子可擦除可程式化唯讀記憶體(EEPROM)
105‧‧‧匯流排
106‧‧‧輸入/輸出介面
ACK‧‧‧接收確認信號
FSM‧‧‧有限狀態機
NACK‧‧‧非接收確認信號
SCL‧‧‧串列時脈
SDA‧‧‧串列資料
S11‧‧‧步驟
S12‧‧‧步驟
S13‧‧‧步驟
S14‧‧‧步驟
S15‧‧‧步驟
S16‧‧‧步驟
S17‧‧‧步驟
圖1係展示應用本發明技術之一匯流排介面之一實施例之一組態實例之一方塊圖。 圖2係描述一衝突錯誤之一圖。 圖3係展示用於避免該衝突錯誤之一格式的一實例之一圖。 圖4係描述一主控器在一DDR模式中之通訊處理之一流程圖。 圖5係展示該主控器之一組態實例之一電路圖。 圖6係展示用於避免該衝突錯誤之格式之另一實例之一圖。 圖7係展示應用本發明技術之一電腦之一實施例之一組態實例的一方塊圖。
READ CMD‧‧‧讀取命令
SCL‧‧‧串列時脈
SDA‧‧‧串列資料
Claims (20)
- 一種通信器件,其包括: 傳輸及接收電路,其經組態以與一外部通訊器件通訊,包含經由一資料信號線傳輸及接收資料以及經由一時脈信號線傳輸一時脈;及 控制電路,其經組態以 回應於來自該傳輸及接收電路之一信號,偵測自該外部通訊器件傳輸之一認可信號或一認可信號之一缺少之至少一者;且 在該控制電路偵測到一認可信號之該缺少之一情況中,引起該傳輸及接收電路防止繼一認可信號之該缺少後之至少預先判定數目個位元之一衝突。
- 如請求項1之通訊器件,其中該控制電路偵測到該認可信號之該缺少係自該外部通訊器件傳輸之一前置碼之一第二位元中之一一位元錯誤的一結果。
- 如請求項1之通訊器件,其中該控制電路包含一狀態機,其經組態以在一衝突防止時脈週期內忽略該所接收資料,該衝突防止時脈週期具有對應於一認可信號之該缺少後之至少該預先判定數目個位元之一持續時間。
- 如請求項1之通訊器件,其中該傳輸及接收電路經組態以在該傳輸電路防止該衝突之一週期期間內,將該資料信號線維持在一H位準。
- 如請求項1之通訊器件,其中當偵測到一認可信號之該缺少時,該傳輸及接收電路傳輸數個時脈循環,該時脈循環數目與繼一認可信號之該缺少後之位元的該預先判定數目相同。
- 如請求項1之通訊器件,其中該傳輸及接收電路在對應於回應於一讀取命令之一傳輸而自該外部器件傳輸之該資料之至少該預先判定數目個位元的一持續時間內,傳輸一時脈,且在至少傳輸該數目個時脈循環之一週期內,防止該資料之衝突。
- 如請求項6之通訊器件,其中當自該外部通訊器件傳輸該資料時,該傳輸及接收電路依該信號之一前置碼之一第二位元之一時序傳輸該命令信號。
- 如請求項1之通訊器件,其中繼一衝突防止時脈週期後,該傳輸及接收電路傳輸指示終止一特定通訊模式之一命令,其中該衝突防止時脈週期具有對應於繼一認可信號之該缺少後之至少該預先判定數目個位元之一持續時間。
- 如請求項1之通訊器件,其中繼一衝突防止時脈週期後,該傳輸及接收電路傳輸指示重新啟動一特定通訊模式中之通訊之一命令,其中該衝突防止時脈週期具有對應於繼一認可信號之該缺少後之至少該預先判定數目個位元之一持續時間。
- 如請求項1之通訊器件,其中 該控制電路經組態以藉由比較繼該傳輸及接收電路所接收之該資料之一前置碼後之一第一位元序列與對應於該前置碼所指定之一資料類型之一第二位元序列來偵測一錯誤,且 在該控制電路偵測到該錯誤之一情況中,該控制電路引起該傳輸及接收電路在對應於該前置碼後之至少第二預先判定數目個位元之一持續時間內,傳輸一時脈之後,傳輸一命令。
- 如請求項1之通訊器件,其中該控制電路藉由對該傳輸及接收電路所接收之該資料進行同位檢查來偵測一錯誤,其中該資料中所含有之一第一同位位元係一偶數同位,且該資料中所含有之一第二位元係一奇數同位。
- 如請求項1之通訊器件,其中該傳輸及接收電路驅動繼一讀取資料後所傳輸或接收之一前置碼之一第二位元。
- 如請求項1之通訊器件,其中該傳輸及接收電路經組態以在一SDR模式及一HDR模式中通訊,在該SDR模式中,依一第一傳送速率來進行資料通訊,在該HDR模式中,依高於在該SDR模式中之該第一傳送速率之一第二傳送速率來進行該資料通訊。
- 如請求項13之通訊器件,其中該控制電路經組態以在於該HDR模式中傳輸一讀取命令之後且緊接在一讀取資料之前,立即偵測一前置碼中之一錯誤。
- 如請求項13之通訊器件,其中該HDR模式包含其中該傳輸及接收電路能通訊之複數個額外模式,該複數個額外模式包含:一雙倍資料速率模式、一三進位符號純匯流排模式及一三進位符號包含舊有匯流排模式。
- 如請求項13之通訊器件,其中該通訊器件經進一步組態以經由一模式改變信號來切換該外部通訊器件之該模式。
- 如請求項1之通訊器件,其中 該資料信號線循序逐位元地傳輸串列資料,且 該時脈信號線傳輸具有一預先判定頻率之一串列時脈。
- 一種通信系統,其包括: 一第一通訊器件,其具有在包含一資料信號線及一時脈信號線之一匯流排中之一控制方案;及 一第二通訊器件,其經組態以根據該第一通訊器件之該控制方案來進行通訊, 其中該第一通訊器件包含 第一傳輸及接收電路,其經組態以與該第二通訊器件通訊,包含經由一資料信號線傳輸及接收資料以及經由一時脈信號線傳輸一時脈;及 控制電路,其經組態以 回應於自該第一傳輸及接收電路之一信號,偵測自該第二通訊器件傳輸之一認可信號或一認可信號之一缺少之至少一者;且 在該控制電路偵測到一認可信號之該缺少之一情況中,引起該傳輸及接收電路防止繼一認可信號之該缺少後之至少預先判定數目個位元之一衝突,且 該第二通訊器件包含第二傳輸及接收電路,其經組態以與該第一通訊器件通訊,包含經由該資料信號線傳輸及接收資料以及經由該時脈信號線接收該時脈。
- 如請求項18之通訊系統,其進一步包括: 至少一第三通訊器件,其經組態以根據該第一通訊器件之該控制方案來通訊,其中 該第二通訊器件及至少一第三通訊器件之一者未傳輸該認可信號,且 該第二通訊器件及至少一第三通訊器件之另一者傳輸該認可信號,且 該控制電路經組態以偵測該第二通訊器件及至少一第三通訊器件之該一者未傳輸該認可信號。
- 一種用於一通訊器件之一通訊方法,該方法包括: 與一外部通訊器件通訊,包含經由一資料信號線傳輸及接收資料以及經由一時脈信號線傳輸一時脈; 回應於自該傳輸及接收電路之一信號,偵測自該外部器件傳輸之一認可信號或一認可信號之一缺少之至少一者;及 在該控制電路偵測到一認可信號之該缺少之一情況中,防止繼一認可信號之該缺少後之至少預先判定數目個位元之一衝突。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016099954A JP6828271B2 (ja) | 2016-05-18 | 2016-05-18 | 通信装置、通信方法、プログラム、および、通信システム |
JP??2016-099954 | 2016-05-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201741890A true TW201741890A (zh) | 2017-12-01 |
TWI769155B TWI769155B (zh) | 2022-07-01 |
Family
ID=58745319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106113451A TWI769155B (zh) | 2016-05-18 | 2017-04-21 | 通訊裝置、通訊方法、程式以及通訊系統 |
Country Status (10)
Country | Link |
---|---|
US (1) | US10740172B2 (zh) |
EP (1) | EP3458967B1 (zh) |
JP (1) | JP6828271B2 (zh) |
KR (1) | KR102375363B1 (zh) |
CN (1) | CN109154925B (zh) |
BR (1) | BR112018073108A2 (zh) |
RU (1) | RU2740163C2 (zh) |
SG (1) | SG11201808953TA (zh) |
TW (1) | TWI769155B (zh) |
WO (1) | WO2017199760A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6786871B2 (ja) * | 2016-05-18 | 2020-11-18 | ソニー株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
WO2019176580A1 (ja) * | 2018-03-14 | 2019-09-19 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
DE102018220398A1 (de) * | 2018-11-28 | 2020-05-28 | Robert Bosch Gmbh | Verfahren zum Abschalten einer Kommunikation und korrespondierende Kommunikationsanordnung |
CN109861896A (zh) * | 2019-03-29 | 2019-06-07 | 上海剑桥科技股份有限公司 | 高速单总线设备 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3101552B2 (ja) * | 1994-11-14 | 2000-10-23 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 周辺バス利用の通信システム及び方法 |
US6356984B1 (en) | 1998-06-30 | 2002-03-12 | Sun Microsystems, Inc. | Digital data processing system having a data bus and a control bus |
SE9900303L (sv) * | 1999-01-27 | 2000-07-28 | Ericsson Telefon Ab L M | Ett förfarande som möjliggör kommunikation mellan en elektronisk anordning och ett batteri, en apparat som innefattar en elektronisk anordning och ett batteri samt ett batteri som möjliggör kommunikation |
US6684362B1 (en) * | 1999-02-18 | 2004-01-27 | International Business Machines Corporation | Method and apparatus for connecting manufacturing test interface to a global serial bus including an I2 c bus |
US6779125B1 (en) * | 2000-06-09 | 2004-08-17 | Cirrus Logic, Inc. | Clock generator circuitry |
EP1182550A3 (en) * | 2000-08-21 | 2006-08-30 | Texas Instruments France | Task based priority arbitration |
US6874052B1 (en) | 2000-09-29 | 2005-03-29 | Lucent Technologies Inc. | Expansion bridge apparatus and method for an I2C bus |
JP2003122707A (ja) * | 2001-10-10 | 2003-04-25 | Nec Corp | I2cバスを備えた電子機器及びバス制御方法 |
JP2005084791A (ja) * | 2003-09-05 | 2005-03-31 | Alpine Electronics Inc | データ通信方法 |
US7451381B2 (en) * | 2004-02-03 | 2008-11-11 | Phonex Broadband Corporation | Reliable method and system for efficiently transporting dynamic data across a network |
JP4416543B2 (ja) * | 2004-03-10 | 2010-02-17 | パナソニック株式会社 | データ検出装置、および多チャンネルデータ検出装置 |
JP4962060B2 (ja) * | 2007-03-14 | 2012-06-27 | 富士通セミコンダクター株式会社 | パリティエラー復旧回路 |
EP2318408B1 (en) | 2008-07-23 | 2016-02-17 | Vertex Pharmaceuticals Incorporated | Tri-cyclic pyrazolopyridine kinase inhibitors |
US10236032B2 (en) * | 2008-09-18 | 2019-03-19 | Novachips Canada Inc. | Mass data storage system with non-volatile memory modules |
US8560908B2 (en) * | 2008-11-06 | 2013-10-15 | Qualcomm Incorporated | Methods and systems for ARQ feedback message improvement |
US9374818B2 (en) * | 2011-03-31 | 2016-06-21 | Panasonic Intellectural Property Management Co., Ltd. | Receiver, communication system and in-store equipment monitoring system |
EP2722761A1 (en) | 2011-06-17 | 2014-04-23 | Fujitsu Limited | Arithmetic processing device and control method for arithmetic processing device |
GB2492207B (en) * | 2011-06-22 | 2014-03-05 | Ibm | Retrieving status information from a remote device and corresponding host system |
US9256570B2 (en) | 2011-08-05 | 2016-02-09 | Linear Technology Corporation | I2C isolated, bidirectional communication system with isolated domain current source pull-ups |
CN104521273A (zh) * | 2012-08-07 | 2015-04-15 | 瑞典爱立信有限公司 | 多载波系统中用于控制中断和测量性能的方法和装置 |
US20150100711A1 (en) * | 2013-10-07 | 2015-04-09 | Qualcomm Incorporated | Low power camera control interface bus and devices |
US10695034B2 (en) | 2015-05-15 | 2020-06-30 | Butterfly Network, Inc. | Autonomous ultrasound probe and related apparatus and methods |
JP6911282B2 (ja) * | 2016-05-18 | 2021-07-28 | ソニーグループ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
JP6090514B1 (ja) | 2016-05-18 | 2017-03-08 | 日本ゼオン株式会社 | 重合性化合物の製造方法 |
JP6786871B2 (ja) * | 2016-05-18 | 2020-11-18 | ソニー株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
JP6971538B2 (ja) * | 2016-05-18 | 2021-11-24 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
WO2017199762A1 (ja) * | 2016-05-18 | 2017-11-23 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
-
2016
- 2016-05-18 JP JP2016099954A patent/JP6828271B2/ja active Active
-
2017
- 2017-04-21 TW TW106113451A patent/TWI769155B/zh active
- 2017-05-02 EP EP17724945.5A patent/EP3458967B1/en active Active
- 2017-05-02 SG SG11201808953TA patent/SG11201808953TA/en unknown
- 2017-05-02 WO PCT/JP2017/017220 patent/WO2017199760A1/en unknown
- 2017-05-02 RU RU2018139330A patent/RU2740163C2/ru active
- 2017-05-02 BR BR112018073108-0A patent/BR112018073108A2/pt not_active IP Right Cessation
- 2017-05-02 KR KR1020187032412A patent/KR102375363B1/ko active IP Right Grant
- 2017-05-02 CN CN201780029056.1A patent/CN109154925B/zh active Active
- 2017-05-02 US US16/099,296 patent/US10740172B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2017199760A1 (en) | 2017-11-23 |
JP6828271B2 (ja) | 2021-02-10 |
EP3458967A1 (en) | 2019-03-27 |
SG11201808953TA (en) | 2018-11-29 |
US20190213070A1 (en) | 2019-07-11 |
US10740172B2 (en) | 2020-08-11 |
KR102375363B1 (ko) | 2022-03-17 |
RU2740163C2 (ru) | 2021-01-12 |
TWI769155B (zh) | 2022-07-01 |
RU2018139330A (ru) | 2020-05-12 |
BR112018073108A2 (pt) | 2019-03-06 |
JP2017208712A (ja) | 2017-11-24 |
CN109154925A (zh) | 2019-01-04 |
KR20190008855A (ko) | 2019-01-25 |
RU2018139330A3 (zh) | 2020-07-23 |
EP3458967B1 (en) | 2020-12-23 |
CN109154925B (zh) | 2022-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201741890A (zh) | 通訊裝置、通訊方法、程式以及通訊系統 | |
CN109074294B (zh) | 通信装置和通信系统 | |
EP3459189B1 (en) | Communication apparatus, communication method, program, and communication system | |
CN109075902B (zh) | 通信装置、通信方法、程序和通信系统 | |
JP6903645B2 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
JP6739983B2 (ja) | 通信装置、通信方法、プログラム、および、通信システム |