CN109861896A - 高速单总线设备 - Google Patents

高速单总线设备 Download PDF

Info

Publication number
CN109861896A
CN109861896A CN201910251860.5A CN201910251860A CN109861896A CN 109861896 A CN109861896 A CN 109861896A CN 201910251860 A CN201910251860 A CN 201910251860A CN 109861896 A CN109861896 A CN 109861896A
Authority
CN
China
Prior art keywords
single bus
output interface
input
kinds
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910251860.5A
Other languages
English (en)
Inventor
袁泉
Original Assignee
Cambridge Industries Shanghai Co Ltd
Zhejiang Cambridge Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Industries Shanghai Co Ltd, Zhejiang Cambridge Electronic Technology Co Ltd filed Critical Cambridge Industries Shanghai Co Ltd
Priority to CN201910251860.5A priority Critical patent/CN109861896A/zh
Publication of CN109861896A publication Critical patent/CN109861896A/zh
Withdrawn legal-status Critical Current

Links

Abstract

本发明公开了一种高速单总线设备，其包括可编程芯片、单线总线、电源、输出电路及输入电路，可编程芯片具有第一输出接口、第二输出接口、第一输入接口和第二输入接口，其中，输出电路包括连接于单线总线和第一输出接口之间的第一三极管、连接于单线总线和第二输出接口之间的第二三极管，输出电路被配置为能够向单线总线输出三种电平，输入电路包括连接于单线总线和第一输入接口之间的鉴幅器、连接于单线总线和第二输入接口之间的缓冲器，输入电路被配置为能够识别单线总线的三种电平、并产生分别与三种电平相对应的输入信号。根据本发明的高速单总线设备，三进制替代传统的二进制的信号机制，以低廉的成本实现了数据传输效率的显著提高。

Description

高速单总线设备
技术领域
本发明涉及单总线通讯的技术领域，尤其涉及一种高速单总线设备。
背景技术
目前所有的单总线(One wire bus)通讯采用二进制物理层通讯信号，在现有的通讯频率下受制于此，其最高通讯速率为16kbps。这导致现有的单总线设备的数据传输效率或数据通讯效率低下。
因此，亟需一种新的高速单总线设备。
发明内容
本发明要解决的技术问题是为了克服现有的单总线设备的数据传输效率低下的缺陷，提出一种新的高速单总线设备。
本发明是通过采用下述技术方案来解决上述技术问题的：
本发明提供了一种高速单总线设备，其包括可编程芯片、单线总线和用于为所述可编程芯片供电的电源，其特点在于，所述高速单总线设备还包括输出电路和输入电路，所述可编程芯片具有第一输出接口、第二输出接口、第一输入接口和第二输入接口；
其中，所述输出电路包括连接于所述单线总线和第一输出接口之间的第一三极管、连接于所述单线总线和第二输出接口之间的第二三极管，所述输出电路被配置为能够向所述单线总线输出三种电平；
所述输入电路包括连接于所述单线总线和第一输入接口之间的鉴幅器、连接于所述单线总线和第二输入接口之间的缓冲器，所述输入电路被配置为能够识别所述单线总线的所述三种电平、并产生分别与所述三种电平相对应的输入信号。
较佳地，所述输出电路被配置为能够根据来自第一输出接口和第二输出接口的控制信号及预设的输出真值表向所述单线总线输出所述三种电平，所述输入电路被配置为能够识别所述单线总线的所述三种电平、并根据输入真值表产生分别与所述三种电平相对应的输入信号；
其中，所述输出真值表限定了来自第一输出接口和第二输出接口的控制信号与所述单线总线的所述三种电平的对应关系，所述输入真值表限定了所述单线总线的所述三种电平与用于输入第一输入接口和第二输入接口的所述输入信号的对应关系。
较佳地，第一三极管被布置为，基极连接至第一输出接口、集电极直接连接至所述单线总线；
第二三极管被布置为，基极连接至第二输出接口、集电极经由第二电阻连接至所述单线总线，并且所述单线总线经由第一电阻连接至所述电源。
较佳地，第一电阻与第二电阻的阻值相等。
较佳地，第一电阻与第二电阻的阻值在1.5KΩ-10KΩ之间。
较佳地，第一三极管的基极经由第一基极电阻连接至第一输出接口，第二三极管的基极经由第二基极电阻连接至第二输出接口、集电极经由第二电阻连接至所述单线总线。
较佳地，第一基极电阻的阻值在4.7KΩ-10KΩ之间，第二基极电阻的阻值在1KΩ-3KΩ之间。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：
根据本发明的高速单总线设备，通过利用三进制替代传统的二进制的信号机制，以低廉的成本实现了数据传输效率的显著提高。
附图说明
图1为根据本发明优选实施例的高速单总线设备的原理示意图。
图2为根据本发明优选实施例的高速单总线设备的一应用实例中单线总线上的电平与总线的三种状态的对应关系示意图。
具体实施方式
下面结合说明书附图，进一步对本发明的优选实施例进行详细描述，以下的描述为示例性的，并非对本发明的限制，任何的其他类似情形也都将落入本发明的保护范围之中。
在以下的具体描述中，方向性的术语，例如“左”、“右”、“上”、“下”、“前”、“后”等，参考附图中描述的方向使用。本发明各实施例中的部件可被置于多种不同的方向，方向性的术语是用于示例的目的而非限制性的。
参考图1所示，根据本发明优选实施方式的一种高速单总线设备，其包括可编程芯片、单线总线和用于为可编程芯片供电的电源Vcc、以及输出电路和输入电路，可编程芯片具有第一输出接口A0_out、第二输出接口A1_out、第一输出接口A0_in和第二输出接口A1_in。
其中，输出电路包括连接于单线总线和第一输出接口A0_out之间的第一三极管T1、连接于单线总线和第二输出接口A1_out之间的第二三极管T2，输出电路被配置为能够向单线总线输出三种电平。输入电路包括连接于单线总线和第一输出接口A0_in之间的鉴幅器T4、连接于单线总线和第二输出接口A1_in之间的缓冲器T3，输入电路被配置为能够识别单线总线的三种电平、并产生分别与三种电平相对应的输入信号。
其中，输出电路可被配置为能够根据来自第一输出接口A0_out和第二输出接口A1_out的控制信号及预设的输出真值表向单线总线输出三种电平，输入电路被配置为能够识别单线总线的三种电平、并根据输入真值表产生分别与三种电平相对应的输入信号。
其中，第一三极管T1可被布置为，基极连接至第一输出接口A0_out、集电极直接连接至单线总线。第二三极管T2可被布置为，基极连接至第二输出接口A1_out、集电极经由第二电阻R2连接至单线总线，并且单线总线经由第一电阻R1连接至电源Vcc。
第一三极管T1的基极可经由第一基极电阻R3连接至第一输出接口A0_out，第二三极管T2的基极可经由第二基极电阻R4连接至第二输出接口A1_out、集电极可经由第二电阻R2连接至单线总线。
具体地，根据本发明上述实施方式的高速单总线设备，可通过第一输出接口A0_out与第二输出接口A1_out分别控制两个三级管T1和T2在单线总线上可以按“输出真值表”所规定的内容在总线上输出三种电平，诸如5V、2.5V、0V这样的三种电平，以三种电平分别代表总线的三种状态，例如总线的2、1、0三种状态(输出真值表的例子可参见下表1所示，表1中*表示这里无论为1或0不影响输出结果)。
表1
A0_out A1_out 总线电平 总线状态
0 0 5V 2
0 1 2.5V 1
1 * 0V 0
另一方面，该高速单总线设备，可通过缓冲器T3和鉴幅器T4根据总线上诸如5V、2.5V、0V的三种电平代表的总线的2、1、0三种状态按“输入真值表”还原出A0_in和A1_in的数据(输入真值表的例子可参见下表2所示)。
表2
其中，根据表1、表2所举例示出的单线总线上的电平与总线的三种状态的对应关系可参见图2所示。
应当理解的是，输出真值表实质上限定了来自第一输出接口A0_out和第二输出接口A1_out的控制信号与单线总线的三种电平的对应关系，输入真值表则限定了单线总线的三种电平与用于输入第一输出接口A0_in和第二输出接口A1_in的输入信号的对应关系。
根据本发明的一些优选实施方式，第一电阻R1与第二电阻R2的阻值相等，并且其阻值均在1.5KΩ-10KΩ之间。第一基极电阻R3的阻值可在4.7KΩ-10KΩ之间，第二基极电阻R4的阻值可在1KΩ-3KΩ之间。
与传统的采用二进制物理层通讯信号的单总线设备相比，根据本发明的上述优选实施方式的高速单总线设备能够以低廉的成本显著提升数据通讯速率，并且经测试可将速率提高到400kbps的同时避免传输距离缩短，尤其可适用于大数量通讯的应用环境，诸如用于物联网设备及物联网系统的构建中。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，而且这些变更和修改均落入本发明的保护范围。

Claims (7)

1.一种高速单总线设备，其包括可编程芯片、单线总线和用于为所述可编程芯片供电的电源，其特征在于，所述高速单总线设备还包括输出电路和输入电路，所述可编程芯片具有第一输出接口、第二输出接口、第一输入接口和第二输入接口；
其中，所述输出电路包括连接于所述单线总线和第一输出接口之间的第一三极管、连接于所述单线总线和第二输出接口之间的第二三极管，所述输出电路被配置为能够向所述单线总线输出三种电平；
所述输入电路包括连接于所述单线总线和第一输入接口之间的鉴幅器、连接于所述单线总线和第二输入接口之间的缓冲器，所述输入电路被配置为能够识别所述单线总线的所述三种电平、并产生分别与所述三种电平相对应的输入信号。
2.如权利要求1所述的高速单总线设备，其特征在于，所述输出电路被配置为能够根据来自第一输出接口和第二输出接口的控制信号及预设的输出真值表向所述单线总线输出所述三种电平，所述输入电路被配置为能够识别所述单线总线的所述三种电平、并根据输入真值表产生分别与所述三种电平相对应的输入信号；
其中，所述输出真值表限定了来自第一输出接口和第二输出接口的控制信号与所述单线总线的所述三种电平的对应关系，所述输入真值表限定了所述单线总线的所述三种电平与用于输入第一输入接口和第二输入接口的所述输入信号的对应关系。
3.如权利要求1所述的高速单总线设备，其特征在于，第一三极管被布置为，基极连接至第一输出接口、集电极直接连接至所述单线总线；
第二三极管被布置为，基极连接至第二输出接口、集电极经由第二电阻连接至所述单线总线，并且所述单线总线经由第一电阻连接至所述电源。
4.如权利要求3所述的高速单总线设备，其特征在于，第一电阻与第二电阻的阻值相等。
5.如权利要求4所述的高速单总线设备，其特征在于，第一电阻与第二电阻的阻值在1.5KΩ-10KΩ之间。
6.如权利要求5所述的高速单总线设备，其特征在于，第一三极管的基极经由第一基极电阻连接至第一输出接口，第二三极管的基极经由第二基极电阻连接至第二输出接口、集电极经由第二电阻连接至所述单线总线。
7.如权利要求6所述的高速单总线设备，其特征在于，第一基极电阻的阻值在4.7KΩ-10KΩ之间，第二基极电阻的阻值在1KΩ-3KΩ之间。
CN201910251860.5A 2019-03-29 2019-03-29 高速单总线设备 Withdrawn CN109861896A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910251860.5A CN109861896A (zh) 2019-03-29 2019-03-29 高速单总线设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910251860.5A CN109861896A (zh) 2019-03-29 2019-03-29 高速单总线设备

Publications (1)

Publication Number Publication Date
CN109861896A true CN109861896A (zh) 2019-06-07

Family

ID=66902611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910251860.5A Withdrawn CN109861896A (zh) 2019-03-29 2019-03-29 高速单总线设备

Country Status (1)

Country Link
CN (1) CN109861896A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2280208Y (zh) * 1996-10-03 1998-04-29 张连久 集中监控式系统应急灯
CN2463907Y (zh) * 2001-02-13 2001-12-05 重庆市智能水表有限责任公司 智能卡显示装置
US20020095622A1 (en) * 2000-12-28 2002-07-18 Haycock Matthew B. Observability buffer
CN102289420A (zh) * 2011-06-28 2011-12-21 电子科技大学 一种简易单总线接口转换电路及其应用的数据采集系统
CN202720456U (zh) * 2012-03-31 2013-02-06 浙江师范大学 数字式60秒旋转电子钟
CN104268115A (zh) * 2014-09-18 2015-01-07 深圳市元征软件开发有限公司 Ccd串行总线接口电路
CN105900340A (zh) * 2013-10-09 2016-08-24 高通股份有限公司 CCIe协议上的错误检测能力
US20170255588A1 (en) * 2016-03-07 2017-09-07 Qualcomm Incorporated Multiprotocol i3c common command codes
CN207266039U (zh) * 2017-10-25 2018-04-20 福州思飞信息技术有限公司 一种单线防冲突竞争式总线网络
CN109154925A (zh) * 2016-05-18 2019-01-04 索尼公司 通信设备、通信方法、程序和通信系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2280208Y (zh) * 1996-10-03 1998-04-29 张连久 集中监控式系统应急灯
US20020095622A1 (en) * 2000-12-28 2002-07-18 Haycock Matthew B. Observability buffer
CN2463907Y (zh) * 2001-02-13 2001-12-05 重庆市智能水表有限责任公司 智能卡显示装置
CN102289420A (zh) * 2011-06-28 2011-12-21 电子科技大学 一种简易单总线接口转换电路及其应用的数据采集系统
CN202720456U (zh) * 2012-03-31 2013-02-06 浙江师范大学 数字式60秒旋转电子钟
CN105900340A (zh) * 2013-10-09 2016-08-24 高通股份有限公司 CCIe协议上的错误检测能力
CN104268115A (zh) * 2014-09-18 2015-01-07 深圳市元征软件开发有限公司 Ccd串行总线接口电路
US20170255588A1 (en) * 2016-03-07 2017-09-07 Qualcomm Incorporated Multiprotocol i3c common command codes
CN108885602A (zh) * 2016-03-07 2018-11-23 高通股份有限公司 多协议i3c共用命令码
CN109154925A (zh) * 2016-05-18 2019-01-04 索尼公司 通信设备、通信方法、程序和通信系统
CN207266039U (zh) * 2017-10-25 2018-04-20 福州思飞信息技术有限公司 一种单线防冲突竞争式总线网络

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一千滴眼泪12: "数字电路设计-三路信号自动总线传输", 《WENKU.BAIDU.COM/VIEW/8BA3DA096C85EC3A87C2C592.HTML》 *

Similar Documents

Publication Publication Date Title
CN1139865C (zh) 使用状态传送设备
TW200403446A (en) Flexible interface for universal bus test instrument
CN105183679B (zh) 一种电子设备及信息处理方法
CN106445863A (zh) 接口电路
CN102914982B (zh) 一种机器人的分布式控制系统总线结构
CN103095855A (zh) I2c通信接口装置
CN105577580B (zh) 包络检测装置以及相关的通信装置
CN204576500U (zh) 一种兼容i2c通信的usb通信电路和系统
TWI225732B (en) Interface transceiver power management method and apparatus
CN106201758A (zh) 一种服务器节点硬盘上电的方法及装置
CN106980589A (zh) 一种rs‑485自动收发电路
CN201557127U (zh) 一种rs485半双工收发自动切换电路
CN102809930B (zh) 输入与输出复用端口及控制器
CN109861896A (zh) 高速单总线设备
CN105973274A (zh) 一种信号检测电路及装置
CN207115402U (zh) Usb接口电路
CN106484588A (zh) 串口通信监控系统及方法
CN204330870U (zh) 一种开关量信号检测电路
CN206224459U (zh) 一种基于单片机的多机串口通信电路
CN114253125A (zh) 差分总线控制系统、设备地址分配方法、装置及设备
CN113411241A (zh) Rs485通讯电路、通讯系统及空调系统
CN206601677U (zh) 键盘电路及键盘控制系统
CN205987379U (zh) 一种音响测试系统
CN206460450U (zh) 一种移动设备中身份信息采集部件作为外设的装置
CN101430637B (zh) 可检测独立冗余磁盘阵列设定的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20191211

Address after: 201114 room 8, building 2388, 501 Chen Cheng Road, Shanghai, Minhang District

Applicant after: CAMBRIDGE INDUSTRIES (SHANGHAI) CO., LTD.

Address before: 201114 room 8, building 2388, 501 Chen Cheng Road, Shanghai, Minhang District

Applicant before: CAMBRIDGE INDUSTRIES (SHANGHAI) CO., LTD.

Applicant before: CAMBRIDGE ELECTRONIC (ZHEJIANG) CO., LTD.

TA01 Transfer of patent application right
WW01 Invention patent application withdrawn after publication

Application publication date: 20190607

WW01 Invention patent application withdrawn after publication