JP4416543B2 - データ検出装置、および多チャンネルデータ検出装置 - Google Patents

Description

本発明は、受信したデータの中から必要なデータを抽出するデータ検出装置および多チャンネルデータ検出装置に関するものである。

従来、データ検出装置として特許文献１が知られている。図２２に、データ検出装置の従来例を示す。この装置は、パターン検出手段１６１と、同期検出手段１６２と、非同期検出手段１６３と、論理和演算手段１６４と、フリップフロップ１６５とを備える。パターン検出手段１６１に入力される受信データは、フレーム同期パターンとデータとから構成されている。フレーム同期パターンは１フレーム毎に周期的に存在し、データの同期をとるための特殊なパターン列である。パターン検出手段１６１は、入力された受信データにフレーム同期パターンが存在するか否かを検出し、存在する場合には一致信号を出力し、存在しない場合に不一致信号を出力する。同期検出手段１６２は、パターン検出手段１６１からの一致信号をカウントする。非同期検出手段１６３は、パターン検出手段１６３からの不一致信号をカウントする。同期検出手段１６２は、連続してＮ回一致信号が出力されると、フリップフロップ１６５を１にセットし同期状態に移行するとともに論理和演算手段１６４を介して同期検出手段１６２および非同期検出手段１６３のカウンタをリセットする。

同様に、非同期検出手段１６３は、同期状態で連続してＭ回不一致信号が出力されると、フリップフロップ１６５を０にリセットし非同期状態に移行するとともに論理和演算手段１６４を介して同期検出手段１６２および非同期検出手段１６３のカウンタをリセットする。

以上のように、同期状態へ移行すると、フレーム同期パターンを基準に受信データ中のデータが正しく検出できる。フレーム同期パターンは周期的に存在するので、同期状態に移行後、フレーム同期パターンの周期後再びフレーム同期パターンをパターン検出手段１６１で検出すれば、引き続き同期状態が維持できる。
特開昭６０−９１７３９号公報（第６頁、図２）

以上のように、上記した従来の構成では、識別信号（フレーム同期パターン）を周期的に検出することが必要である。したがって、フレーム同期パターンのように周期的な同期パターンが存在しないような場合には、識別信号を正確に検出することができずデータを正しく抽出することができない。

また、伝送経路による影響を受け、データにビット誤りや遅延差（スキュー）が発生する場合がある。このように伝送経路の影響等によりデータに不具合が生じると、ビット誤りによって識別信号の検出が困難になったり、スキューによってデータを抽出するタイミングにずれが生じたりする可能性がある。

本発明は、上記従来の問題点を解決するもので、データに不具合が生じている場合でも、必要なデータを正確に検出することができるデータ検出装置および多チャンネルデータ検出装置を提供することを目的とする。

この発明の１つの局面に従うと、データ検出装置は、Ｎビット幅（Ｎは自然数）のパラレル入力データの中から所定の規格に基づいた識別信号を検出する。データ検出装置は、Ｐ個（Ｐは自然数）の第１比較部と、Ｑ個（Ｑは自然数）の第２比較部と、判定部とを備える。Ｐ個の第１比較部の各々は、パラレル入力データのうち連続した（Ｐ＋Ｑ）個のデータの先頭からＰ個のデータのうちいずれか１つと第１のパターンとを比較する。Ｑ個の第２比較部の各々は、Ｐ個のデータに続くＱ個のデータのうちいずれか１つと第２のパターンとを比較する。判定部は、Ｐ個の第１比較部における比較結果と第２比較部における比較結果とに応じて、識別信号を検出したか否かを判定する。

パラレル入力データでは、ビット幅がＮビットでありビット長が１ビットのＮビットデータが長さ方向に連続している。識別信号は、連続する（Ｐ＋Ｑ）個のＮビットデータによって構成される。識別信号のうち先頭からＰ個のＮビットデータの各々は第１のパターンを示す。識別信号のうちＰ個のＮビットデータの後ろに続くＱ個のＮビットデータの各々は第２のパターンを示す。上記データ検出装置では、判定部は、識別信号に適応した複数の比較部による比較結果に応じて、識別信号の検出の有無を判定する。例えば、識別信号のうち先頭からＰ個のＮビットデータがＰ個の第１比較部によって比較され識別信号のうちＰ個のＮビットデータの後ろに続くＱ個のＮビットデータがＱ個の第２比較部によって比較されたとする。この場合、Ｐ個の第１比較部の各々は入力したＮビットデータと第１のパターンとが一致すると判断し、Ｑ個の第２比較部の各々は入力したＮビットデータと第２のパターンとが一致すると判断する。次に、判定部は、Ｐ個の第１比較部のうちすべてにおいて一致すると判断されＱ個の第２比較部のうちすべてにおいて一致すると判断されると、識別信号を検出したと判定する。このようにすれば、識別信号を検出することができる。この他にも、第１比較部および第２比較部における判断基準に幅を持たせたり、判定部における判定基準に幅を持たせたりすることができる。これにより、データにビット誤りが発生した場合でも、強力な誤り訂正を用いることなく、正しく識別信号を検出することができる。例えば、伝送経路の不具合によってビット誤りが発生した場合でも、正しく識別信号を検出することができ、データを正しく抽出することができる。

好ましくは、上記データ検出装置は、さらに、直列に接続された（Ｐ＋Ｑ）個のデータ保持部を備える。（Ｐ＋Ｑ）個のデータ保持部のうち先頭のデータ保持部には、所定のタイミングに同期して、上記パラレル入力データが入力される。上記（Ｐ＋Ｑ）個のデータ保持部のうち先頭以外のデータ保持部の各々は、上記所定のタイミングに同期して、そのデータ保持部の直前に接続されたデータ保持部に保持されているデータを保持する。上記Ｐ個の第１比較部の各々は、（Ｐ＋Ｑ）個のデータ保持部のうち前半Ｐ個のデータ保持部のいずれか１つに保持されているデータと上記第１のパターンとを比較する。上記Ｑ個の第２比較部の各々は、（Ｐ＋Ｑ）個のデータ保持部のうち後半Ｑ個のデータ保持部のいずれか１つに保持されているデータと上記第２のパターンとを比較する。

上記データ検出装置では、複数段のデータ保持部によって、パラレル入力データを先頭から順番にＮビットずつ入力することができる。

好ましくは、上記Ｐ個の第１比較部の各々は、上記Ｐ個のデータのうちいずれか１つと上記第１のパターンとが一致するか否かを判断する。上記Ｑ個の第２比較部の各々は、上記Ｑ個のデータのうちいずれか１つと上記第２のパターンとが一致するか否かを判断する。上記判定部は、上記Ｐ個のデータのうちいずれか１つと上記第１のパターンとが一致しないと判断した第１比較部の個数および／または上記Ｑ個のデータのうちいずれか１つと上記第２のパターンとが一致しないと判断した第２判断部の個数が所定の個数よりも少なければ、上記識別信号を検出したと判定する。

上記データ検出装置では、判定部は、すべての第１比較部およびすべての第２比較部において入力したデータが所定のパターンと一致すると判断される場合だけでなく、入力したデータが所定のパターンと一致しないと判断する第１および第２比較部の個数が所定の個数よりも少ない場合にも、識別信号を検出したと判定する。このように、判定部における判定基準に幅を持たせることにより、ビット誤りが発生している場合でも識別信号を検出することができる。

好ましくは、上記Ｐ個の第１比較部の各々は、上記Ｐ個のデータのうちいずれか１つと上記第１のパターンとを比較して、一致しているビットの個数が所定の個数よりも多いか否かを判断する。上記Ｑ個の第２比較部の各々は、上記Ｑ個のデータのうちいずれか１つと上記第２のパターンとを比較して、一致しているビットの個数が所定の個数よりも多いか否かを判断する。上記判定部は、上記Ｐ個の第１比較部のうちすべてにおいて一致しているビットの個数が所定の個数よりも多いと判断され、かつ、上記Ｑ個の第２比較部のうちすべてにおいて一致しているビットの個数が所定の個数よりも多いと判断されると、上記識別信号を検出したと判定する。

上記データ検出装置では、判定部は、すべての第１比較部およびすべての第２比較部において入力したデータが所定のパターンと完全一致すると判断される場合だけでなく、一致しているビットの個数が所定の個数よりも多いと判断される場合にも、識別信号を検出したと判定する。このように、第１比較部および第２比較部における判断基準に幅を持たせることにより、ビット誤りが発生している場合でも識別信号を検出することができる。

好ましくは、上記Ｐ個の第１比較部の各々は、上記Ｐ個のデータのうちいずれか１つと上記第１のパターンとを比較して、一致しているビットの個数が所定の個数よりも多いか否かを判断する。上記Ｑ個の第２比較部の各々は、上記Ｑ個のデータのうちいずれか１つと上記第２のパターンとを比較して、一致しているビットの個数が所定の個数よりも多いか否かを判断する。上記判定部は、一致しているビットの個数が所定の個数よりも少ないと判断した上記第１比較部の個数と一致しているビットの個数が所定の個数よりも少ないと判断した上記第２判断部の個数とが所定の個数よりも少なければ、上記識別信号を検出したと判定する。

上記データ検出装置では、第１比較部および第２比較部における判断基準に幅を持たせ、かつ、判定部における判定基準に幅を持たせることにより、ビット誤りが発生している場合でも識別信号を幅広く検出することができる。

好ましくは、上記判定部は、上記Ｐ個の第１比較部による比較結果と上記Ｑ個の第２比較部による比較結果とから得られた長さ（Ｐ＋Ｑ）のパターン（比較結果パターン）と第３のパターンとの比較結果に応じて、上記識別信号を検出したか否かを判定する。

好ましくは、上記データ検出装置は、さらに、誤り率検出部を備える。誤り率検出部は、上記パラレル入力データの誤り率を検出する。上記判定部は、さらに、誤り率検出部によって検出された誤り率に応じて、上記比較結果パターンとの比較に用いる上記第３のパターンを変更する。

上記データ検出装置では、誤り率に応じて、判定部が使用する第３のパターンを変更することにより、誤検出の可能性がさらに少なくすることができる。

好ましくは、上記データ検出装置は、さらに、誤り率検出部を備える。誤り率検出部は、上記パラレル入力データの誤り率を検出する。上記第１比較部は、さらに、誤り率検出部によって検出された誤り率に応じて、前記第１のパターンを変更する。上記第２比較部は、さらに、誤り率検出部によって検出された誤り率に応じて、上記第２のパターンを変更する。

上記データ検出装置では、誤り率に応じて、第１比較部が使用する第１のパターンを変更し、第２比較部が使用する第２のパターンを変更することにより、誤検出の可能性がさらに少なくすることができる。

好ましくは、上記データ検出装置は、さらに、第１誤り訂正部と、第２誤り訂正部とを備える。第１誤り訂正部は、入力した上記パラレル入力データと上記第１のパターンとを比較し、一致しているビットの個数が所定の個数よりも多ければ上記第１のパターンをそのパラレル入力データとして出力し、一致しているビットの個数が所定の個数よりも少なければそのパラレル入力データを出力する。第２誤り訂正部は、入力した上記パラレル入力データと上記第２のパターンとを比較し、一致しているビットの個数が所定の個数よりも多ければ上記第２のパターンをそのパラレル入力データとして出力し、一致しているビットの個数が所定の個数よりも少なければそのパラレル入力データを出力する。上記Ｐ個の第１比較部の各々は、上記第１誤り訂正部を介して入力された上記パラレル入力データのうち連続した（Ｐ＋Ｑ）個のデータの先頭からＰ個のデータのうちいずれか１つと第１のパターンとを比較する。上記Ｑ個の第２比較部の各々は、上記第２誤り訂正部を介して入力された上記Ｐ個のデータに続くＱ個のデータのうちいずれか１つと第２のパターンとを比較する。

上記データ検出装置では、識別信号にビット誤りが発生している場合、第１誤り訂正部および第２誤り訂正部は、所定のパターンをパラレル入力データとして出力する。つまり、第１誤り訂正部および第２誤り訂正部によってビット誤りが発生している識別信号を正しい識別信号に訂正するので、冗長な誤り訂正符号を付加して誤り訂正を行うことなく簡易な構成で正確に識別信号を検出することができる。さらに、第１比較部および第２比較部における判断基準に幅を持たせたり判定部における判定基準に幅を持たせたりすることにより、第１誤り訂正部および第２誤り訂正部においてビット誤りが完全に訂正されなくとも識別信号を検出することができる。

好ましくは、上記データ検出装置は、さらに、誤り率検出部を備える。誤り率検出部は、上記パラレル入力データの誤り率を検出する。上記第１誤り訂正部および第２誤り訂正部は、誤り率検出部によって検出された誤り率に応じて、上記所定の個数を変更する。

上記データ検出装置では、誤り率に応じて第１比較部および第２比較部が使用する所定の個数を変更することにより、誤検出の可能性がさらに少なくすることができる。

この発明のもう１つの局面に従うと、多チャンネルデータ検出装置は、Ｋ個の入力データの遅延差を補正する。Ｋ個の入力データの各々は、所定の規格に基づいた識別信号を含む。多チャンネルデータ検出装置は、Ｋ個の第１の識別信号検出部と、Ｋ個の遅延部と、Ｋ個のスキュー補正部と、Ｋ個の第２の識別信号検出部と、スキュー判定部とを備える。Ｋ個の第１の識別信号検出部は、Ｋ個の入力データに対応する。Ｋ個の遅延部は、Ｋ個の入力データに対応する。Ｋ個のスキュー補正部は、Ｋ個の入力データに対応する。Ｋ個の第２の識別信号検出部は、Ｋ個の遅延部に対応する。Ｋ個の第１の識別信号検出部の各々は、対応する入力データの中から識別信号を検出する。Ｋ個の遅延部の各々は、対応する入力データを遅延させる。Ｋ個の第２の識別信号検出部の各々は、対応する遅延部によって遅延された入力データの中から識別信号を検出する。スキュー判定部は、Ｋ個の第１の識別信号検出部とＫ個の第２の識別信号検出部とが上記識別信号を検出するタイミングに基づいて、Ｋ個の入力データの間に存在する遅延差を判定する。Ｋ個のスキュー補正部の各々は、スキュー判定部によって判定された遅延差に応じて、対応する入力データの遅延量を調整する。

この発明のもう１つの局面に従うと、多チャンネルデータ検出装置は、Ｋ個（Ｋは、自然数）の入力データの遅延差を補正する装置であって、上記Ｋ個の入力データに対応するＫ個の第１の識別信号検出部と、上記Ｋ個の入力データに対応するＫ個の遅延部と、上記Ｋ個の遅延部に対応するＫ個の第２の識別信号検出部と、スキュー判定部と、上記Ｋ個の入力データに対応するＫ個のスキュー補正部とを備える。上記Ｋ個の入力データの各々は、Ｎビット幅（Ｎは、自然数）のパラレル入力データであり、所定の規格に基づいた識別信号を含む。上記Ｋ個の第１の識別信号検出部の各々は、その第１の識別信号検出部に対応する入力データの中から上記識別信号を検出する。上記Ｋ個の遅延部の各々は、その遅延部に対応する入力データを遅延させる。上記Ｋ個の第２の識別信号検出部の各々は、その第２の識別信号検出部に対応する遅延部によって遅延された入力データの中から上記識別信号を検出する。上記スキュー判定部は、上記Ｋ個の上記第１の識別信号検出部および上記Ｋ個の第２の識別信号検出部の各々が上記識別信号を検出するタイミングに基づいて、上記Ｋ個の入力データの間に存在する遅延差を判定する。上記Ｋ個のスキュー補正部の各々は、上記スキュー判定部によって判定された遅延差に応じて、そのスキュー補正部に対応する入力データの遅延量を調整する。上記識別信号検出部の各々は、Ｐ個（Ｐは自然数）の第１比較部と、Ｑ個（Ｑは自然数）の第２比較部と、判定部とを含む。Ｐ個の第１比較部の各々は、上記入力データのうち連続した（Ｐ＋Ｑ）個のデータの先頭からＰ個のデータのうちいずれか１つと第１のパターンとを比較する。Ｑ個の第２比較部の各々は、Ｐ個のデータに続くＱ個のデータのうちいずれか１つと第２のパターンとを比較する。判定部は、Ｐ個の第１比較部における比較結果とＱ個の第２比較部における比較結果とに応じて、上記識別信号を検出したか否かを判定する。

上記多チャンネルデータ検出装置では、識別信号を検出することにより入力データの中から抽出すべきデータの先頭を検出することができる。入力データの間に遅延差があると入力データの各々における抽出すべきデータの先頭がずれるので、スキュー判定部は、その位置のずれを判定することによりＫ個の入力データの間に存在する遅延差を判定する。例えば、スキュー判定部によって第２の受信データが第１の受信データに対して１クロック分遅延していると判断されると、第１の受信データに対応するスキュー補正部は、その第１の受信データを１クロック遅延させる。これにより、簡易な構成でチャンネル間の遅延差を補正することができ、データを正しく抽出することができる。また、入力データにビット誤りが発生している場合でも判定部によって識別信号を検出することができるので、これらの信号を用いてスキューを補正することができる。

この発明のさらにもう１つの局面に従うと、多チャンネルデータ検出装置は、Ｋ個（Ｋは、自然数）の入力データの遅延差を補正する装置であって、上記Ｋ個の入力データに対応するＫ個の識別信号検出部と、スキュー判定部と、上記Ｋ個の入力データに対応するＫ個のスキュー補正部とを備える。上記Ｋ個の入力データの各々は、Ｎビット幅（Ｎは自然数）のパラレル入力データであり、所定の規格に基づいた識別信号を含む。上記Ｋ個の識別信号検出部の各々は、その識別信号検出部に対応する入力データの中から上記識別信号を検出する。上記スキュー判定部は、上記Ｋ個の識別信号検出部が上記識別信号を検出するタイミングに基づいて、上記Ｋ個の入力データの間に存在する遅延差を判定する。上記Ｋ個のスキュー補正部の各々は、上記スキュー判定部によって判定された遅延差に応じて、そのスキュー補正部に対応する入力データの遅延量を調整する。上記識別信号検出部の各々は、Ｐ個（Ｐは自然数）の第１比較部と、Ｑ個（Ｑは自然数）の第２比較部と、判定部とを含む。Ｐ個の第１比較部の各々は、上記入力データのうち連続した（Ｐ＋Ｑ）個のデータの先頭からＰ個のデータのうちいずれか１つと第１のパターンとを比較する。Ｑ個の第２比較部の各々は、Ｐ個のデータに続くＱ個のデータのうちいずれか１つと第２のパターンとを比較する。判定部は、Ｐ個の第１比較部における比較結果とＱ個の第２比較部における比較結果とに応じて、上記識別信号を検出したか否かを判定する。

上記多チャンネルデータ検出装置では、入力データにビット誤りが発生している場合でも判定部によって識別信号を検出することができるので、これらの信号を用いてスキューを補正することができ、データを正しく抽出することができる。

好ましくは、上記データ検出装置は、さらに、第１誤り訂正部と、第２誤り訂正部とを備える。第１誤り訂正部は、入力した上記パラレル入力データと上記第１のパターンとを比較し、一致しているビットの個数が所定の個数よりも多ければ上記第１のパターンをそのパラレル入力データとして出力し、一致しているビットの個数が所定の個数よりも少なければそのパラレル入力データを出力する。第２誤り訂正部は、入力した上記パラレル入力データと上記第２のパターンとを比較し、一致しているビットの個数が所定の個数よりも多ければ上記第２のパターンをそのパラレル入力データとして出力し、一致しているビットの個数が所定の個数よりも少なければそのパラレル入力データを出力する。上記（Ｐ＋Ｑ）個のデータ保持部のうち先頭のデータ保持部には、第１誤り訂正部および第２誤り訂正部を介して上記パラレル入力データが入力される。

上記データ検出装置では、識別信号にビット誤りが発生している場合、第１誤り訂正部および第２誤り訂正部は、所定のパターンをパラレル入力データとして出力する。つまり、第１誤り訂正部および第２誤り訂正部によってビット誤りが発生している識別信号を正しい識別信号に訂正するので、冗長な誤り訂正符号を付加して誤り訂正を行うことなく簡易な構成で正確に識別信号を検出することができる。さらに、第１比較部および第２比較部における判断基準に幅を持たせたり判定部における判定基準に幅を持たせたりすることにより、第１誤り訂正部および第２誤り訂正部においてビット誤りが完全に訂正されなくとも識別信号を検出することができる。

以上のように、データにビット誤りが発生した場合でも、強力な誤り訂正を用いることなく、正しく識別信号を検出することができる。例えば、伝送経路の不具合によってビット誤りが発生した場合でも、正しく識別信号を検出することができ、データを正しく抽出することができる。

また、簡易な構成でチャンネル間の遅延差を補正することができ、データを正しく抽出することができる。

さらに、入力データにビット誤りが発生している場合でも判定部によって識別信号を検出することができるので、これらの信号を用いてスキューを補正することができ、データを正しく抽出することができる。

以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

（第１の実施形態）
＜全体構成＞
この発明の第１の実施形態によるデータ検出装置１の全体構成を図１に示す。この装置１は、所定のフォーマットの基づいて判別信号が付加されたデータ（受信データＤａｔａ）の中から識別信号を検出する。この装置１は、フリップフロップ１０１ａ〜１０１ｉと、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈと、プリアンブル〈Ｂ〉一致検出部１０３ａ、１０３ｂと、誤りパターン判定部１０４と、誤り率検出部１０５とを備える。フリップフロップ１０１ａ〜１０１ｉは、クロックに同期して、受信データＤａｔａのうち先頭から１０ビット分（以下、受信データＤｘと記す）を入力しかつ以前に保持していた受信データＤｘを出力する。プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈは、フリップフロップ１０１ａ〜１０１ｉによって出力された受信データＤｘのビット値と自己に保有するプリアンブル〈Ａ〉一致パターンとが一致すれば一致検出信号を出力し（出力値を「１」にし）、一致しなければ一致検出信号を出力しない（出力値を「０」にする）。プリアンブル〈Ｂ〉一致検出部１０３ｂは、受信データＤａｔａのうち先頭から１０ビット分（受信データＤｘ）のビット値と自己に保有するプリアンブル〈Ｂ〉一致パターンとが一致すれば一致検出信号を出力し（出力値を「１」にし）、一致しなければ一致検出信号を出力しない（出力値を「０」にする）。プリアンブル〈Ｂ〉一致検出部１０３ａは、フリップフロップ１０１ｉより出力された受信データＤｘのビット値と自己に保有するプリアンブル〈Ｂ〉一致パターンとが一致すれば一致検出信号を出力し（出力値を「１」にし）、一致しなければ一致検出信号を出力しない（出力値を「０」にする）。誤りパターン判定部１０４は、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂの各々からの出力値が表すパターン（出力値パターン）と自己に保有している誤りパターンとが一致すれば、データ検出信号を出力する。誤り率検出部１０５は、受信データＤａｔａの誤り率に応じて誤りパターン判定部１０４を制御する。

＜受信データＤａｔａの構成図＞
図１に示したデータ検出装置１によって受信される受信データＤａｔａの一例を図２に示す。受信データＤａｔａは、１０ビット幅のパラレルデータであり、１ビット幅のシリアルデータを１０ビット毎にシリアル・パラレル変換することによって生成される。なお、データの幅を１０ビットとしたのは、シリアルデータ伝送の安定化とシリアルクロックの再生の容易化のために、元々８ビットのデータを所定の変換アルゴリズムを用いて１０ビットに変換したためである。受信データＤａｔａは、１０ビットのプリアンブル〈Ａ〉Ｄａ１〜Ｄａ８と１０ビットのプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２とからなる識別信号と、１０×Ｌ（Ｌはデータの長さで自然数）ビットの情報データＤｍａｉｎで構成される。このため、情報データＤｍａｉｎの先頭を検出した後、図１には図示されていない逆変換アルゴリズムにより、１０ビットデータは８ビットデータに復元される。

また、情報データＤｍａｉｎの最後尾には、誤り訂正符号Ｄｅが付加されていてもよい。このような誤り訂正符号Ｄｅとしては、例えば、ＢＣＨ符号が知られている。誤り訂正符号Ｄｅは、一般的に、情報データＤｍａｉｎに対して所定の演算を行うことによって生成される。なお、この誤り訂正符号Ｄｅは情報データＤｍａｉｎに対するものであって、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８やプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２には含まれない。また、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２は情報データＤｍａｉｎの先頭を検出するための識別信号であり、固定値が使用される。

ここで、ビット誤りが発生していないプリアンブル〈Ａ〉に含まれる１０個のビット値が表す並び（正常なプリアンブル〈Ａ〉が示すパターン）をＰａ［０：９］とし、ビット誤りが発生していないプリアンブル〈Ｂ〉に含まれる１０個のビット値が表す並び（正常なプリアンブル〈Ｂ〉が示すパターン）をＰｂ［０：９］とし、実際に入力された１０ビット分の受信データＤｘに含まれる１０個のビット値が示す並び（入力したプリアンブル〈Ｂ〉が示すパターン）をＤｘ［０：９］とする。

なお、図２の例ではプリアンブル〈Ａ〉を８個、プリアンブル〈Ｂ〉を２個としたが、これに限るものではなく、一般にＰ個（Ｐは自然数）のプリアンブル〈Ａ〉とＱ個（Ｑは自然数）のプリアンブル〈Ｂ〉であってよい。また、周期的に存在する必要もない。

＜プリアンブル〈Ａ〉一致パターン・プリアンブル〈Ｂ〉一致パターン＞
図１に示したプリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈの各々に保有されているプリアンブル〈Ａ〉一致パターンは、正常なプリアンブル〈Ａ〉のパターンＰａ［０：９］を表している。また、図１に示したプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂの各々に保有されているプリアンブル〈Ｂ〉一致パターンは、正常なプリアンブル〈Ｂ〉のパターンＰｂ［０：９］を表している。

＜誤りパターン判定部に保有されてるデータパターン＞
図１に示した誤りパターン判定部１０４に保有されている誤りパターンの一例を図３（ａ），（ｂ）に示す。誤りパターンとは、１０個のビット値によって構成されており、その並びは左側から順にプリアンブル〈Ｂ〉一致検出部１０３ｂの出力値、プリアンブル〈Ｂ〉一致検出部１０３ａの出力値、プリアンブル〈Ａ〉一致検出部１０２ｈの出力値と対応しており、一番右側がプリアンブル〈Ａ〉一致検出部１０２ａの出力値と対応する。

図３（ａ）に示した誤りパターン群１には、１０個のビット値がすべて「１」である誤りパターンＰ１０１と、１０個のビット値のうちいずれか１個のビットが「０」であり他の９個のビット値が「１」である誤りパターンＰ１０２〜Ｐ１１１とがを含まれる。

図３（ｂ）に示した誤りパターン群２には、１０個のビット値のうちいずれか２個のビットが「０」であり他の９個のビット値が「１」である誤りパターンＰ２０１〜Ｐ２４５が含まれる。

＜動作＞
図１に示したデータ検出装置１による動作について説明する。

まず、フリップフロップ１０１ｉおよびプリアンブル〈Ｂ〉一致検出部１０３ｂは、受信データＤａｔａのうち先頭から１０ビット分の受信データ（受信データＤｘ１）を入力する。

プリアンブル〈Ｂ〉一致検出部１０３ｂは、入力した受信データＤｘ１のビット値Ｄｘ１［０：９］と自己に保有しているプリアンブル〈Ｂ〉一致パターンＰｂ［０：９］とを比較して、一致すれば誤りパターン判定部１０４への出力値を「１」にし一致しなければ誤りパターン判定部１０４への出力値を「０」にする。

次に、フリップフロップ１０１ｉは、クロックに同期して、受信データＤａｔａのうち先頭から１０ビット分の受信データ（受信データＤｘ２）を入力し、保持していた受信データＤｘ１をフリップフロップ１０１ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａに出力する。一方、プリアンブル〈Ｂ〉一致検出部１０３ｂは、受信データＤａｔａのうち先頭から１０ビット分の受信データ（受信データＤｘ２）を入力し、入力した受信データＤｘ２のビット値Ｄｘ２［０：９］と自己に保有しているプリアンブル〈Ｂ〉一致パターンＰｂ［０：９］とを比較して、一致すれば誤りパターン判定部１０４への出力値を「１」にし一致しなければ誤りパターン判定部１０４への出力値を「０」にする。

また、フリップフロップ１０１ｈは、クロックに同期して、フリップフロップ１０１ｉより出力された受信データＤｘ１を入力する。また、プリアンブル〈Ｂ〉一致検出部１０３ａは、フリップフロップ１０１ｉより出力された受信データＤｘ１のビット値Ｄｘ１［０：９］と自己に保有しているプリアンブル〈Ｂ〉一致パターンＰｂ［０：９］とを比較して、一致すれば誤りパターン判定部１０４への出力値を「１」にし一致しなければ誤りパターン判定部１０４への出力値を「０」にする。

このように、フリップフロップ１０１ａ〜１０１ｉが受信データＤａｔａを１０ビットずつクロック毎に後段のフリップフロップに順次シフトすることによって、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂの各々は受信データＤａｔａを１０ビットずつ順次入力する。

また、誤りパターン判定部１０４は、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ、１０３ｂの各々からの合計１０個の出力値が表すパターン（出力値パターン）と自己に保有している誤りパターンとが一致するか否かを判定する。出力値パターンと誤りパターンとが一致すると判断すると、誤りパターン判定部１０４はデータ検出信号を出力する。一方、出力値パターンと誤りパターンとが一致しないと判断すると、誤りパターン判定部１０４はデータ検出信号を出力しない。

次に、例えば図２に示すように、このデータ検出信号を基準に情報データＤｍａｉｎの期間Ｌと同じ長さだけ出力値が「１」となるデータ区間信号を後段の装置によって生成すれば、受信データＤａｔａの中から情報データＤｍａｉｎの区間を正しく抽出することができる。

このようにして、データ検出装置１０は、受信データＤａｔａの中から情報データＤｍａｉｎの先頭を検出することにより情報データＤｍａｉｎを抽出する。

＜誤りパターン検出部１０４による動作＞
次に、誤りパターン検出部１０４による動作について、誤りパターン判定部１０４が保有する誤りパターン群の種類に応じて説明する。

《誤りパターン１群を保有する場合》
まず、誤りパターン判定部１０４が、誤りパターン群１（図３（ａ））を保有している場合について説明する。

ここで、ビット誤りが発生していない受信データＤａｔａが入力されると、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂの各々からの出力値は、すべて「１」になる。この出力値が表すパターンと誤りパターン群１の誤りパターンＰ１０１とが一致するので、誤りパターン判定部１０４は、データ検出信号を出力する。

また、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２のうちいずれか１つにビット誤りが発生している受信データＤａｔａが入力されると、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂの各々からの出力値のうちいずれか１つは「０」になり他の９つは「１」になる。例えば、プリアンブル〈Ａ〉Ｄａ５にビット誤りが発生していると、各々からの出力値はプリアンブル〈Ｂ〉一致検出部１０３ｂからプリアンブル〈Ａ〉一致検出部１０２ａへ順番に「１１１１１０１１１１」となる。この出力値が表すパターンと誤りパターン群１の誤りパターンＰ１０７とが一致するので、誤りパターン判定部１０４は、データ検出信号を出力する。

このように、１つのプリアンブル〈Ａ〉もしくは１つのプリアンブル〈Ｂ〉中でバースト的に複数ビット誤りが発生していても、正しくデータの先頭を検出することができる。

《誤りパターン群１＋誤りパターン群２が保有されている場合》
次に、誤りパターン判定部１０４が、誤りパターン群１に加えて誤りパターン群２（図３（ａ））を保有している場合について説明する。

ここで、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２のうちいずれか２つにビット誤りが発生している受信データＤａｔａが入力されると、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂの各々からの出力値のうちいずれか２つは「０」になり他の８つは「１」になる。例えば、各々からの出力値が、プリアンブル〈Ｂ〉一致検出部１０３ｂからプリアンブル〈Ａ〉一致検出部１０２ａへ順番に「１１１１１１１００１」であるならば、この出力値が表すパターンと誤りパターン群２の誤りパターンＰ２０２とが一致するので、誤りパターン判定部１０４はデータ検出信号を出力する。

このように、図３（ａ），（ｂ）に示した誤りパターン群１，２を用いることで、強力な誤り訂正を用いることなく、受信データにビット誤りが発生した場合でも正しく識別信号を検出することができる。

＜誤検出の可能性＞
次に、データ検出装置１に識別信号（プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２）が完全に入力されていない場合に、誤りパターン判定部１０４が誤ってデータ検出信号を出力する可能性について説明する。

ビット誤りが発生していない受信データＤａｔａが順次入力されて、プリアンブル〈Ａ〉一致検出部１０２ｂ〜１０２ｈにプリアンブル〈Ａ〉Ｄａ１〜Ｄａ７が入力されプリアンブル〈Ｂ〉一致検出部１０３ａにプリアンブル〈Ａ〉Ｄａ８が入力されプリアンブル〈Ｂ〉一致検出部１０３ｂにプリアンブル〈Ｂ〉Ｄｂ１が入力されたとする。つまり、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１はデータ検出装置１に入力されたがプリアンブル〈Ｂ〉Ｄｂ２は入力されていないとする。

この場合、プリアンブル〈Ａ〉一致検出部１０２ａからの出力値は「０」である。さらに、プリアンブル〈Ｂ〉一致検出部１０３ａにはプリアンブル〈Ａ〉Ｄａ８が入力されているので、プリアンブル〈Ｂ〉一致検出部１０３ａからの出力値は「０」である。また、プリアンブル〈Ａ〉一致検出部１０２ｂ〜１０２ｈにはプリアンブル〈Ａ〉Ｄａ１〜Ｄａ７が入力されプリアンブル〈Ｂ〉一致検出部１０３ｂにはプリアンブル〈Ｂ〉Ｄｂ１が入力されているので、プリアンブル〈Ａ〉一致検出部１０２ｂ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ｂの各々からの出力値はすべて「１」である。つまり、各々の出力値が表すパターン（出力値パターン）は、プリアンブル〈Ｂ〉一致検出部１０３ｂからプリアンブル〈Ａ〉一致検出部１０２ａへ順番に「１０１１１１１１１０」となる。

この場合、図３（ａ）の誤りパターン群１に含まれる誤りパターンＰ１０１〜Ｐ１１１のいずれもこの出力値パターンと一致しない。また、図３（ｂ）の誤りパターン群２に含まれる誤りパターンＰ２１６は、この出力値パターンと一致する。よって、誤りパターン判定部１０４はデータ検出信号を出力しない。

このように、２種類の一致検出部（プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈとプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂ）を用いることによって、誤検出を防止することができる。

＜誤り率検出部の動作＞
次に、図１に示した誤り率検出部１０５による動作について説明する。

まず、誤り率検出部１０５は、上述の動作によって検出された情報データＤｍａｉｎおよび誤り訂正符号Ｄｅを入力する。

次に、誤り率検出部１０５は、入力した情報データＤｍａｉｎに対して誤り訂正符号Ｄｅを生成する演算と同様の演算を用いて、誤り率検出用データＤｋを生成する。

次に、誤り率検出部１０５は、生成した誤り率検出用データＤｋのビット値とビット誤りが発生していない誤り訂正符号Ｄｅのビット値（正常な誤り訂正符号Ｄｅのビット値）とを比較し、一致するビット値の個数を検出する。

一致するビット値の個数がしきい値以上であるとき、誤り率検出部１０５は、誤りパターン群１を選択するように指示する選択信号を誤りパターン判定部１０４に出力する。一方、一致するビット値の個数がしきい値よりも少ないとき、誤り率検出部１０５は、誤りパターン群２を選択するように指示する選択信号を誤りパターン判定部１０４に出力する。

次に、誤りパターン判定部１０４は、誤り率検出部１０５からの選択信号に従って、誤りパターン群のうち上述の動作に使用する誤りパターン群を選択する。

このように、誤り率検出部１０５は、誤り率検出用データＤｋのビット値と正常な誤り訂正符号Ｄｅのビット値とを比較することによって誤り率を検出する。

＜誤り率検出部の変形例１＞
また、誤り率検出部１０５が受信データＤａｔａと同じ伝送経路を介して伝送される固定データを入力し、その固定データを用いることによって誤り率を算出しても構わない。例えば、次のような処理が挙げられる。

まず、データ検出装置１は、所定のビット値を示す固定データが付加された受信データＤａｔａを入力する。

次に、誤り率検出部１０５は、その固定データを入力し、入力した固定データのビット値とビット誤りが発生していない固定データ（正常な固定データのビット値）とを比較する。

一致するビット値の個数がしきい値以上であるとき、誤り率検出部１０５は、誤りパターン群１を選択するように指示する選択信号を誤りパターン判定部１０４に出力する。一方、一致するビット値の個数がしきい値よりも少ないとき、誤り率検出部１０５は、誤りパターン群２を選択するように指示する選択信号を誤りパターン判定部１０４に出力する。

このように、誤り率検出部１０５は、入力した固定データのビット値と正常な固定データのビット値とを比較することによって誤り率を検出する。

＜誤り率検出部の変形例２＞
さらに、図１に示したデータ検出装置１から誤り率検出部１０５を省略した構成を有する誤り率検出用データ検出部を用意し、その誤り率検出用データ検出部を図１に示した誤り率検出部１０５の前段に接続する構成によって誤り率を検出しても構わない。この場合、例えば、次のような処理を行えばよい。

まず、誤り率検出用データ検出部は、受信データＤａｔａを入力し、上述の処理によって識別信号を検出する。誤り率検出用データ検出部は、識別信号を検出すると、データ検出信号を誤り率検出部１０５に出力する。

次に、誤り率検出部１０５は、誤り率検出部１０５は、データ検出信号を基準に情報データＤｍａｉｎの期間Ｌと同じ長さだけ出力値が「１」となるデータ区間信号を生成して、生成したデータ区間信号に基づいて受信データＤａｔａの中から情報データＤｍａｉｎの区間を抽出する。

次に、誤り率検出部１０５は、上述のように、抽出した情報データＤｍａｉｎに対して誤り訂正符号Ｄｅを生成する演算と同様の演算を用いて誤り率検出用データＤｋを生成し、生成した誤り率検出用データＤｋのビット値と正常な誤り訂正符号Ｄｅのビット値とを比較することによって誤り率を検出する。

＜効果＞
以上のように、誤りパターン判定部１０４における判定基準に幅を持たせることにより、強力な誤り訂正を用いることなく、受信データにビット誤りが発生した場合でも正しく識別信号を検出することができる。よって、後段の装置は、正しく情報データＤｍａｉｎを抽出することができる。

２種類の識別データ（プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８とプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２）に対して２種類の一致検出部を用いることによって、誤検出を防止することができる。

また、誤り率に応じて誤りパターン判定部１０４が使用する誤りパターン群１，２を変更することにより、誤検出の可能性がさらに少なくすることができる。

なお、誤りパターンの数を増やすと、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ、１０３ｂ各々の出力値のうちのいずれか３つ以上が「０」となった場合も同様に処理することができる。この場合、１０個のビット値のうちいずれか３つが「０」で他の７つが「１」である誤りパターンを用いればよい。但し、その場合、誤検出を防ぐために図３（ｂ）に示した誤りパターＰ２１６のような誤りパターンを作成すべきである。

（第２の実施形態）
＜全体構成＞
この発明の第２の実施形態によるデータ検出装置２の全体構成を図４に示す。この装置２は、図１に示したプリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈとプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂと誤りパターン判定部１０４と誤り率検出部１０５とに代えて、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈとプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂと判定部２０４とを備える。その他の構成は図１と同様である。プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々は、入力した１０ビット分の受信データ（受信データＤｘ）のビット値と自己に保有しているプリアンブル〈Ａ〉類似パターンとが一致すると、検出信号を出力する（出力値を「１」にする）。プリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々は、入力した１０ビット分の受信データ（受信データＤｘ）のビット値と自己に保有しているプリアンブル〈Ｂ〉類似パターンとが一致すると、検出信号を出力する（出力値を「１」にする）。判定部２０４は、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々からの出力値がすべて「１」であると、データ検出信号を出力する。

＜プリアンブル〈Ａ〉検出部の内部構成＞
図４に示したプリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの内部構成を図５（ａ）に示す。プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々の内部構成は同様であるので、代表としてプリアンブル〈Ａ〉検出部２０２ａの内部構成を図５（ａ）に示す。プリアンブル〈Ａ〉検出部２０２ａは、比較テーブル２１１と比較部２１２とを含む。比較テーブル２１１は、自己にプリアンブル〈Ａ〉類似パターンＡ２０１〜Ａ２１０を格納する。比較部２１２は、入力した受信データＤｘと比較テーブル２１１に格納されたプリアンブル〈Ａ〉類似パターンＡ２０１〜Ａ２１０とが一致すると検出信号を出力する（出力値を「１」にする）。

＜プリアンブル〈Ｂ〉検出部の内部構成＞
図４に示したプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの内部構成を図５（ｂ）に示す。プリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々の内部構成は同様であるので、代表としてプリアンブル〈Ｂ〉検出部２０３ａの内部構成を図５（ｂ）に示す。プリアンブル〈Ｂ〉検出部２０３ａは、比較テーブル２２１と比較部２２２とを含む。比較テーブル２２１は、自己にプリアンブル〈Ｂ〉類似パターンＢ２０１〜Ｂ２１０を格納する。比較部２２２は、入力した受信データＤｘと比較テーブル２２１に格納されたプリアンブル〈Ｂ〉類似パターンＢ２０１〜Ｂ２１０とが一致すると検出信号を出力する（出力値を「１」にする）。

＜プリアンブル〈Ａ〉類似パターン・プリアンブル〈Ｂ〉類似パターン＞
図５（ａ）に示した比較テーブル２１１に格納されているプリアンブル〈Ａ〉類似パターンＡ２０１〜Ａ２１０について説明する。正常なプリアンブル〈Ａ〉が示すビット値Ｐａ［０：９］が先頭から順番にＡ０，Ａ１，Ａ２，・・・，Ａ９であるとすると、プリアンブル〈Ａ〉類似パターンＡ２０１〜Ａ２１０の各々はビット値Ａ０〜Ａ９のうちいずれか１つをビット値Ｘに置き換えたパターンである。ビット値Ｘは任意のビット値を示している（「０」，「１」のどちらでもいい）。例えば、プリアンブル〈Ａ〉類似パターンＡ２０３は、ビット値Ａ７の代わりにビット値Ｘがあり、先頭から７番目のビット値が任意のビット値であるプリアンブル〈Ａ〉一致パターンを示す。

図５（ｂ）に示した比較テーブル２２１に格納されているプリアンブル〈Ｂ〉類似パターンＢ２０１〜Ｂ２１０について説明する。正常なプリアンブル〈Ｂ〉が示すビット値Ｐｂ［０：９］が先頭から順番にＢ０，Ｂ１，Ｂ２，・・・，Ｂ９であるとすると、プリアンブル〈Ｂ〉類似パターンＢ２０１〜Ｂ２１０の各々はビット値Ｂ０〜Ｂ９のうちいずれか１つをビット値Ｘに置き換えたパターンである。ビット値Ｘは任意のビット値を示している（「０」，「１」のどちらでもいい）。例えば、プリアンブル〈Ｂ〉類似パターンＢ２０３は、ビット値Ｂ７の代わりにビット値Ｘがあり、先頭から７番目のビット値が任意のビット値であるプリアンブル〈Ｂ〉一致パターンを示す。

＜動作＞
図４に示したデータ検出装置２による動作について説明する。

まず、第１の実施形態と同様に、フリップフロップ１０１ａ〜１０１ｉが受信データＤａｔａを１０ビットずつクロック毎に後段のフリップフロップへ順次シフトすることによって、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂは、受信データＤａｔａを１０ビットずつ順次入力する。

このとき、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々では、比較部２１２は、比較テーブル２１１に格納されたプリアンブル〈Ａ〉類似パターンＡ２０１〜Ａ２１０と入力した受信データＤｘと比較する。プリアンブル〈Ａ〉類似パターンＡ２０１〜Ａ２１０のうちいずれかと受信データＤｘとが一致すると判定すると、比較部２１２は検出信号を出力する（出力値を「１」にする）。

一方、プリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々では、比較部２２２は、比較テーブル２２１に格納されたプリアンブル〈Ｂ〉類似パターンＢ２０１〜Ｂ２１０と入力した受信データＤｘと比較する。プリアンブル〈Ｂ〉類似パターンＢ２０１〜Ｂ２１０のうちいずれかと受信データＤｘとが一致すると判定すると、比較部２２２は検出信号を出力する（出力値を「１」にする）。

また、判定部２０４は、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々からの出力値がすべて「１」であると、データ検出信号を出力する。

次に、例えば図２に示すように、このデータ検出信号を基準に情報データＤｍａｉｎの期間Ｌと同じ長さだけ出力値が「１」となるデータ区間信号を後段の装置によって生成すれば、受信データＤａｔａの中から情報データＤｍａｉｎの区間を正しく抽出することができる。

＜プリアンブル〈Ａ〉検出部による動作＞
次に、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々による動作について説明するが、代表としてプリアンブル〈Ａ〉検出部２０２ａの動作について説明する。

ビット誤りが発生していない受信データＤａｔａをデータ検出装置２に入力する場合、入力されるプリアンブル〈Ａ〉Ｄａ１〜Ｄａ８のビット値は正常なプリアンブル〈Ａ〉のビット値Ｐａ［０：９］を示す。よって、比較部２１２は、受信データＤａｔａに含まれるプリアンブル〈Ａ〉Ｄａ１〜Ｄａ８のうちいずれかを入力すると、そのプリアンブル〈Ａ〉と比較テーブル２１１に格納されているプリアンブル〈Ａ〉類似パターンＡ２０１〜Ａ２１０とが一致すると判定して、検出信号を出力する。

また、プリアンブル〈Ａ〉Ｄａ２に１ビット誤りが発生している受信データＤａｔａをデータ検出装置２に入力する場合、入力されるプリアンブル〈Ａ〉Ｄａ２のビット値のうちいずれか１つは誤ったビット値を示し、他の９つは正しいビット値を示す。例えば、プリアンブル〈Ａ〉Ｄａ２の先頭から７番目のビット値が誤っている場合、比較部２１２は、そのプリアンブル〈Ａ〉Ｄａ２と比較テーブル２１１に格納されているプリアンブル〈Ａ〉類似パターンＡ２０３と一致すると判定して、判定部２０４への出力値を「１」にする。

＜プリアンブル〈Ｂ〉検出部による動作＞
次に、プリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々による動作について説明するが、代表としてプリアンブル〈Ｂ〉検出部２０３ａの動作について説明する。

ビット誤りが発生していない受信データＤａｔａをデータ検出装置２に入力する場合、入力されるプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２のビット値は正常なプリアンブル〈Ｂ〉のビット値Ｐｂ［０：９］を示す。よって、比較部２２２は、受信データＤａｔａに含まれるプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２のうちいずれかを入力すると、そのプリアンブル〈Ｂ〉と比較テーブル２２１に格納されているプリアンブル〈Ｂ〉類似パターンＢ２０１〜Ｂ２１０とが一致すると判定して、判定部２０４への出力値を「１」する。

また、プリアンブル〈Ｂ〉Ｄｂ１に１ビット誤りが発生している受信データＤａｔａをデータ検出装置２に入力する場合、入力されるプリアンブル〈Ｂ〉Ｄｂ１のビット値のうちいずれか１つは誤ったビット値を示し、他の９つは正しいビット値を示す。例えば、プリアンブル〈Ｂ〉Ｄｂ１の先頭から７番目のビット値が誤っている場合、比較部２２２は、そのプリアンブル〈Ｂ〉Ｄｂ１と比較テーブル２２１に格納されているプリアンブル〈Ｂ〉類似パターンＢ２０３とが一致すると判定して、判定部２０４への出力値を「１」する。

＜プリアンブル〈Ａ〉検出部の変形例＞
ここで、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの内部構成の変形例について説明する。なお、データ検出装置２は、図１のような誤り率算出部１０５を備えており、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈは、誤り率検出部１０５からの選択信号が入力されるものとする。また、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々の内部構成は同様の構成であるので、代表してプリアンブル〈Ａ〉検出部２０２ａの内部構成を図６に示す。このプリアンブル〈Ａ〉検出部２０２ａは、比較テーブル２１１ａ，２１１ｂと、比較部２１２とを含む。比較テーブル２１１ａは、図５（ａ）に示した比較テーブル２１１と同様の構成である。比較テーブル２１１ｂは、プリアンブル〈Ａ〉類似パターンＡ２２１〜Ａ２６５を格納する。プリアンブル〈Ａ〉類似パターンＡ２２１〜Ａ２６５の各々は、正常なプリアンブル〈Ａ〉のビット値Ａ０〜Ａ９のうちいずれか２つをビット値Ｘに置き換えたパターンである。比較部２１２は、誤り率検出部１０５からの選択信号に応じて、比較テーブル２１１ａ，２１１ｂのうち受信データＤｘとの比較に用いる比較テーブルを選択する。

次に、図６に示したプリアンブル〈Ａ〉検出部２０２ａの動作について説明する。

まず、誤り率検出部１０５は、第１の実施形態と同様に、誤り率を検出する。一致するビット数がしきい値以上であるとき、誤り率検出部１０５は、比較テーブル２１１ａを選択するように指示する選択信号を比較部２１２に出力する。一方、一致するビット数がしきい値よりも少ないとき、誤り率検出部１０５は、比較テーブル２１１ｂを選択するように指示する選択信号を出力する。

次に、比較部２１２は、誤り率検出部１０５からの選択信号に応じて、比較テーブル２１１ａ，２１１ｂのうち受信データＤｘとの比較に用いる比較テーブルを選択する。

なお、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々が比較テーブル２１１ａ，２１１ｂの両方を用いても構わない。

＜プリアンブル〈Ｂ〉検出部の変形例＞
また、プリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの内部構成の変形例について説明する。なお、データ検出装置２は、図１のような誤り率算出部１０５を備えており、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈは、誤り率検出部１０５からの選択信号が入力されるものとする。プリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々の内部構成は同様の構成であるので、代表してプリアンブル〈Ｂ〉検出部２０３ａの内部構成を図７に示す。このプリアンブル〈Ｂ〉検出部２０３ａは、比較テーブル２２１ａ，２２１ｂと、比較部２２２とを含む。比較テーブル２２１ａは、図５（ｂ）に示した比較テーブル２２１と同様の構成である。比較テーブル２２１ｂは、プリアンブル〈Ｂ〉類似パターンＢ２２１〜Ｂ２６５を格納する。プリアンブル〈Ｂ〉類似パターンＢ２２１〜Ｂ２６５の各々は、正常なプリアンブル〈Ｂ〉のビット値Ｂ０〜Ｂ９のうちいずれか２つをビット値Ｘに置き換えたパターンである。比較部２２２は、誤り率検出部１０５からの選択信号に応じて、比較テーブル２２１ａ，２２１ｂのうち受信データＤｘとの比較に用いる比較テーブルを選択する。

プリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々が複数の比較テーブル（比較テーブル２２１ａ，比較テーブル２２１ｂ）を含んでいる場合も、図６に示したプリアンブル〈Ａ〉検出部２０２ａと同様に、比較部２２２は、誤り率検出部１０５からの選択信号に応じて、比較テーブル２２１ａ，２２１ｂのうち受信データＤｘとの比較に用いる比較テーブルを選択する。

＜効果＞
以上のように、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂにおける判断基準に幅を持たせることにより、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８あるいはプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２の各々に１ビット誤りが発生している場合でも、正しく識別信号を検出することができる。

また、プリアンブル〈Ａ〉検出部およびプリアンブル〈Ｂ〉検出部の内部構成が図６，７のようである場合、誤り率に応じて比較に使用する比較テーブルを変更することにより、誤検出の可能性をさらに少なくすることができる。

（第３の実施形態）
＜全体構成＞
この発明の第３の実施形態によるデータ検出装置３の全体構成を図８に示す。この装置３は、図４に示した判定部２０４に代えて、図１に示した誤りパターン判定部１０４を備える。その他の構成は図４と同様である。

＜動作＞
図８に示したデータ検出装置３による動作について説明する。

まず、第２の実施形態と同様に、フリップフロップ１０１ａ〜１０１ｉが受信データＤａｔａを１０ビットずつ後段のフリップフロップへ順次シフトすることによって、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々は、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２を順次入力する。プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々では、比較部２１２は、比較テーブル２１１に格納されたプリアンブル〈Ａ〉類似パターンＡ２０１〜Ａ２１０のいずれかと入力した受信データＤｘとが一致すると、検出信号を出力する（出力値を「１」にする）。一方、プリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々では、比較部２２２は、比較テーブル２２１に格納されたプリアンブル〈Ｂ〉類似パターンＢ２０１〜Ｂ２１０のいずれかと受信データＤｘとが一致すると判定すると、検出信号を出力する（出力値を「１」にする）。

また、誤りパターン判定部１０４は、第１の実施形態と同様に、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々からの出力値が表すパターンと自己に保有している誤りパターンとが一致すると判断すると、データ検出信号を出力する。

上述の動作について、誤りパターン判定部１０４に図３（ａ）に示した誤りパターン群１が保有されている場合を例に挙げて説明する。

ここで、プリアンブル〈Ａ〉Ｄａ１，Ｄａ３〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２の各々に１ビット誤りが発生しておりプリアンブル〈Ａ〉Ｄａ２に２ビット誤りが発生している受信データＤａｔａがデータ検出装置３に入力されると、プリアンブル〈Ａ〉検出部２０２ａ，２０２ｃ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々からの出力値は「１」になり、プリアンブル〈Ａ〉検出部２０２ｂからの出力値は「０」になる。よって、これらの出力値が示すパターン（出力値パターン）は、プリアンブル〈Ｂ〉検出部２０３ｂから順番に「１１１１１１１１０１」となる。この出力値パターンと誤りパターン判定部１０４に保有されている誤りパターンＰ１１０とが一致するので、誤りパターン判定部１０４はデータ検出信号を出力する。このように、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８あるいはプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２の各々に１ビット誤りや２ビット誤りが存在するような場合でも、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂによって１ビット誤りを補正することができ、さらに誤りパターン判定部１０４によって２ビット以上の誤りについても１００％ではないが補正することができる。

＜効果＞
以上のように、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂにおける判断基準に幅を持たせ、かつ、誤りパターン判定部１０４における判定基準に幅を持たせることで、第２の実施形態と比べて識別信号を検出する性能が改善できる。

なお、図３（ａ），（ｂ）の誤りパターン群１，２、図６の比較テーブル２１１ａ，２１１ｂ、および図７の比較テーブル２２１ａ，２２１ｂ等を、データ検出装置３が識別信号を検出する性能に合わせて最適化してもよい。

また、言うまでもなく、図３（ａ），（ｂ）の誤りパターン群１，２、図６の比較テーブル２１１ａ，２１１ｂ、および図７の比較テーブル２２１ａ，２２１ｂのように、誤りパターン群および比較テーブルを複数用意して誤り率によって適応的に切り替えることにより、誤検出の可能性がさらに少なくすることができる。

（第４の実施形態）
＜全体構成＞
この発明の第４の実施形態によるデータ検出装置４の全体構成を図９に示す。この装置８は、図１に示したフリップフロップ１０１ａ〜１０１ｉ，プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈ，およびプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂと、図４に示した判定部２０４と、プリアンブル〈Ａ〉誤り訂正部４０１およびプリアンブル〈Ｂ〉誤り訂正部４０２とを備える。プリアンブル〈Ａ〉誤り検出部４０１は、ビット誤りが発生しているプリアンブル〈Ａ〉のビット値を正常なプリアンブル〈Ａ〉のビットＰａ［０：９］に訂正する。プリアンブル〈Ｂ〉誤り訂正部４０２は、ビット誤りが発生しているプリアンブル〈Ｂ〉のビット値を正常なプリアンブル〈Ｂ〉のビット値Ｐｂ［０：９］に訂正する。

＜プリアンブル〈Ａ〉誤り訂正部４０１の内部構成＞
図９に示したプリアンブル〈Ａ〉誤り訂正部４０１の内部構成を図１０に示す。プリアンブル〈Ａ〉誤り訂正部４０１は、ビット誤り検出部４１１と、正常プリアンブル〈Ａ〉格納部４１２と、選択部４１３とを含む。ビット誤り検出部４１１は、比較部２１２と同様の構成であり、入力した１０ビットの受信データ（受信データＤｘ）と比較テーブル２１１に格納されたプリアンブル〈Ａ〉類似パターンＡ２０１〜２１０のうちいずれかとが一致すると、選択部４１３に切替信号を出力する（出力値を「１」にする）。正常プリアンブル〈Ａ〉格納部４１２には、ビット誤りが発生していないプリアンブル〈Ａ〉のビット値（正常なプリアンブル〈Ａ〉のビット値Ｐａ［０：９］）が格納されている。選択部４１３は、ビット誤り検出部４１１からの切替信号に応じて、外部より入力された受信データＤｘおよび正常プリアンブル〈Ａ〉格納部４１２に格納されている正常なプリアンブル〈Ａ〉のうちいずれか一方を出力する。

＜プリアンブル〈Ｂ〉誤り訂正部４０２の内部構成＞
図９に示したプリアンブル〈Ｂ〉誤り訂正部４０２の内部構成を図１０に示す。プリアンブル〈Ｂ〉誤り訂正部４０２は、ビット誤り検出部４２１と、正常プリアンブル〈Ｂ〉格納部４２２と、選択部４２３とを含む。ビット誤り検出部４２１は、比較部２２２と同様の構成であり、入力した受信データＤｘと比較テーブル２２１に格納されたプリアンブル〈Ｂ〉類似パターンＢ２０１〜Ｂ２１０のうちいずれかとが一致すると、選択部４２３に切替信号を出力する（出力値を「１」にする）。正常プリアンブル〈Ｂ〉格納部４２２には、ビット誤りが発生していないプリアンブル〈Ｂ〉のビット値（正常なプリアンブル〈Ｂ〉のビット値Ｐｂ［０：９］）が格納されている。選択部４２３は、ビット誤り検出部４２１からの切替信号に応じて、外部より入力された受信データＤｘまたは正常プリアンブル〈Ｂ〉格納部４２２に格納されている正常なプリアンブル〈Ｂ〉を出力する。

＜誤訂正の確率＞
なお、プリアンブル〈Ａ〉以外の箇所を誤ってプリアンブル〈Ａ〉へと訂正する確率は極めて低い。なぜなら、１０ビットの受信データＤｘをプリアンブル〈Ａ〉に誤って訂正してしまう確率は１０／１０２４（約１／１００）である。また、プリアンブル〈Ｂ〉以外の箇所を誤ってプリアンブル〈Ｂ〉へと訂正する確率もプリアンブル〈Ａ〉の場合と同様に低い。さらに、プリアンブル〈Ａ〉とプリアンブル〈Ｂ〉は合わせて１０個あるので、全てを誤る確率はおよそ１／１０の２０乗であって、ほとんど発生しないと考えてよい。

＜動作＞
図９に示したデータ検出装置４による動作について説明する。

まず、プリアンブル〈Ａ〉誤り訂正部４０１に含まれるビット誤り検出部４１１は、受信データＤａｔａのうち先頭から１０ビット分の受信データ（受信データＤｘ１）を入力し、入力した受信データＤｘ１のビット値Ｄｘ１［０：９］が自己に格納されているプリアンブル〈Ａ〉類似パターンＡ２０１〜Ａ２１０のうちいずれかと一致するか否かを判定する。ビット誤り検出部４１１は、一致すると判断すると選択部４１３への出力値を「１」にし、一致しないと判断すると選択部４１３への出力値を「０」にする。

次に、選択部４１３は、ビット誤り検出部４１１からの出力値が「１」であると、正常プリアンブル〈Ａ〉格納部４１２に格納されている正常なプリアンブル〈Ａ〉のビット値Ｐａ［０：９］を受信データＤｘ１として出力する。一方、選択部４１３は、ビット誤り検出部４１１からの出力値が「０」であると、受信データＤｘ１をそのまま出力する。

次に、プリアンブル〈Ｂ〉誤り訂正部４０２は、プリアンブル〈Ａ〉誤り検出部４０１より出力された受信データＤｘ１を入力し、入力した受信データＤｘ１のビット値が自己に格納されているプリアンブル〈Ｂ〉類似パターンＢ２０１〜Ｂ２１０のうちいずれかと一致するか否かを判定する。ビット誤り検出部４２１は、一致すると判断すると選択部４２３への出力値を「１」にし、一致しないと判断すると選択部４２３への出力値を「０」にする。

次に、選択部４２３は、ビット誤り検出部４２１からの出力値が「１」であると、正常プリアンブル〈Ｂ〉格納部４２２に格納されている正常なプリアンブル〈Ｂ〉のビット値Ｐｂ［０：９］を受信データＤｘ１として出力する。一方、選択部４２３は、ビット誤り検出部４２１からの出力値が「０」であると、受信データＤｘ１をそのまま出力する。

次に、第１の実施形態と同様に、フリップフロップ１０１ａ〜１０１ｉが受信データＤａｔａを１０ビットずつクロック毎に後段のフリップフロップに順次シフトすることによって、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂの各々は受信データＤａｔａを１０ビットずつ順次入力する。

また、第２の実施形態と同様に、判定部２０４は、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ、１０３ｂの各々からの１０個の出力値がすべて「１」であると判定すると、データ検出信号を出力する。

＜具体例＞
例えば、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２の各々に１ビット誤りが発生している受信データＤａｔａを入力する場合を説明する。

この場合、プリアンブル〈Ａ〉誤り訂正部４０１によって、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８の各々は正常なビット値Ｐａ［０：９］に訂正される。次に、プリアンブル〈Ｂ〉誤り訂正部４０２によって、プリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２の各々は正常なビット値Ｐｂ［０：９］に訂正される。次に、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂにプリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２に入力されると、各々からの出力値が示すパターン（出力値パターン）はプリアンブル〈Ｂ〉一致検出部１０３ｂから順番に「１１１１１１１１１１」となる。よって、判定部２０４はデータ検出信号を出力する。

＜効果＞
以上のように、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２の各々に１ビット誤りが発生している場合でも、冗長な誤り訂正符号を付加して誤り訂正を行うことなく、簡易な構成で正確に識別信号を検出することができる。

なお、プリアンブル〈Ａ〉誤り訂正部４０１およびプリアンブル〈Ｂ〉誤り訂正部４０２が１ビット誤りを訂正する場合について説明したが、２ビット以上訂正する場合についても同様の効果が得られる。この場合、ビット誤り検出部４１１，４２１の内部構成が図６，７のようであればよい。

（第５の実施形態）
＜全体構成＞
この発明の第５の実施形態によるデータ検出装置５の全体構成を図１１に示す。この装置５は、図１に示したデータ検出装置１に加えて、図９に示したプリアンブル〈Ａ〉誤り訂正部４０１とプリアンブル〈Ｂ〉誤り訂正部４０２を備える。その他の構成は図１と同様である。

＜動作＞
図１１に示したデータ検出装置５による動作について説明する。

まず、第４の実施形態と同様に、受信データＤａｔａのうち先頭から１０ビット分の受信データが順次入力される。

次に、第４の実施形態と同様に、プリアンブル〈Ａ〉誤り訂正部４０１によってプリアンブル〈Ａ〉Ｄａ１〜Ｄａ８の各々のビット値が正しいプリアンブル〈Ａ〉のビット値Ｐａ［０：９］に訂正され、プリアンブル〈Ｂ〉誤り訂正部４０２によってプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２の各々のビット値が正しいプリアンブル〈Ｂ〉のビット値Ｐｂ［０：９］に訂正される。

次に、第１の実施形態と同様に、フリップフロップ１０１ａ〜１０１ｉが受信データＤａｔａを１０ビットずつクロック毎に後段のフリップフロップに順次シフトすることによって、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂの各々は受信データＤａｔａを１０ビットずつ順次入力する。

次に、第１の実施形態と同様に、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈの各々は入力した受信データと自己に保有しているプリアンブル〈Ａ〉一致パターンとを比較して出力値を決定し、プリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂの各々は入力した受信データと自己に保有しているプリアンブル〈Ｂ〉一致パターンとを比較して出力値を決定する。

また、第１の実施形態と同様に、誤りパターン判定部１０４は、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ、１０３ｂの各々からの１０個の出力値が表すパターン（出力値パターン）と自己に保有している誤りパターンとが一致するか否かを判定する。出力値パターンと誤りパターンとが一致すると判断すると、誤りパターン判定部１０４はデータ検出信号を出力する。一方、出力値パターンと誤りパターンとが一致しないと判断すると、誤りパターン判定部１０４はデータ検出信号を出力しない。

＜具体例＞
例えば、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブルＤｂ２の各々に１ビット誤りが発生しておりプリアンブル〈Ｂ〉Ｄｂ１に２ビット誤り以上が発生している受信データＤａｔａを入力する場合を説明する。

この場合、プリアンブル〈Ａ〉誤り訂正部４０１によって、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８の各々は正常なプリアンブル〈Ａ〉のビット値Ｐａ［０：９］に訂正される。次に、プリアンブル〈Ｂ〉誤り訂正部４０２によって、プリアンブル〈Ｂ〉Ｄｂ２は正常なプリアンブル〈Ｂ〉のビット値Ｐｂ［０：９］に訂正される。次に、プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈおよびプリアンブル〈Ｂ〉一致検出部１０３ａ，１０３ｂにプリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２に入力されると、各々の出力値が示すパターン（出力値パターン）はプリアンブル〈Ｂ〉一致検出部１０３ｂから順番に「１０１１１１１１１１」となる。よって、誤りパターン判定部１０４は、この出力値パターンが誤りパターンＰ１０３と一致するで、データ検出信号を出力する。

＜効果＞
以上のように、誤り訂正部４０１および誤り訂正部４０２によってビット誤りを完全に訂正することができない場合でも、正しく識別信号を検出することができる。よって、本実施形態は、第４の実施形態に比べて識別信号を検出する性能がよい。

なお、検出する性能に合わせて、プリアンブル〈Ａ〉誤り訂正部４０１およびプリアンブル〈Ｂ〉誤り訂正部４０２が誤り訂正するビット数や、誤りパターン判定部１０４が使用する誤りパターン群をデータ検出装置５の性能にあわせて最適化してもよい。

（第６の実施形態）
＜全体構成＞
この発明の第６の実施形態によるデータ検出装置６の全体構成を図１２に示す。この装置は、図４に示したデータ検出装置２に加えて、図９に示したプリアンブル〈Ａ〉誤り訂正部４０１とプリアンブル〈Ｂ〉誤り訂正部４０２とを備える。

＜動作＞
図１２に示したデータ検出装置６による動作について説明する。

まず、第４の実施形態と同様に、受信データＤａｔａのうち先頭から１０ビット分の受信データが順次入力される。

次に、第４の実施形態と同様に、プリアンブル〈Ａ〉誤り訂正部４０１によってプリアンブル〈Ａ〉Ｄａ１〜Ｄａ８の各々のビット値が正しいプリアンブル〈Ａ〉のビット値Ｐａ［０：９］に訂正され、プリアンブル〈Ｂ〉誤り訂正部４０２によってプリアンブル〈Ｂ〉Ｄｂ２，Ｄｂ２の各々のビット値が正しいプリアンブル〈Ｂ〉のビット値Ｐｂ［０：９］に訂正される。

次に、第２の実施形態と同様に、フリップフロップ１０１ａ〜１０１ｉが受信データＤａｔａを１０ビットずつクロック毎に後段のフリップフロップに順次シフトすることによって、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々は受信データＤａｔａを１０ビットずつ順次入力する。

次に、第２の実施形態と同様に、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々は入力した受信データと自己に保有しているプリアンブル〈Ａ〉類似パターンＡ２２１〜Ａ２６５とを比較して出力値を決定し、プリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々は入力した受信データと自己に保有しているプリアンブル〈Ｂ〉類似パターンＢ２２１〜Ｂ２６５とを比較して出力値を決定する。

また、第２の実施形態と同様に、判定部２０４は、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ、２０３ｂの各々からの１０個の出力値がすべて「１」であると判定すると、データ検出信号を出力する。

＜具体例＞
例えば、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２の各々に２ビット誤りが発生している受信データＤａｔａを入力する場合を説明する。なお、ビット誤り検出部４１１の内部構成は図５（ａ）に示したものであり、ビット誤り検出部４２１の内部構成は図５（ｂ）に示したものであり、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々の内部構成は図６に示したものであり、プリアンブル〈Ｂ〉２０３ａ，２０３ｂの各々の内部構成は図７に示したものであるとする。

この場合、プリアンブル〈Ａ〉誤り訂正部４０１およびプリアンブル〈Ｂ〉誤り訂正部４０２において、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２はビット誤りが訂正されない。次に、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂにプリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２が入力されると、各々の出力値が示すパターン（出力値パターン）はプリアンブル〈Ｂ〉検出部２０３ｂから順番に「１１１１１１１１１１」となる。よって、判定部２０４は、データ検出信号を出力する。

＜効果＞
以上のように、誤り訂正部４０１および誤り訂正部４０２によってビット誤りを完全に訂正することができない場合でも、正しく識別信号を検出することができる。よって、本実施形態は、第４の実施形態に比べて識別信号を検出する性能がよい。

（第７の実施形態）
＜全体構成＞
この発明の第７の実施形態によるデータ検出装置７の全体構成を図１３に示す。この装置は、図８に示したデータ検出装置３に加えて、図９に示したプリアンブル〈Ａ〉誤り訂正部４０１およびプリアンブル〈Ｂ〉誤り訂正部４０２を備える。

＜動作＞
図１３に示したデータ検出装置７の動作について説明する。

まず、第４の実施形態と同様に、受信データＤａｔａのうち先頭から１０ビット分の受信データが順次入力される。

次に、第４の実施形態と同様に、プリアンブル〈Ａ〉誤り訂正部４０１によってプリアンブル〈Ａ〉Ｄａ１〜Ｄａ８の各々のビット値が正しいプリアンブル〈Ａ〉のビット値Ｐａ［０：９］に訂正され、プリアンブル〈Ｂ〉誤り訂正部４０２によってプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２の各々のビット値が正しいプリアンブル〈Ｂ〉のビット値Ｐｂ［０：９］に訂正される。

次に、第３の実施形態と同様に、フリップフロップ１０１ａ〜１０１ｉが受信データＤａｔａを１０ビットずつクロック毎に後段のフリップフロップに順次シフトすることによって、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々は受信データＤａｔａを１０ビットずつ順次入力する。

次に、第３の実施形態と同様に、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々は入力した受信データと自己に保有しているプリアンブル〈Ａ〉類似パターンＡ２２１〜Ａ２６５とを比較して出力値を決定し、プリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂの各々は入力した受信データと自己に保有しているプリアンブル〈Ｂ〉類似パターンＢ２２０〜Ｂ２６５とを比較して出力値を決定する。

また、第３の実施形態と同様に、誤りパターン判定部１０４は、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ、２０３ｂの各々からの１０個の出力値が表すパターン（出力値パターン）と自己に保有している誤りパターンとが一致するか否かを判定する。出力値パターンと誤りパターンとが一致すると判断すると、誤りパターン判定部１０４はデータ検出信号を出力する。一方、出力値パターンと誤りパターンとが一致しないと判断すると、誤りパターン判定部１０４はデータ検出信号を出力しない。

＜具体例＞
例えば、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブルＤｂ２の各々に２ビット誤りが発生しておりプリアンブル〈Ｂ〉Ｄｂ２に３ビット誤り以上が発生している受信データＤａｔａを入力する場合を説明する。なお、ビット誤り検出部４１１の内部構成は図５（ａ）に示したものであり、ビット誤り検出部４２１の内部構成は図５（ｂ）に示したものであり、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈの各々の内部構成は図６に示したものであり、プリアンブル〈Ｂ〉２０３ａ，２０３ｂの各々の内部構成は図７に示したものであるとする。

この場合、プリアンブル〈Ａ〉誤り訂正部４０１およびプリアンブル〈Ｂ〉誤り訂正部４０２において、プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２はビット誤りが訂正されない。次に、プリアンブル〈Ａ〉検出部２０２ａ〜２０２ｈおよびプリアンブル〈Ｂ〉検出部２０３ａ，２０３ｂにプリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２に入力されると、各々の出力値が示すパターン（出力値パターン）はプリアンブル〈Ｂ〉検出部２０３ｂから順番に「１０１１１１１１１１」となる。よって、誤りパターン判定部１０４は、この出力値パターンが誤りパターンＰ１１０と一致するので、データ検出信号を出力する。

＜効果＞
以上のように、誤り訂正部４０１および誤り訂正部４０２によってビット誤りを完全に訂正することができない場合でも、正しく識別信号を検出することができる。よって、本実施形態は、第４の実施形態に比べて識別信号を検出する性能がよい。

（第８の実施形態）
＜全体構成＞
この発明の第８の実施形態による多チャンネルデータ検出装置８の全体構成を図１４に示す。この装置８は、伝達経路が異なる複数の受信データ（第１の受信データＤａｔａ１および第２の受信データＤａｔａ２）を入力し、その受信データ間に存在する遅延差（スキュー）を「０」に調整するとともに複数の受信データの各々に含まれる識別信号を検出する。この装置８は、入力端子８０１ａ，８０１ｂと、フリップフロップ８０２ａ、８０２ｂと、２チャンネルデータ検出部８０３ａ〜８０３ｃと、スキュー判定部８０４と、選択部８０５ａ、８０５ｂとを備える。入力端子８０１ａは、外部より第１の受信データＤａｔａ１を入力する。入力端子８０１ｂは、外部より第２の受信データＤａｔａ２を入力する。フリップフロップ８０２ａは、入力端子８０１ａに入力された第１の受信データＤａｔａ１を１クロック分遅延させる。フリップフロップ８０２ｂは、入力端子８０１ｂに入力された第２の受信データＤａｔａ２を１クロック分遅延させる。２チャンネルデータ検出部８０３ａは、フリップフロップ８０２ａによって遅延された第１の受信データＤａｔａ１と入力端子８０１ｂに入力された第２の受信データＤａｔａ２との間にスキューがないと判断すると、タイミング一致信号Ｓ８０３ａを出力する。２チャンネルデータ一致検出部８０３ｂは、入力端子８０１ａに入力された第１の受信データＤａｔａ１と入力端子８０１ｂに入力された第２の受信データＤａｔａ２との間にスキューがないと判定すると、タイミング一致信号Ｓ８０３ｂを出力する。２チャンネルデータ一致検出部８０３ｃは入力端子８０１ａに入力された第１の受信データＤａｔａ１とフリップフロップ８０２ｂによって遅延された第２の受信データＤａｔａ２との間にスキューがないと判定すると、タイミング一致信号Ｓ８０３ｃを出力する。スキュー判定部８０４は、２チャンネルデータ検出部８０３ａ〜８０３ｃの各々からのタイミング一致信号Ｓ８０３ａ〜Ｓ８０３ｃに基づいて、入力端子からの受信データおよびフリップフロップからの受信データのうちどちらを選択するのかを指示する選択信号Ｓ８０４ａ，Ｓ８０４ｂを選択部８０５ａ，８０５ｂの各々に出力しかつ後段の装置にデータ抽出開始信号Ｓｔを出力する。選択部８０５ａは、スキュー判定部８０４より出力された選択信号Ｓ８０４ａに基づき、入力端子８０１ａに入力された第１の受信データＤａｔａ１およびフリップフロップ８０２ａによって遅延された第１の受信データＤａｔａ１のうちいずれか一方を選択し、選択した第１の受信データＤａｔａ１を後段の装置に出力する。選択部８０５ｂは、スキュー判定部８０４より出力された選択信号Ｓ８０４ｂに基づき、入力端子８０１ｂに入力された第２の受信データおよびフリップフロップ８０２ｂによって遅延された第２の受信データＤａｔａ２のうちいずれか一方を選択し、選択した第２の受信データＤａｔａ２を後段の装置に出力する。

＜２チャンネルデータ検出部８０３ａ〜８０３ｃの内部構成＞
図１４に示した２チャンネルデータ検出部８０３ａ〜８０３ｃの各々の内部構成について説明する。２チャンネルデータ検出部８０３ａ〜８０３ｃの各々の内部構成は同様なので、代表して２チャンネルデータ検出部８０３ａの内部構成を図１５に示す。２チャンネルデータ検出部８０３ａは、識別信号一致検出部８０６ａ，８０６ｂと、論理積演算部８０７とを含む。識別信号一致検出部８０６ａは、第１の受信データＤａｔａ１を入力し、入力した受信データＤａｔａ１の中から識別信号（プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２）を検出するとデータ検出信号Ｓ８０６ａを論理積演算部８０７に出力する。識別信号一致検出部８０６ｂは、第２の受信データＤａｔａ２を入力し、入力した受信データＤａｔａ２の中から識別信号（プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２）を検出するとデータ検出信号Ｓ８０６ｂを論理積演算部８０７に出力する。論理積演算部８０７は、識別信号一致検出部８０６ａからのデータ検出信号Ｓ８０６ａおよび識別信号一致検出部８０６ｂからのデータ検出信号Ｓ８０６ｂのうち両方を入力すると、タイミング一致信号Ｓ８０３ａを出力する。

＜第１の受信データＤａｔａ１および第２の受信データＤａｔａ２の構成＞
図１４に示した多チャンネルデータ検出装置８に入力される第１の受信データＤａｔａ１および第２の受信データＤａｔａ２を図１６（ａ），（ｅ）に示す。第１の受信データＤａｔａ１および第２の受信データＤａｔａ２は、図２に示した受信データＤａｔａと同様の構成である。第１の受信データＤａｔａ１は、情報データＤｍａｉｎとして第１の情報データＤｍａｉｎ１を有する。第２の受信データＤａｔａ２は、情報データＤｍａｉｎとして第２の情報データＤｍａｉｎ２を有する。なお、第１の受信データＤａｔａ１のデータ長は、第２の受信データＤａｔａ２のデータ長と等しい。

＜動作＞
図１４に示した多チャンネルデータ検出装置８による動作について説明する。

まず、入力端子８０１ａは、外部より第１の受信データＤａｔａ１を入力する。一方、入力端子８０１ｂは、外部より第２の受信データＤａｔａ２を入力する。

次に、フリップフロップ８０２ａは、入力端子８０１ａに入力された第１の受信データＤａｔａ１を１クロック分遅延させて、２チャンネルデータ検出部８０３ａ〜８０３ｃの各々に出力する。一方、フリップフロップ８０２ｂは、入力端子８０１ｂに入力された第２の受信データＤａｔａ２を１クロック分遅延させて、２チャンネルデータ検出部８０３ａ〜８０３ｃの各々に出力する。

次に、２チャンネルデータ検出部８０３ａにおいて、識別信号一致検出部８０６ａはフリップフロップ８０２ａによって遅延された第１の受信データＤａｔａ１を入力し、識別信号一致検出部８０６ｂは入力端子８０１ｂに入力された第２の受信データＤａｔａ２を入力する。

一方、２チャンネルデータ検出部８０３ｂにおいて、識別信号一致検出部８０６ａは入力端子８０１ａに入力された第１の受信データＤａｔａ１を入力し、識別信号一致検出部８０６ｂは入力端子８０１ｂに入力された第２の受信データＤａｔａ２を入力する。

一方、２チャンネルデータ検出部８０３ｃにおいて、識別信号一致検出部８０６ａは入力端子８０１ａに入力された第１の受信データＤａｔａ１を入力し、識別信号一致検出部８０６ｂはフリップフロップ８０２ｂによって遅延された第２の受信データＤａｔａ２を入力する。

次に、２チャンネルデータ検出部８０３ａ〜８０３ｃの各々に含まれる識別信号一致検出部８０６ａは、入力した第１の受信データＤａｔａ１の中から識別信号を検出すると、データ検出信号Ｓ８０６ａを出力する。例えば、識別信号一致検出部８０６ａは、ビット誤りが発生していない識別信号のパターン（正常な識別信号のパターン）Ｐ［１０：１０］を自己に格納しており、入力した第１の受信データ（１００ビット）が自己に格納している正常な識別信号のパターンＰ［１０：１０］と一致すると、データ検出信号Ｓ８０６ａを出力する。一方、２チャンネルデータ検出部８０３ａ，８０３ｂ，８０３ｃの各々に含まれる識別信号一致検出部８０６ｂは、入力した第２の受信データＤａｔａ２の中から識別信号を検出すると、識別信号検出部８０６ａと同様に、データ検出信号Ｓ８０６ｂを出力する。

次に、２チャンネルデータ検出部８０３ａ，８０３ｂ，８０３ｃの各々に含まれる論理積演算部８０７は、識別信号一致検出部８０６ａからのデータ検出信号Ｓ８０６ａおよび識別信号一致検出部８０６ｂからのデータ検出信号Ｓ８０６ｂのうち両方を入力すると、それぞれタイミング一致信号Ｓ８０３ａ，Ｓ８０３ｂ，Ｓ８０３ｃをスキュー判定部８０４に出力する。

次に、スキュー判定部８０４は、２チャンネルデータ検出部８０３ａ，８０３ｂ，８０３ｃからのタイミング一致信号Ｓ８０３ａ，Ｓ８０３ｂ，Ｓ８０３ｃに応じて、選択部８０５ａに選択信号Ｓ８０４ａ（入力端子８０１ａからの第１の受信データＤａｔａ１およびフリップフロップ８０２ａからの第１の受信データＤａｔａ１のうちどちらを選択するのかを指示する信号）を出力するとともに選択部８０５ｂに選択信号８０４ｂ（入力端子８０１ｂからの第２の受信データＤａｔａ２およびフリップフロップ８０２ｂからの第２の受信データＤａｔａ２のうちどちらを選択するのかを指示する信号）を出力する。例えば、スキュー判定部８０４は、２チャンネルデータ検出部８０３ｂよりタイミング一致信号Ｓ８０３ｂが出力されると、入力端子８０１ａに入力された第１の受信データＤａｔａ１を選択するように指示する選択信号Ｓ８０４ａを選択部８０５ａに出力するとともに、入力端子８０１ｂに入力された第２の受信データＤａｔａ２を選択するように指示する選択信号Ｓ８０４ｂを選択部８０５ｂに出力する。

さらに、スキュー判定部８０４は、選択部８０５ａ，８０５ｂに選択信号Ｓ８０４ａ，Ｓ８０４ｂを出力するとともに、後段の装置にデータ抽出開始信号Ｓｔを出力する。

次に、選択部８０５ａは、スキュー判定部８０４より出力された選択信号Ｓ８０４ａに基づき、入力端子８０１ａからの第１の受信データＤａｔａ１およびフリップフロップ８０２ａからの第１の受信データＤａｔａ１のうち一方を選択し、選択した第１の受信データを後段の装置に出力する。一方、選択部８０５ｂは、スキュー判定部８０４より出力された選択信号Ｓ８０４ｂに基づき、入力端子８０１ｂからの第２の受信データＤａｔａ２およびフリップフロップ８０２ｂからの第２の受信データＤａｔａ２のうち一方を選択し、選択した第２の受信データを後段の装置に出力する。

次に、例えば、このデータ抽出開始信号Ｓｔを基準に情報データＤｍａｉｎの期間Ｌと同じ長さだけ出力値が「１」となるデータ区間信号を後段の装置によって生成すれば、後段の装置は受信データＤａｔａ１，Ｄａｔａ２の中から情報データＤｍａｉｎ１，Ｄｍａｉｎ２の区間を正しく抽出することができる。

＜具体例＞
次に、上述の動作について、第２の受信データＤａｔａ２が第１の受信データＤａｔａ１に対して１クロック分遅延しており（図１６（ａ），（ｅ））、第１の受信データＤａｔａ１と第２の受信データＤａｔａ２との間に１クロック分のスキューがある場合を例として説明する。なお、第１の受信データＤａｔａ１および第２の受信データＤａｔａ２には、ビット誤りが発生していないものとする。

この場合、２チャンネルデータ検出部８０３ａにおいて、識別信号一致検出部８０６ａ，８０６ｂがデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂを同じタイミングで出力している（図１６（ｄ），（ｆ））ので、論理積演算部８０７はタイミング一致信号Ｓ８０３ａをスキュー判定部８０４に出力する（図１６（ｉ））。

一方、２チャンネルデータ検出部８０３ｂにおいて、識別信号一致検出部８０６ａ，８０６ｂがデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂを同じタイミングで出力していない（図１６（ｂ），（ｆ））ので、論理積演算部８０７はタイミング一致信号Ｓ８０３ｂを出力しない。また、２チャンネルデータ検出部８０３ｃにおいて、識別信号一致検出部８０６ａ，８０６ｂがデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂを同じタイミングで出力していない（図１６（ｂ），（ｈ））ので、論理積演算部８０７はタイミング一致信号Ｓ８０３ｃを出力しない。

次に、スキュー判定部８０４は、２チャンネルデータ検出部８０３ａよりタイミング一致信号Ｓ８０３ａが出力されているので、第２の受信データが第１の受信データに対して１クロック遅延していることを検出する。よって、スキュー判定部８０４は、フリップフロップ８０２ａからの第１の受信データＤａｔａ１を選択するように指示する選択信号Ｓ８０４ａを選択部８０５ａに出力し、かつ、入力端子８０１ｂに入力された第２の受信データＤａｔａ２を選択するように指示する選択信号Ｓ８０４ｂを選択部８０５ｂに出力する。さらに、スキュー判定部８０４は、選択部８０５ａ，８０５ｂに選択信号Ｓ８０４ａ，Ｓ８０４ｂを出力するとともにデータ抽出開始信号Ｓｔを後段の装置に出力する。

次に、選択部８０５ａは、スキュー判定部８０４より出力された選択信号Ｓ８０４ａに従って、フリップフロップ８０２ａより出力される１クロック遅延した第１の受信データＤａｔａ１を選択し、選択した第１の受信データＤａｔａ１を後段の装置に出力する。一方、選択部８０５ｂは、スキュー判定部８０４より出力された選択信号Ｓ８０４ｂに従って、入力端子８０１ｂに入力された第２の受信データＤａｔａ２を選択し、選択した第２の受信データＤａｔａ２を後段の装置に出力する。

次に、例えば、後段の装置は、スキュー判定部８０４からのデータ抽出開始信号Ｓｔを基準に情報データＤｍａｉｎの期間Ｌと同じ長さだけ出力値が「１」となるデータ区間信号を生成して、受信データＤａｔａ１，Ｄａｔａ２の中から情報データＤｍａｉｎ１，Ｄｍａｉｎ２の区間を正しく抽出する。

＜効果＞
以上のように、簡易な構成でチャンネル間のスキューを０に調整し、情報データＤｍａｉｎ１，Ｄｍａｉｎ２を抽出するタイミングを正しく検出することができる。

なお、２チャンネルの場合を例にとって説明したが、一般にＫチャンネル（Ｋは自然数）以上の場合も同様の構成で、チャンネル間のスキューを０に調整し、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。

また，チャンネル間のスキューが１クロックの場合を例にとって説明したが、２クロック以上の場合でも、補正するスキューのクロック数だけフリップフロップを接続し、２チャンネルデータ検出部で識別信号を検出することで、同様の構成でチャンネル間のスキューを０に調整し、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。

（第９の実施形態）
＜全体構成＞
この発明の第９の実施形態による多チャンネルデータ検出装置９の全体構成を図１７に示す。この装置９は、入力端子９０１ａ，９０１ｂと、識別信号一致検出部８０６ａ，８０６ｂと、スキュー判定部９０２と、制御部９０３と、バッファ９０４ａ，９０４ｂとを備える。入力端子９０１ａは、外部より第１の受信データＤａｔａ１を入力する。入力端子９０１ｂは、外部より第２の受信データＤａｔａ２を入力する。スキュー判定部９０２は、識別信号一致検出部８０６ａ，８０６ｂの各々から出力されるデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂを入力し、入力したデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂを制御部９０３へ出力する。また、スキュー判定部９０２は入力したデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂに基づいて、第１の受信データＤａｔａ１と第２の受信データＤａｔａ２との間に存在するスキューが「０」になるタイミングを検出し、そのタイミングを示すタイミング一致信号Ｓ９０２を制御部９０３に出力する。制御部９０３は、識別信号一致検出部８０６ａ，８０６ｂの各々からのデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂに基づきバッファ９０４ａ，９０４ｂの各々に書込開始信号Ｓｗを出力し、スキュー判定部９０２からのタイミング一致信号Ｓ９０２に基づきバッファ９０４ａ，９０４ｂの各々に読出開始信号Ｓｒを出力するとともにデータ抽出開始信号Ｓｔを後段の装置に出力する。バッファ９０４ａは、制御部９０３からの書込開始信号Ｓｗに基づき入力端子９０１ａに入力された第１の受信データＤａｔａ１を格納し、制御部９０３からの読出開始信号Ｓｒに基づき格納している第１の受信データＤａｔａ１を出力する。バッファ９０４ｂは、制御部９０３からの書込開始信号Ｓｗに基づき入力端子９０１ｂに入力された第２の受信データＤａｔａ２を格納し、制御部９０３からの読出開始信号Ｓｒに基づき格納している第２の受信データＤａｔａ２を出力する。

＜スキュー判定部９０２の内部構成＞
図１７に示したスキュー判定部９０２は、フリップフロップ９０５ａ，９０５ｂと、スキュー検出部９０６とを含む。フリップフロップ９０５ａは、識別信号一致検出部８０６ａより出力されたデータ検出信号Ｓ８０６ａを１クロック分遅延させ、遅延したデータ検出信号Ｓ９０５ａを出力する。フリップフロップ９０５ｂは、識別信号一致検出部８０６ｂより出力されたデータ検出信号Ｓ８０６ｂを１クロック分遅延させ、遅延したデータ検出信号Ｓ９０５ｂを出力する。スキュー検出部９０６は、識別信号一致検出部８０６ａからのデータ検出信号Ｓ８０６ａ，フリップフロップ９０５ａからのデータ検出信号Ｓ９０５ａ，識別信号一致検出部８０６ｂからのデータ検出信号Ｓ８０６ｂ，およびフリップフロップ９０５ｂからのデータ検出信号Ｓ９０５ｂに基づきタイミング一致信号Ｓ９０２を出力する。

＜動作＞
図１７に示した多チャンネルデータ検出装置９による動作について説明する。

まず、入力端子９０１ａは、外部より第１の受信データＤａｔａ１を入力する。一方、入力端子９０１ｂは、外部より第２の受信データＤａｔａ２を入力する。

次に、識別信号一致検出部８０６ａは、入力端子９０１ａに入力された第１の受信データＤａｔａ１に対して第８の実施形態と同様の処理を行い、データ検出信号Ｓ８０６ａを出力する。一方、識別信号一致検出部８０６ｂは、入力端子９０１ｂに入力された第２の受信データＤａｔａ２に対して第８の実施形態と同様の処理を行い、データ検出信号Ｓ８０６ｂを出力する。

次に、制御部９０３は、スキュー判定部９０２を介して識別信号一致検出部８０６ａからのデータ検出信号Ｓ８０６ａを入力すると、バッファ９０４ａに書込開始信号Ｓｗを出力する。バッファ９０４ａは、制御部９０３から書込開始信号Ｓｗが出力されると、入力端子９０１ａが入力している第１の受信データＤａｔａ１を格納し始める。また、制御部９０３は、スキュー判定部９０２を介して識別信号一致検出部８０６ｂからのデータ検出信号Ｓ８０６ｂを入力すると、バッファ９０４ｂに書込開始信号Ｓｗを出力する。バッファ９０４ｂは、制御部９０３から書込開始信号Ｓｗが出力されると、入力端子９０１ｂが入力している第２の受信データＤａｔａ２を格納し始める。

次に、フリップフロップ９０５ａは、識別信号一致検出部８０６ａからのデータ検出信号Ｓ８０６ａを１クロック分遅延させ、遅延したデータ検出信号Ｓ９０５ａをスキュー検出部９０６に出力する。一方、フリップフロップ９０５ｂは、識別信号一致検出部８０６ｂからのデータ検出信号Ｓ８０６ｂを１クロック分遅延させ、遅延したデータ検出信号Ｓ９０５ｂをスキュー検出部９０６に出力する。

次に、スキュー検出部９０６は、識別信号一致検出部８０６ａからのデータ検出信号Ｓ８０６ａ，フリップフロップ９０５ａからのデータ検出信号Ｓ９０５ａ，識別信号一致検出部８０６ｂからのデータ検出信号Ｓ８０６ｂ，およびフリップフロップ９０５ｂからのデータ検出信号Ｓ９０５ｂのうち出力されるタイミングが同じになる組み合わせを検出し、検出したデータ検出信号の立ち上がりに同期してタイミング一致信号Ｓ９０２を制御部９０３に出力する。

次に、制御部９０３は、スキュー検出部９０６よりタイミング一致信号Ｓ９０２が出力された時点から第１の受信データＤａｔａ１に含まれる第１の情報データＤｍａｉｎ１（または第２の受信データＤａｔａ２に含まれる第２の情報データＤｍａｉｎ２）の長さＬ分経過した後、読出開始信号Ｓｒをバッファ９０４ａ，９０４ｂに出力するとともにデータ抽出開始信号Ｓｔを外部に出力する。

次に、バッファ９０４ａは、制御部９０３より読出開始信号Ｓｒが出力されると、自己に格納している第１の受信データＤａｔａ１を後段の装置に出力し始める。一方、バッファ９０４ｂは、制御部９０３より読出開始信号Ｓｒが出力されると、自己に格納している第２の受信データＤａｔａ２を後段の装置に出力し始める。

次に、例えば、後段の装置は、制御部９０３からのデータ抽出開始信号Ｓｔを入力すると、バッファ９０４ａからの第１の情報データＤｍａｉｎ１とバッファ９０４ｂからの第２の情報データＤｍａｉｎ２を取得する。

＜具体例＞
次に、上述の動作について、第２の受信データＤａｔａ２が第１の受信データＤａｔａ１に対して１クロック分遅延しており（図１６（ａ），（ｅ））、第１の受信データＤａｔａ１と第２の受信データＤａｔａ２との間に１クロック分のスキューがある場合を例として説明する。なお、第１の受信データＤａｔａ１および第２の受信データＤａｔａ２には、ビット誤りが発生していないものとする。

まず、識別信号一致検出部８０６ｂからデータ一致検出信号Ｓ８０６ｂが出力され制御部９０３がバッファ９０４ｂに対して書込開始信号Ｓｗを出力すると、バッファ９０４ｂは、入力端子９０１ｂに入力されている第２の受信データＤａｔａ２を格納し始める。つまり、バッファ９０４ｂは、第２の受信データＤａｔａ２のうち第２の情報データＤｍａｉｎ２を格納する。

次に、識別信号一致検出部８０６ａからデータ一致検出信号Ｓ８０６ａが出力され制御部９０３がバッファ９０４ａに対して書込開始信号Ｓｗを出力すると、バッファ９０４ａは、入力端子９０１ａに入力されている第１の受信データＤａｔａ１を格納し始める。つまり、バッファ９０４ａは、第１の受信データＤａｔａ１のうち第１の情報データＤｍａｉｎ１を格納する。

次に、識別信号一致検出部８０６ａ，８０６ｂおよびフリップフロップ９０５ａ，９０５ｂより出力されるデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂ，Ｓ９０５ａ，Ｓ９０５ｂは、図１６（ｂ），（ｆ），（ｄ），（ｈ）にようになる。図１６のように、識別信号一致検出部８０６ｂからデータ検出信号Ｓ８０６ｂが出力されるタイミング（図１６（ｄ））とフリップフロップ９０５ａからデータ検出信号Ｓ９０５ａが出力されるタイミング（図１６（ｆ））とが一致しそれ以外の組み合わせではタイミングが一致しないので、スキュー検出部９０６は、第２の受信データＤａｔａ２が第１の受信データＤａｔａ１に対して１クロック遅延していることを検出する。

次に、スキュー検出部９０６がデータ検出信号Ｓ８０６ｂ（またはデータ検出信号Ｓ９０５ａ）の立ち上がりに同期してタイミング一致信号Ｓ９０２を出力すると（図１６（ｉ））、制御部９０３は、データ検出信号Ｓ９０２の立ち上がりから第１の情報データＤｍａｉｎ１（または第２の情報データＤｍａｉｎ２）の長さＬ分経過した後、読出開始信号Ｓｒ（図１６（ｊ））をバッファ９０４ａ，９０４ｂの各々に出力するとともにデータ抽出開始信号Ｓｔを後段の装置に出力する。

次に、バッファ９０４ａは、制御部９０３より読出開始信号Ｓｒが出力されると、自己に格納している第１の情報データＤｍａｉｎ１を後段の装置に出力し始める。一方、バッファ９０４ｂは、制御部９０３より読出開始信号Ｓｒが出力されると、自己に格納している第２の情報データＤｍａｉｎ２を後段の装置に出力し始める。

＜効果＞
以上のように、簡易な構成でチャンネル間のスキューを０に調整し、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。

なお、２チャンネルの場合を例にとって説明したが、Ｋチャンネル（Ｋは自然数）以上の場合も同様の構成で、チャンネル間のスキューを０に調整し、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。

また，チャンネル間のスキューが１クロックの場合を例にとって説明したが、２クロック以上の場合でも、補正するスキューのクロック数だけフリップフロップを接続し、スキュー検出部でチャンネル間スキューを検出することで、同様の構成でチャンネル間のスキューを０に調整し、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。

（第１０の実施形態）
＜全体構成＞
この発明の第１０の実施形態による多チャンネルデータ検出装置１０の全体構成を図１８に示す。この装置１０は、図１７に示したスキュー判定部９０２と制御部９０３とバッファ９０４ａ，９０４ｂに代えて、スキュー判定部１００１と遅延補正部１００２ａ，１００２ｂとを備える。その他の構成は図１７と同様である。スキュー判定部１００１は、識別信号一致検出部８０６ａ，８０６ｂの各々から出力されるデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂに基づいて、第１の受信データＤａｔａ１と第２の受信データＤａｔａ２との間に存在するスキューが「０」になるタイミングを示すタイミング一致信号Ｓ１００１を後段の装置に出力し、かつスキューを「０」にするためのスキュー補正信号Ｓｃを遅延補正部１００２ａ，１００２ｂの各々に出力する。遅延補正部１００１ａ，１００１ｂの各々は、スキュー判定部１００１からのスキュー補正信号Ｓｃに応じて、第１の受信データＤａｔａ１と第２の受信データＤａｔａ２との間に存在するスキューを補正する。

＜スキュー判定部１００１の内部構成＞
図１８に示したスキュー判定部１００１は、図１７に示したスキュー検出部９０６に代えて、スキュー検出部１００３を含む。その他の構成は図１７と同様である。スキュー検出部１００３は、識別信号一致検出部８０６ａからのデータ検出信号Ｓ８０６ａ，フリップフロップ９０５ａからのデータ検出信号Ｓ９０５ａ，識別信号一致検出部８０６ｂからのデータ検出信号Ｓ８０６ｂ，およびフリップフロップ９０５ｂからのデータ検出信号Ｓ９０５ｂに基づき、タイミング一致信号Ｓ１００１を後段の装置に出力しスキュー補正信号Ｓｃを遅延補正部１００２ａ，１００２ｂの各々に出力する。

＜遅延補正部１００２ａ，１００２ｂの内部構成＞
図１８に示した遅延補正部１００２ａは、フリップフロップ１００４ａと、選択部１００５ａとを含む。フリップフロップ１００４ａは、入力端子９０１ａに入力された第１の受信データＤａｔａ１を１クロック分遅延させる。選択部１００５ａは、スキュー検出部１００３からのスキュー補正信号Ｓｃに応じて、入力端子９０１ａに入力された第１の受信データＤａｔａ１およびフリップフロップ１００４ａによって遅延された第１の受信データＤａｔａ１のうち一方を選択し、選択した第１の受信データＤａｔａ１を後段の装置に出力する。

図１８に示した遅延補正部１００２ｂは、フリップフロップ１００４ｂと、選択部１００５ｂとを含む。フリップフロップ１００４ｂは、入力端子９０１ｂに入力された第２の受信データＤａｔａ２を１クロック分遅延させる。選択部１００５ｂは、スキュー検出部１００３からのスキュー補正信号Ｓｃに応じて、入力端子９０１ｂに入力された第２の受信データＤａｔａ２およびフリップフロップ１００４ｂによって遅延された第２の受信データＤａｔａ２のうち一方を選択し、選択した第２の受信データＤａｔａ２を後段の装置に出力する。

＜動作＞
図１８に示した多チャンネルデータ検出装置１０による動作は、図１７に示した多チャンネルデータ検出装置と比較すると、スキューを検出した後の処理が異なる。

まず、スキュー検出部１００３は、スキュー検出部９０６と同様に、識別信号一致検出部８０６ａからのデータ検出信号Ｓ８０６ａ，フリップフロップ９０５ａからのデータ検出信号Ｓ９０５ａ，識別信号一致検出部８０６ｂからのデータ検出信号Ｓ８０６ｂ，およびフリップフロップ９０５ｂからのデータ検出信号Ｓ９０５ｂのうち出力されるタイミングが同じになる組み合わせを検出する。

一方、フリップフロップ１００４ａは、入力端子９０１ａに入力された第１の受信データＤａｔａ１を１クロック分遅延する。また、フリップフロップ１００４ｂは、入力端子９０１ｂに入力された第２の受信データＤａｔａ２を１クロック分遅延する。

次に、スキュー検出部１００３は、検出したデータ検出信号の立ち上がりに同期してデータ抽出開始信号Ｓｔを後段の装置に出力するとともに、入力端子からの受信データおよびフリップフロップからの受信データのうちどちらを選択するのかを指示するスキュー補正信号Ｓｃを遅延補正部１００２ａ，１００２ｂに出力する。

次に、選択部１００５ａは、スキュー検出部１００３からのスキュー補正信号Ｓｃに応じて、入力端子９０１ａに入力された第１の受信データＤａｔａ１およびフリップフロップ１００４ａによって遅延された第１の受信データＤａｔａ１のうち一方を選択し、選択した第１の受信データＤａｔａ１を後段の装置に出力する。一方、選択部１００５ｂは、スキュー検出部１００３からのスキュー補正信号Ｓｃに応じて、入力端子９０１ｂに入力された第２の受信データＤａｔａ２およびフリップフロップ１００４ｂによって遅延された第２の受信データＤａｔａ２のうち一方を選択し、選択した第２の受信データＤａｔａ２を後段の装置に出力する。

＜具体例＞
次に、上述の動作について、第２の受信データＤａｔａ２が第１の受信データＤａｔａ１に対して１クロック分遅延しており、第１の受信データＤａｔａ１と第２の受信データＤａｔａ２との間に１クロック分のスキューがある場合を例として説明する（図１６（ａ），（ｅ））。なお、第１の受信データＤａｔａ１および第２の受信データＤａｔａ２には、ビット誤りが発生していないものとする。

この場合、スキュー検出部１００３は、第９の実施形態と同様に、第２の受信データＤａｔａ２が第１の受信データＤａｔａ１に対して１クロック遅延していることを検出し、データ検出信号Ｓ８０６ｂ（またはデータ検出信号Ｓ９０５ａ）の立ち上がりに同期して、データ抽出開始信号Ｓｔを後段の装置に出力する。これと同時に、スキュー検出部１００３は、フリップフロップ１００４ａによって遅延された第１の受信データＤａｔａ１を選択するように指示するスキュー補正信号Ｓｃを選択部１００５ａに出力し、入力端子９０１ｂからの第２の受信データＤａｔａ２を選択するように指示するスキュー補正信号Ｓｃを選択部１００５ａに出力する。

次に、選択部１００５ａは、スキュー検出部１００３からのスキュー補正信号Ｓｃに応じて、フリップフロップ１００４ａによって遅延された第１の受信データを後段の装置に出力する。一方、選択部１００５ａは、スキュー検出部１００３からのスキュー補正信号Ｓｃに応じて、入力端子９０１ａに入力された第１の受信データを後段の装置に出力する。

＜効果＞
以上のように、簡易な構成でチャンネル間のスキューを０に調整し、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。

なお、２チャンネルの場合を例にとって説明したが、Ｋチャンネル（Ｋは自然数）以上の場合も同様の構成で、チャンネル間のスキューを０に調整し、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。

また，チャンネル間のスキューが１クロックの場合を例にとって説明したが、２クロック以上の場合でも、補正するスキューのクロック数だけフリップフロップを接続し、スキュー検出部でチャンネル間スキューを検出することで、同様の構成でチャンネル間のスキューを０に調整し、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。

（第１１の実施形態）
＜スキューとビット誤りの関係＞
伝送経路に不具合がある場合、伝送経路が異なる複数の受信データ間にスキューが発生しやすい。また、不具合がある伝送経路を通過する受信データにはビット誤りが発生している可能性が高い。よって、複数の受信データ間にスキューが発生している場合、受信データにビット誤りが発生している可能性が高い。

＜全体構成＞
この発明の第１１の実施形態による多チャンネルデータ検出装置１１は、図１４に示す２チャンネルデータ検出部８０３ａ，８０３ｂ，８０３ｃに代えて、図１９に示す２チャンネルデータ検出部１１０１ａ，１１０１ｂ，１１０１ｃを備える。その他の構成は図１４と同様である。２チャンネルデータ検出部１１０１ａは、フリップフロップ８０２ａによって遅延された第１の受信データＤａｔａ１と入力端子８０１ｂに入力された第２の受信データＤａｔａ２との間にスキューがないと判断すると、タイミング一致信号Ｓ１１０１ａを出力する。２チャンネルデータ一致検出部１１０１ｂは、入力端子８０１ａに入力された第１の受信データＤａｔａ１と入力端子８０１ｂに入力された第２の受信データＤａｔａ２との間にスキューがないと判定すると、タイミング一致信号Ｓ１１０１ｂを出力する。２チャンネルデータ一致検出部１１０１ｃは入力端子８０１ａに入力された第１の受信データＤａｔａ１とフリップフロップ８０２ｂによって遅延された第２の受信データＤａｔａ２との間にスキューがないと判定すると、タイミング一致信号Ｓ１１０１ｃを出力する。スキュー判定部８０４は、２チャンネルデータ検出部１１０１ａ〜１１０１ｃの各々からのタイミング一致信号Ｓ１１０１ａ〜Ｓ１１０１ｃに基づいて、入力端子からの受信データおよびフリップフロップからの受信データのうちどちらを選択するのかを指示する選択信号Ｓ８０４ａ，Ｓ８０４ｂを選択部８０５ａ，８０５ｂの各々に出力しかつ後段の装置にデータ抽出開始信号Ｓｔを出力する
＜２チャンネルデータ検出部の内部構成＞
図１９に示した２チャンネルデータ検出部１１０１ａ，１１０１ｂ，１１０１ｃについて説明する。２チャンネルデータ検出部１１０１ａ，１１０１ｂ，１１０１ｃの各々の内部構成は同様であるので、代表として２チャンネルデータ検出部１１０１ａの内部構成を図１９に示す。２チャンネルデータ検出部１１０１ａは、図１５に示した識別信号一致検出部８０６ａ，８０６ｂに代えて、データ検出装置１ａ，１ｂを備える。その他の構成は図１５と同様である。データ検出装置１ａ，１ｂの各々は、図１に示したデータ検出装置１と同様の構成であり、受信データＤａｔａ１またはＤａｔａ２を入力してデータ検出信号Ｓ１ａまたはＳ１ｂを出力する。

＜動作＞
この発明の第１１の実施形態による多チャンネルデータ検出装置１１の動作は、第８の実施形態と比較すると、２チャンネルデータ検出部１１０１ａ，１１０１ｂ，１１０１ｃの各々における動作が異なる。

２チャンネルデータ検出部１１０１ａ，１１０１ｂ，１１０１ｃの各々におけるデータ検出装置１ａは、入力した第１の受信データＤａｔａ１に対して第１の実施形態と同様の処理を行い識別信号（プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２）を検出し、データ検出信号Ｓ１ａを出力する。

２チャンネルデータ検出部１１０１ａ，１１０１ｂ，１１０１ｃの各々におけるデータ検出装置１ｂは、入力した第２の受信データＤａｔａ２に対して第１の実施形態と同様の処理を行い識別信号（プリアンブル〈Ａ〉Ｄａ１〜Ｄａ８およびプリアンブル〈Ｂ〉Ｄｂ１，Ｄｂ２）を検出し、データ検出信号Ｓ１ｂを出力する。

＜第８の実施形態との比較＞
ここで、第１の受信データＤａｔａ１および第２の受信データＤａｔａ２にビット誤りが発生している場合における第８の実施形態の動作および本実施形態の動作について説明する。

この場合、第８の実施形態による多チャンネルデータ検出装置８では、識別信号一致検出部８０６ａ，８０６ｂに保有されている識別信号パターンＰ［１０：１０］と入力した識別信号のビットパターンとが一致しないので、識別信号一致検出部８０６ａ，８０６ｂはデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂを出力しない。

一方、本実施形態による多チャンネルデータ検出装置１１では、データ検出装置１ａ，１ｂは、第１の実施形態と同様の処理を行うことにより、識別信号を検出することができるので、データ検出信号Ｓ１ａ，Ｓ１ｂを出力する。

＜効果＞
以上のように、受信データにビット誤りが発生している場合でもデータ検出信号Ｓ１ａ，Ｓ１ｂが出力されるので、これらの信号Ｓ１ａ，Ｓ１ｂを用いてスキューを「０」に調整することができ、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。本実施形態は、第８の実施形態に比べて情報データを検出する性能がよい。

なお、本実施形態では、データ検出装置１ａ，１ｂとして図１に示したデータ検出装置１を用いたが、これに限らず、図４，８，９，１１，１２，１３に示したデータ検出装置２，３，４，５，６，７を用いても構わない。

（第１２の実施形態）
＜全体構成＞
この発明の第１２の実施形態による多チャンネルデータ検出装置１２の全体構成を図２０に示す。この装置１２は、図１７に示した識別信号一致検出部８０６ａ，８０６ｂに代えて、データ検出装置１ａ，１ｂを備える。その他の構成は図１７と同様である。データ検出装置１ａ，１ｂは、図１に示したデータ検出装置１と同様の構成であり、受信データを入力してそれぞれデータ検出信号Ｓ１ａ，Ｓ１ｂを出力する。スキュー判定部９０２は、データ検出措置１ａ，１ｂの各々から出力されるデータ検出信号Ｓ１ａ，Ｓ１ｂを入力し、入力したデータ検出信号Ｓ１ａ，Ｓ１ｂを制御部９０３へ出力する。また、スキュー判定部９０２は入力したデータ検出信号Ｓ１ａ，Ｓ１ｂに基づいて、第１の受信データＤａｔａ１と第２の受信データＤａｔａ２との間に存在するスキューが「０」になるタイミングを検出し、そのタイミングを示すタイミング一致信号Ｓ９０２を制御部９０３に出力する。制御部９０３は、データ検出装置１ａ，１ｂの各々からのデータ検出信号Ｓ１ａ，Ｓ１ｂに基づきバッファ９０４ａ，９０４ｂの各々に書込開始信号Ｓｗを出力し、スキュー判定部９０２からのタイミング一致信号Ｓ９０２に基づきバッファ９０４ａ，９０４ｂの各々に読出開始信号Ｓｒを出力するとともにデータ抽出開始信号Ｓｔを後段の装置に出力する。

＜第９の実施形態との比較＞
ここで、第１の受信データＤａｔａ１および第２の受信データＤａｔａ２にビット誤りが発生している場合における第９の実施形態の動作および本実施形態の動作について説明する。

この場合、第９の実施形態による多チャンネルデータ検出装置９では、識別信号一致検出部８０６ａ，８０６ｂに保有されている識別信号パターンＰ［１０：１０］と入力した識別信号のビットパターンとが一致しないので、識別信号一致検出部８０６ａ，８０６ｂはデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂを出力しない。

一方、本実施形態による多チャンネルデータ検出装置１２では、データ検出装置１ａ，１ｂは、第１の実施形態と同様の処理を行うことにより、識別信号を検出することができるので、データ検出信号Ｓ１ａ，Ｓ１ｂを出力する。

＜効果＞
以上のように、受信データにビット誤りが発生している場合でもデータ検出信号Ｓ１ａ，Ｓ１ｂが出力されるので、これらの信号Ｓ１ａ，Ｓ１ｂを用いてスキューを「０」に調整することができ、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。本実施形態は、第９の実施形態に比べて情報データを検出する性能がよい。

なお、本実施形態では、データ検出装置１ａ，１ｂとして図１に示したデータ検出装置１を用いたが、これに限らず、図４，８，９，１１，１２，１３に示したデータ検出装置２，３，４，５，６，７を用いても構わない。

（第１３の実施形態）
＜全体構成＞
この発明の第１３の実施形態による多チャンネルデータ検出装置１３の全体構成を図２１に示す。この装置１３は、図１８に示した識別信号一致検出部８０６ａ，８０６ｂに代えて、データ検出装置１ａ，１ｂを備える。その他の構成は図１８と同様である。データ検出装置１ａ，１ｂは、図１に示したデータ検出装置１と同様の構成であり、受信データを入力してそれぞれデータ検出信号Ｓ１ａ，Ｓ１ｂを出力する。スキュー判定部１００１は、データ検出装置１ａ，１ｂの各々から出力されるデータ検出信号Ｓ１ａ，Ｓ１ｂに基づいて、第１の受信データＤａｔａ１と第２の受信データＤａｔａ２との間に存在するスキューが「０」になるタイミングを示すタイミング一致信号Ｓ１００１を後段の装置に出力し、かつスキューを「０」にするためのスキュー補正信号Ｓｃを遅延補正部１００２ａ，１００２ｂの各々に出力する。

＜第１０の実施形態との比較＞
ここで、第１の受信データＤａｔａ１および第２の受信データＤａｔａ２にビット誤りが発生している場合における第１０の実施形態の動作および本実施形態の動作について説明する。

この場合、第１０の実施形態による多チャンネルデータ検出装置１０では、識別信号一致検出部８０６ａ，８０６ｂに保有されている識別信号パターンＰ［１０：１０］と入力した識別信号のビットパターンとが一致しないので、識別信号一致検出部８０６ａ，８０６ｂはデータ検出信号Ｓ８０６ａ，Ｓ８０６ｂを出力しない。

一方、本実施形態による多チャンネルデータ検出装置１３では、データ検出装置１ａ，１ｂは、第１の実施形態と同様の処理を行うことにより、識別信号を検出することができるので、データ検出信号Ｓ１ａ，Ｓ１ｂを出力する。

＜効果＞
以上のように、受信データにビット誤りが発生している場合でもデータ検出信号Ｓ１ａ，Ｓ１ｂが出力されるので、これらの信号Ｓ１ａ，Ｓ１ｂを用いてスキューを「０」に調整することができ、情報データＤｍａｉｎ１，Ｄｍａｉｎ２の抽出するタイミングを正しく検出することができる。本実施形態は、第１０の実施形態に比べて情報データを検出する性能がよい。

なお、本実施形態では、データ検出装置１ａ，１ｂとして図１に示したデータ検出装置１を用いたが、これに限らず、図４，８，９，１１，１２，１３に示したデータ検出装置２，３，４，５，６，７を用いても構わない。

本発明は、ＤＶＤプレイヤー，液晶テレビ，デジタルテレビのインターフェイス等について有用である。

この発明の第１の実施形態によるデータ検出装置の全体構成を示すブロック図である。 受信データの構成を示す図である。 誤りパターンの一例を示す図である。 この発明の第２の実施形態によるデータ検出装置の全体構成を示すブロック図である。 図４に示したプリアンブル〈Ａ〉検出部およびプリアンブル〈Ｂ〉検出部の内部構成を示すブロック図である。 図４に示したプリアンブル〈Ａ〉検出部の内部構成を示すブロック図である。 図４に示したプリアンブル〈Ｂ〉検出部の内部構成を示すブロック図である。 この発明の第３の実施形態によるデータ検出装置の全体構成を示すブロック図である。 この発明の第４の実施形態によるデータ検出装置の全体構成を示すブロック図である。 図８に示したプリアンブル〈Ａ〉誤り訂正部およびプリアンブル〈Ｂ〉誤り訂正部の内部構成を示すブロック図である。 この発明の第５の実施形態によるデータ検出装置の全体構成を示すブロック図である。 この発明の第６の実施形態によるデータ検出装置の全体構成を示すブロック図である。 この発明の第７の実施形態によるデータ検出装置の全体構成を示すブロック図である。 この発明の第８の実施形態による多データチャンネル検出装置の全体構成を示すブロック図である。 図１４に示した２チャンネルデータ検出部の内部構成を示すブロック図である。 第１の受信データおよび第２の受信データの構成を示す図である。 この発明の第９の実施形態による多チャンネルデータ検出装置の全体構成を示すブロック図である。 この発明の第１０の実施形態による多チャンネルデータ検出装置の全体構成を示すブロック図である。 この発明の第１１の実施形態による多チャンネルデータ検出装置に含まれる２チャンネルデータ検出部の内部構成である。 この発明の第１２の実施形態による多チャンネルデータ検出装置の全体構成を示すブロック図である。 この発明の第１３の実施形態による多チャンネルデータ検出装置の全体構成を示すブロック図である。 従来のデータ検出装置の構成を示すブロック図である。

符号の説明

１、２，３，４，５，６，７，８，１ａ，１ｂ データ検出装置
１０１ａ〜１０１ｉ フリップフロップ
１０２ａ〜１０２ｈ プリアンブル〈Ａ〉一致検出部
１０３ａ，１０３ｂ プリアンブル〈Ｂ〉一致検出部
１０４ 誤りパターン判定部
１０５ 誤り率検出部
２０２ａ〜２０２ｈ プリアンブル〈Ａ〉検出部
２０３ａ，２０３ｂ プリアンブル〈Ｂ〉検出部
２０４ 判定部
２１２，２２２ 比較部
２１１，２２１，２１１ａ，２１１ｂ 比較テーブル
４０１ プリアンブル〈Ａ〉誤り訂正部
４０２ プリアンブル〈Ｂ〉誤り訂正部
４１１，４２１ ビット誤り検出部
４１２ 正常プリアンブル〈Ａ〉格納部
４２２ 正常プリアンブル〈Ｂ〉格納部
４２３ 選択部
８０１ａ，８０１ｂ，９０１ａ，９０１ｂ 入力端子
８０２ａ，８０２ｂ，９０５ａ，９０５ｂ，１００４ａ，１００４ｂ フリップフロップ
８０３ａ，８０３ｂ，８０３ｃ，１１０１ａ，１１０１ｂ，１１０１ｃ ２チャンネルデータ検出部
８０４，９０６，１００１ スキュー判定部
８０５ａ，８０５ｂ，１００５ａ，１００５ｂ 選択部
８０６ａ，８０６ｂ 識別信号一致検出部
８０７ 論理積演算部
９０３ 制御部
９０４ａ，９０４ｂ バッファ
９０６，１００３ スキュー検出部
Ｄａｔａ，Ｄａｔａ１，Ｄａｔａ２ 受信データ
Ｄａ１〜Ｄａ８ プリアンブル〈Ａ〉
Ｄｂ１，Ｄｂ２ プリアンブル〈Ｂ〉
Ｄｅ 誤り訂正符号
Ｄｍａｉｎ，Ｄｍａｉｎ１，Ｄｍａｉｎ２ 情報データ
Ｐ１０１〜Ｐ１１１，Ｐ２０１〜Ｐ２１８ 誤りパターン
Ａ２０１〜Ａ２１０，Ａ２２１〜Ａ２６５ プリアンブル〈Ａ〉類似パターン
Ｂ２０１〜Ｂ２１０，Ｂ２２１〜Ｂ２６５ プリアンブル〈Ｂ〉類似パターン
Ｓ８０３ａ，Ｓ８０３ｂ，Ｓ８０３ｃ，Ｓ９０２，Ｓ１１０１ａ，Ｓ１１０１ｂ，Ｓ１１０１ｃ タイミング一致信号
Ｓ８０４ａ，Ｓ８０４ｂ 選択信号
Ｓｔ データ抽出開始信号
Ｓ８０６ａ，Ｓ８０６ｂ，Ｓ９０５ａ，Ｓ９０５ｂ，Ｓ１ａ，Ｓ１ｂ データ検出信号
Ｓｗ 書込開始信号
Ｓｒ 読出開始信号
Ｓｃ スキュー補正信号

Claims (12)

1. Ｎビット幅（Ｎは自然数）のパラレル入力データの中から所定の規格に基づいた識別信号を検出する装置であって、
   Ｐ個（Ｐは自然数）の第１比較部と、
   Ｑ個（Ｑは自然数）の第２比較部と、
   判定部とを備え、
   前記Ｐ個の第１比較部の各々は、前記パラレル入力データのうち連続した（Ｐ＋Ｑ）個のデータの先頭からＰ個のデータのうちいずれか１つと第１のパターンとを比較し、
   前記Ｑ個の第２比較部の各々は、前記Ｐ個のデータに続くＱ個のデータのうちいずれか１つと第２のパターンとを比較し、
   前記判定部は、前記Ｐ個の第１比較部における比較結果と前記Ｑ個の第２比較部における比較結果とに応じて、前記識別信号を検出したか否かを判定する
   ことを特徴とするデータ検出装置。
2. 請求項１において、
   直列に接続された（Ｐ＋Ｑ）個のデータ保持部をさらに備え、
   前記（Ｐ＋Ｑ）個のデータ保持部のうち先頭のデータ保持部には、所定のタイミングに同期して、前記パラレル入力データが入力され、
   前記（Ｐ＋Ｑ）個のデータ保持部のうち先頭以外のデータ保持部の各々は、前記所定のタイミングに同期して、当該データ保持部の直前に接続されたデータ保持部に保持されているデータを保持し、
   前記Ｐ個の第１比較部の各々は、前記（Ｐ＋Ｑ）個のデータ保持部のうち前半Ｐ個のデータ保持部のいずれか１つに保持されているデータと前記第１のパターンとを比較し、
   前記Ｑ個の第２比較部の各々は、前記（Ｐ＋Ｑ）個のデータ保持部のうち後半Ｑ個のデータ保持部のいずれか１つに保持されているデータと前記第２のパターンとを比較する
   ことを特徴とするデータ検出装置。
3. 請求項１において、
   前記Ｐ個の第１比較部の各々は、前記Ｐ個のデータのうちいずれか１つと前記第１のパターンとが一致するか否かを判断し、
   前記Ｑ個の第２比較部の各々は、前記Ｑ個のデータのうちいずれか１つと前記第２のパターンとが一致するか否かを判断し、
   前記判定部は、前記Ｐ個のデータのうちいずれか１つと前記第１のパターンとが一致しないと判断した第１比較部の個数と前記Ｑ個のデータのうちいずれか１つと前記第２のパターンとが一致しないと判断した第２比較部の個数とが所定の個数よりも少なければ、前記識別信号を検出したと判定する
   ことを特徴とするデータ検出装置。
4. 請求項１において、
   前記Ｐ個の第１比較部の各々は、前記Ｐ個のデータのうちいずれか１つと前記第１のパターンとを比較して、一致しているビットの個数が所定の個数よりも多いか否かを判断し、
   前記Ｑ個の第２比較部の各々は、前記Ｑ個のデータのうちいずれか１つと前記第２のパターンとを比較して、一致しているビットの個数が所定の個数よりも多いか否かを判断し、
   前記判定部は、前記Ｐ個の第１比較部のうちすべてにおいて一致しているビットの個数が所定の個数よりも多いと判断され、かつ、前記Ｑ個の第２比較部のうちすべてにおいて一致しているビットの個数が所定の個数よりも多いと判断されると、前記識別信号を検出したと判定する
   ことを特徴とするデータ検出装置。
5. 請求項１において、
   前記Ｐ個の第１比較部の各々は、前記Ｐ個のデータのうちいずれか１つと前記第１のパターンとを比較して、一致しているビットの個数が所定の個数よりも多いか否かを判断し、
   前記Ｑ個の第２比較部の各々は、前記Ｑ個のデータのうちいずれか１つと前記第２のパターンとを比較して、一致しているビットの個数が所定の個数よりも多いか否かを判断し、
   前記判定部は、一致しているビットの個数が所定の個数よりも少ないと判断した前記第１比較部の個数と一致しているビットの個数が所定の個数よりも少ないと判断した前記第２比較部の個数とが所定の個数よりも少なければ、前記識別信号を検出したと判定する
   ことを特徴とするデータ検出装置。
6. 請求項１において、
   前記判定部は、前記Ｐ個の第１比較部による比較結果と前記Ｑ個の第２比較部による比較結果とから得られた長さ（Ｐ＋Ｑ）のパターン（比較結果パターン）と第３のパターンとの比較結果に応じて、前記識別信号を検出したか否かを判定する
   ことを特徴とするデータ検出装置。
7. 請求項６において、
   前記パラレル入力データの誤り率を検出する誤り率検出部をさらに備え、
   前記判定部は、さらに、前記誤り率検出部によって検出された誤り率に応じて、前記比較結果パターンとの比較に用いる前記第３のパターンを変更する
   ことを特徴とするデータ検出装置。
8. 請求項１において、
   前記パラレル入力データの誤り率を検出する誤り率検出部をさらに備え、
   前記第１比較部は、さらに、前記誤り率検出部によって検出された誤り率に応じて、前記第１のパターンを変更し、
   前記第２比較部は、さらに、前記誤り率検出部によって検出された誤り率に応じて、前記第２のパターンを変更する
   ことを特徴とするデータ検出装置。
9. 請求項１において、
   入力した前記パラレル入力データと第３のパターンとを比較し、一致しているビットの個数が所定の個数よりも多ければ前記第１のパターンを当該パラレル入力データとして出力し、一致しているビットの個数が所定の個数よりも少なければ当該パラレル入力データを出力する第１誤り訂正部と、
   入力した前記パラレル入力データと第４のパターンとを比較し、一致しているビットの個数が所定の個数よりも多ければ前記第２のパターンを当該パラレル入力データとして出力し、一致しているビットの個数が所定の個数よりも少なければ当該パラレル入力データを出力する第２誤り訂正部とをさらに備え、
   前記Ｐ個の第１比較部の各々は、前記第１誤り訂正部を介して入力された前記パラレル入力データのうち連続した（Ｐ＋Ｑ）個のデータの先頭からＰ個のデータのうちいずれか１つと前記第１のパターンとを比較し、
   前記Ｑ個の第２比較部の各々は、前記第２誤り訂正部を介して入力された前記Ｐ個のデータに続くＱ個のデータのうちいずれか１つと前記第２のパターンとを比較する
   ことを特徴とするデータ検出装置。
10. 請求項９において、
    前記パラレル入力データの誤り率を検出する誤り率検出部をさらに備え、
    前記第１誤り訂正部および第２誤り訂正部は、前記誤り率検出部によって検出された誤り率に応じて、前記所定の個数を変更する
    ことを特徴とするデータ検出装置。
11. Ｋ個（Ｋは、自然数）の入力データの遅延差を補正する装置であって、
    前記Ｋ個の入力データに対応するＫ個の第１の識別信号検出部と、
    前記Ｋ個の入力データに対応するＫ個の遅延部と、
    前記Ｋ個の遅延部に対応するＫ個の第２の識別信号検出部と、
    スキュー判定部と、
    前記Ｋ個の入力データに対応するＫ個のスキュー補正部とを備え、
    前記Ｋ個の入力データの各々は、Ｎビット幅（Ｎは、自然数）のパラレル入力データであり、所定の規格に基づいた識別信号を含み、
    前記Ｋ個の第１の識別信号検出部の各々は、当該第１の識別信号検出部に対応する入力データの中から前記識別信号を検出し、
    前記Ｋ個の遅延部の各々は、当該遅延部に対応する入力データを遅延させ、
    前記Ｋ個の第２の識別信号検出部の各々は、当該第２の識別信号検出部に対応する遅延部によって遅延された入力データの中から前記識別信号を検出し、
    前記スキュー判定部は、前記Ｋ個の前記第１の識別信号検出部および前記Ｋ個の第２の識別信号検出部の各々が前記識別信号を検出するタイミングに基づいて、前記Ｋ個の入力データの間に存在する遅延差を判定し、
    前記Ｋ個のスキュー補正部の各々は、前記スキュー判定部によって判定された遅延差に応じて、当該スキュー補正部に対応する入力データの遅延量を調整し、
    前記第１および第２の識別信号検出部の各々は、
    Ｐ個（Ｐは自然数）の第１比較部と、
    Ｑ個（Ｑは自然数）の第２比較部と、
    判定部とを含み、
    前記Ｐ個の第１比較部の各々は、前記入力データのうち連続した（Ｐ＋Ｑ）個のデータの先頭からＰ個のデータのうちいずれか１つと第１のパターンとを比較し、
    前記Ｑ個の第２比較部の各々は、前記Ｐ個のデータに続くＱ個のデータのうちいずれか１つと第２のパターンとを比較し、
    前記判定部は、前記Ｐ個の第１比較部における比較結果と前記Ｑ個の第２比較部における比較結果とに応じて、前記識別信号を検出したか否かを判定する
    ことを特徴とする多チャンネルデータ検出装置。
12. Ｋ個（Ｋは、自然数）の入力データの遅延差を補正する装置であって、
    前記Ｋ個の入力データに対応するＫ個の識別信号検出部と、
    スキュー判定部と、
    前記Ｋ個の入力データに対応するＫ個のスキュー補正部とを備え、
    前記Ｋ個の入力データの各々は、Ｎビット幅（Ｎは自然数）のパラレル入力データであり、所定の規格に基づいた識別信号を含み、
    前記Ｋ個の識別信号検出部の各々は、当該識別信号検出部に対応する入力データの中から前記識別信号を検出し、
    前記スキュー判定部は、前記Ｋ個の識別信号検出部が前記識別信号を検出するタイミングに基づいて、前記Ｋ個の入力データの間に存在する遅延差を判定し、
    前記Ｋ個のスキュー補正部の各々は、前記スキュー判定部によって判定された遅延差に応じて、当該スキュー補正部に対応する入力データの遅延量を調整し、
    前記識別信号検出部の各々は、
    Ｐ個（Ｐは自然数）の第１比較部と、
    Ｑ個（Ｑは自然数）の第２比較部と、
    判定部とを含み、
    前記Ｐ個の第１比較部の各々は、前記入力データのうち連続した（Ｐ＋Ｑ）個のデータの先頭からＰ個のデータのうちいずれか１つと第１のパターンとを比較し、
    前記Ｑ個の第２比較部の各々は、前記Ｐ個のデータに続くＱ個のデータのうちいずれか１つと第２のパターンとを比較し、
    前記判定部は、前記Ｐ個の第１比較部における比較結果と前記Ｑ個の第２比較部における比較結果とに応じて、前記識別信号を検出したか否かを判定する
    ことを特徴とする多チャンネルデータ検出装置。

Images