KR100450320B1 - 디지털 티브이용 영상변환과 오류자동보정 장치 및 방법 - Google Patents

디지털 티브이용 영상변환과 오류자동보정 장치 및 방법 Download PDF

Info

Publication number
KR100450320B1
KR100450320B1 KR10-2002-0025851A KR20020025851A KR100450320B1 KR 100450320 B1 KR100450320 B1 KR 100450320B1 KR 20020025851 A KR20020025851 A KR 20020025851A KR 100450320 B1 KR100450320 B1 KR 100450320B1
Authority
KR
South Korea
Prior art keywords
digital
bit
image
error
video signal
Prior art date
Application number
KR10-2002-0025851A
Other languages
English (en)
Other versions
KR20030087474A (ko
Inventor
유동완
이형직
이전우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0025851A priority Critical patent/KR100450320B1/ko
Priority to US10/327,881 priority patent/US6999127B2/en
Publication of KR20030087474A publication Critical patent/KR20030087474A/ko
Application granted granted Critical
Publication of KR100450320B1 publication Critical patent/KR100450320B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving MPEG packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios

Abstract

본 발명은 영상변환과 오류자동보정에 관한 것으로, 특히 디지털 TV와 다른 RGB 포맷의 영상을 디스플레이시키는 TV, PC 등에 연결하여 영상신호를 DTV(Digital TV)용 영상신호(YPbPr)로 변환하며, 수신되는 영상신호에서 발생하는 오류를 자동으로 보정하여 화질을 향상시킬 수 있는 것이다.
본 발명은 RGB 영상데이터를 디지털 TV 형식으로 변환하고 변환된 상기 디지털 TV형식의 영상데이터로부터 패리티비트와 오류정보비트를 생성하여 하나의 영상신호로 재배열하는 영상수신 및 변환부, 영상수신 및 변환부로부터 상기 영상신호에서 발생하는 오류를 검출하고 보정하기 위한 영상신호를 제공하는 저장 및 영상제공부 및 저장 및 영상제공부에 저장된 영상신호를 수신하여 그 수신된 영상신호에 포함된 원본 영상데이터로부터 패리티비트와 오류정보비트를 재 생성한 후 영상수신 및 변화부에서 생성시킨 패리티비트와 오류정보비트를 각각 연산하는 것에 의해 오류를 검출하여 보정하고, 디지털 TV용 화면비율로 보간하여 출력하는 오류보정 및 출력부를 통해 디지털 TV에 적합한 영상으로 보정한다.

Description

디지털 티브이용 영상변환과 오류자동보정 장치 및 방법 {Method/Module of Digital TV image signal processing with Auto Error Correction}
본 발명은 영상변환과 오류자동보정에 관한 것으로, 특히 디지털 TV와 다른 RGB 포맷의 영상을 디스플레이시키는 TV, PC 등에 연결하여 영상신호를 DTV(Digital TV)용 영상신호(YPbPr)로 변환하며, 수신되는 영상신호에서 발생하는 오류를 자동으로 보정하여 화질을 향상시킬 수 있는 디지털 TV용 영상변환과 오류자동보정 장치 및 방법에 관한 것이다.
일반적인 홈 오토메이션과 홈 씨어터 등은 서비스가 독립적인 형태로 제공되는 것으로 다른 디스플레이 기기와의 호환은 없는 실정이다. 그러나 인터넷이 폭발적으로 활성화됨에 따라 고속인터넷망의 보급이 증가하여 다른 디스플레이 기기도 인터넷 서비스와 연계시키려는 시도가 보편화 되고있다. 그러므로 디지탈TV, 인터넷, 홈 네트워크, 오토메이션기능이 통합된 홈서버와 같은 시스템에서는 디지탈TV신호와 일반 그래픽신호의 통합이 필요하다. 영상데이터는 고속이며 시분할적으로 입출력되므로 에러검출 시 재전송을 요구하기가 쉽지 않다. 수신 또는 송신되는 영상신호에 오류가 있는지 여부를 판단하는 것을 패리티 체크(parity ckeck)라 한다. 패리티 체크는 영상신호의 저장과 전송의 정확성을 유지하기 위하여 패리티 비트를 이용하여 오류를 체크하고 보정하는 것이다.
선행특허 등록번호 특 10-0196927호 "디지털영상신호 기록/재생장치의 오류정정방법" 은 PO 코드워드에 대하여 오류정정동작을 먼저 수행한 후, PI 코드워드에 대하여 오류정정동작을 수행하도록 함으로써, 동일한 시간 내에 보다 많은데이터의 오류를 정정함과 동시에, 하나의 ECC블럭 데이터를 오류정정하는데 소요되는 시간을 감소시킬 수 있는 것이다. 또한, 동일한 시간 내에 보다 많은 데이터의 오류를 정정할 수 있음으로 해서, 데이터의 처리속도를 향상시킬 수 있다. 그러나 선행특허는 신호변환에 대한 고려가 없는 문제점이 있다.
선행특허 등록번호 특 10-0262102호 "데이터 수신장치"는 데이터가 복조기에 연속 접속되어 있는 이진 출력신호에 의해 표시되고, 각 데이터는 정보어와 테스트어로 이루어지며 전파를 통해 특히 다른 정보와 함께 전송되는 데이터의 수신을 위한 장치에 관한 것으로서, 신뢰성어로부터 형성된 적어도 두 신드롬의 조합이 패리티 테스트 매트릭스의 한 행값을 가질 때 오류보정이 수행되지 아니한다. 선행특허는 전파를 통해 특히 다른 정보와 함께 전송되는 데이터의 수신을 위한 장치에 관한 적으로서, 신뢰성어로부터 형성된 적어도 두 신드롬의 조합이 패리티 테스트 매트릭스의 한 행값을 가질 때 오류보정이 수행되지 아니한다.
선행특허 등록번호 특 10-0283145호 "디지털 기록 및 재생장치의 오류 수정방법"은 재생시 더미데이터를 제거하지 않고 오류수정에 이용할 수 있는 디지털 기록 및 재생장치의 오류수정방법을 제공하는 것에 관한 것이다.
상술한 바와 같이, 선행특허는 신호변환에 대한 고려가 없는 문제점이 있다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 영상신호의 통합을 위하여 일반 TV나 PC 등에서 사용되는 RGB 그래픽신호를 디지털TV에 적합한 영상신호인 YPbPr로 변환하고 오류를 자동으로 보정할 수 있는 것으로, 그래픽 모듈로부터 24비트의 RGB 영상데이터를 수신하면, YPbPr형식으로 변환하고, 24비트의 영상데이터와 5비트의 패리티비트 3비트의 오류정보비트로 재배열하는 영상수신 및 변환부(20), 변환된 32비트의 영상신호를 저장하고, 오류검출 및 보정시에 저장된 영상신호를 제공하는 저장 및 영상제공부(40), 수신된 영상신호에 오류가 있는지를 체크하고 자동으로 오류를 보정하며 디지털 TV의 형식에 맞도록 변환하여 제공하는 오류보정 및 출력부(60)로 구비되어 디지털 TV에 적합한 영상신호로의 변환과, 변환시에 발생하는 에러의 검출 및 보정을 메모리 여분의 8비트를 가지고 자동오류보정을 행하여 향상된 화질을 제공할 수 있는 것이다.
또한, 본 발명의 자동오류보정 방법은 잘못된 보정을 막기 위하여 더블에러(double error), 트리플 에러(triple error) 또는 그 이상의 에러를 감지할 수 있으며, 32비트 길이의 메모리에 영상데이터 24비트를 제외한 나머지 8비트를 사용하여 오류의 검출 및 보정을 하므로 부가적인 메모리를 요하지 않는 디지털 TV용 영상 변환과 오류자동보정 장치 및 방법을 그 목적으로 한다.
도 1은 본 발명의 디지털 티브이용 영상변환과 오류자동보정 장치의 구성도.
도 2는 본 발명에 따른 32비트의 영상신호를 테이블로 나타낸 도면.
도 3은 본 발명에 따른 패리티비트를 계산하는 것을 도시한 도면.
도 4는 본 발명에 따른 오류정보 비트를 계산하는 것을 도시한 도면.
도 5는 본 발명의 오류를 검출한 결과값을 테이블로 도시한 도면.
도 6은 본 발명의 디지털 티브이용 영상변환과 오류자동보정 방법의 순서도.
< 도면의 주요부분에 대한 부호의 설명 >
20 : 영상수신 및 변환부 22 : 패리티비트생성 및 데이터정렬모듈기
24 : 디지털 영상신호변환기 26 : 그래픽 어드레스 생성기
28, 62 : FIFO모듈 40 : 저장 및 영상제공부
60 : 오류보정 및 출력부 64 : 패리티비트 생성기
66 : 오류비트검출 보정모듈기 72 : 보간처리모듈기
상술한 바와 같은 목적을 달성하기 위한 본 발명은 RGB 영상데이터를 디지털 TV 형식으로 변환하고 변환된 상기 디지털 TV형식의 영상데이터로부터 패리티비트와 오류정보비트를 생성하여 하나의 영상신호로 재배열하는 영상수신 및 변환부; 상기 패리티비트와 오류정보비트를 생성하여 재배열시킨 영상신호를 상기 영상수신 및 변환부로부터 수신하여 메모리 뱅크에 저장하고 상기 영상신호에서 발생하는 오류를 검출하고 보정하기 위한 상기 영상신호를 제공하는 저장 및 영상제공부; 및 상기 저장 및 영상제공부에 저장된 상기 영상신호를 수신하여 그 수신된 영상신호에 포함된 원본 영상데이터로부터 패리티비트와 오류정보비트를 재 생성한 후 상기 영상수신 및 변화부에서 생성시킨 패리티비트와 오류정보비트를 각각 연산하는 것에 의해 오류를 검출하여 보정하여 디지털 TV용 화면비율로 보간하여 출력하는 오류보정 및 출력부;를 포함한다.
또한, 본 발명의 영상수신 및 변환부는 입력되는 RGB 영상데이터를 매트릭스 변환하여 디지털 TV형식에 맞는 YPbPr 영상데이터로 변환시키는 디지털 영상신호 변환기; 디지털 영상신호 변환기로부터 영상데이터를 수신하면 영상데이터를 연산하여 패리티비트를 생성하며, 영상데이터와 패리티비트를 연산하여 오류정보비트를 생성하여 하나의 영상신호로 재배열하는 패리티비트 생성 및 데이터정렬모듈기; 영상신호를 메모리에 저장할 수 있는 어드레스를 생성하는 그래픽 어드레스 생성기; 를 포함한다.
또한, 본 발명의 오류보정 및 출력부는 상기 영상신호를 수신하기 위한 인터페이스를 하는 FIFO모듈; FIFO모듈로부터 영상신호를 수신하여 그 중에서 영상데이터로부터 다시 소정의 패리티비트'와 오류정보비트'를 생성하는 패리티비트 생성기; 패리티비트 생성기에서 생성한 패리티비트'와 오류정보비트'와 영상수신 및 변환부에서 생성한 패리티비트와 오류정보비트를 연산하여 영상신호의 오류를 보정하는 오류비트검출 보정모듈기; 오류비트검출 보정모듈기로부터 보정된 영상신호를 수신하여 디지털 TV의 화면비율에 맞도록 변환하는 보간처리모듈기; 오류가 보정된 영상신호를 디지털 TV에 출력하기 위해 자체로 어드레스를 생성하는 디지털 TV 어드레스 생성기; 디지털 TV에 출력하기 위한 동기신호를 생성하는 싱크생성기; 를 포함한다.
또한, 본 발명은 RGB 형식의 영상데이터를 수신하여 매트릭스 변환하여 디지털 TV의 포맷인 YPbPr 형식으로 상기 영상데이터를 변환하는 1단계; 영상데이터로부터 패리티비트와 오류정보비트를 생성하고 저장하는 2단계; 메모리 제어기를 통하여 저장된 영상신호를 읽어오는 3단계; 영상신호의 영상데이터로부터 패리티비트'와 오류정보비트'를 다시 생성하는 4단계; 2단계에서 생성한 패리티비트와 오류정보비트를 4단계에서 생성한 패리티비트'와 오류정보비트'를 연산하여 패리티 값을 구하여 해당비트의 에러를 정정하는 5단계; 5단계에서 오류가 정정된 영상신호를 디지털 TV로 출력하는 6단계;를 포함한다.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
본 발명은 디지털 TV의 셋탑박스에서 일반 TV의 그래픽 신호를 디지털 TV의 신호로 변환할때, 또는 디지털 TV와 인터넷을 동시에 할 수 있는 인터넷 TV에서 인터넷으로 제공되는 영상을 디지털 TV에서 볼 수 있도록 변환할 때, 또는 RGB 영상포맷을 디스플레이하는 기기 등과 연결하여 디지털 TV의 YPbPr 형식으로 변환이 필요한 경우에 영상신호의 변환과 자동으로 오류를 보정하여 화질을 개선할 수 있는 것이다.
도 1은 디지털 TV용 영상 변환과 오류자동보정 장치의 구성도를 도시한 것이다.
구성은 그래픽 칩 또는 일반적인 컴퓨터에서 모니터로 연결되는 그래픽 모듈로부터 24비트의 RGB 영상데이터를 수신하여 YPbPr 형식으로 변환하고, 32비트의 영상신호로 재배열하는 영상수신 및 변환부(20), YPbPr 형식으로 변환된 영상신호를 저장하고, 오류검출 및 보정시에 저장된 영상신호를 제공하는 저장 및 영상제공부(40), 수신된 영상신호에 오류가 있는지를 체크하고, 자동으로 오류를 보정하며, 디지털 TV의 화면비율에 맞도록 변환하여 제공하는 오류보정 및 출력부(60)로 이루어진다.
영상수신 및 변환부(20)는 그래픽칩 또는 일반적인 컴퓨터에서 모니터로 연결되는 그래픽모듈에서 나오는 24비트의 디지털 영상데이터(RGB)를 디지털 TV시스템을 위한 디지털 YPbPr신호로 변환하는 디지털 영상신호변환기(24), YPbPr 형식으로 변환된 24비트의 영상데이터로부터 오류감지를 위한 5비트의 패리티비트의 생성 및 보정을 위한 3비트의 오류정보 비트를 생성하여 재배열하는 패리티 비트 생성 및 데이터 정렬처리 모듈기(22)와, 디지털 그래픽 영상신호를 메모리모듈에 저장하기 위한 그래픽 어드레스 생성기(26), 변환 및 재배열된 영상신호를 메모리에 저장하기 위한 인터페이스인 FIFO모듈(28)로 이루어진다.
저장 및 영상제공부(40)는 디지털 그래픽 영상신호를 저장하기 위한 메모리 제어기(42), 저장 및 출력 등의 입력되는 신호 중에서 하나의 신호를 선택하여 동작시킬 수 있도록 중재하는 신호중재기(44), 영상신호를 저장 제공하기 위한 메모리 뱅크 1, 2(46, 48), 저장된 영상신호를 오류체크 및 자동 보정을 위하여 메모리를 제어하여 영상신호를 읽어오는 메모리 제어기(50)로 이루어진다.
오류보정 및 출력부(60)는 저장된 영상신호를 읽어오기 위한 FIFO모듈(62),32비트의 영상신호 중에서 24비트의 원 영상데이터로부터 5비트의 패리티비트와 3비트의 오류정보비트를 재생성하는 패리티비트 생성기(64), 영상수신 및 변환부(20)에서 미리 생성한 패리티비트와 오류정보비트, 그리고 패리티비트 생성기(64)에서 다시 생성한 패리티비트와 오류정보비트를 사용하여 영상신호의 에러를 검출하고 자동으로 보정하는 오류비트검출보정모듈기(66), 에러가 보정된 영상신호를 디지털 TV 영상으로 출력하기 위한 어드레스를 생성하는 DTV 어드레스 생성기(68), 디지털 TV 영상으로 출력하기 위한 동기신호를 발생하는 DTV 싱크생성기(70), 수신된 영상신호의 비율을 16 : 9로 조정하여 디지털 TV에 디스플레이될 수 있도록 하는 보간처리모듈기(72)로 이루어진다.
본 발명에 따른 디지털 TV용 영상변환과 오류자동보정 장치의 동작을 설명하면 다음과 같다.
먼저, 디지털 영상신호변환기(24)는 일반 TV의 그래픽칩 또는 컴퓨터에서 모니터로 연결되는 그래픽 모듈에서 나오는 24비트의 디지털 영상데이터(RGB)가 입력되면 1:1 매트릭스 변환하여 디지털 TV시스템을 위한 디지털 YPbPr신호로 변환하며, 패리티비트생성 및 데이터정렬처리 모듈기(22)에서는 YPbPr신호로 변환된 24비트의 영상데이터와 5비트의 패리티비트와 3비트의 오류정보비트를 생성하여 재배열을 한다.
이 때 그래픽 어드레스 생성기(26)는 싱크신호를 받아서 저장을 위한 어드레스를 생성한다.
변환 및 재배열된 32비트의 영상신호는 FIFO 모듈(28)과 메모리제어기(42)를통하여 32비트의 메모리 뱅크1, 2(46, 48)에 저장된다. 한편, 신호중재기(44)는 입력되는 제어신호에서 하나의 신호를 실행시키는 기능을 한다.
다음에 메모리 뱅크1, 2(46, 48)에 저장된 32비트의 영상신호를 읽어와 오류검출 및 보정을 하는 것으로, 메모리 제어기(50)와 FIFO모듈(62)을 통하여 저장된 32비트의 영상신호를 읽어온다. 읽어온 32비트의 영상신호 중에서 24비트의 영상데이터로부터 패리티비트 생성기(64)에서 5비트의 패리티비트와 3비트의 오류정보 비트를 다시 생성한다. 패리티비트와 오류정보비트를 다시 생성하는 이유는 전송중에 발생하는 오류를 다시 체크하고 정정하기 위한 것이다.
오류비트검출보정모듈기(66)에서는 패리티비트생성 및 데이터정렬 모듈기(22)에서 생성하여 메모리 뱅크 1, 2(46,48)에 저장된 패리티비트, 오류정보비트와, 패리티비트 생성기(64)에서 다시 생성한 패리티 비트, 오류정보비트를 XOR 게이트를 통과시켜 오류의 검출 및 보정을 수행한다.
오류비트검출보정모듈기(66)에서 보정되어 출력된 영상신호는 보간처리모듈기(72)로 송신되며, 보간처리모듈기(72)에서는 디지털 TV에 맞는 16 : 9 화면비로 바꾸기 위하여 보간 프로세싱을 하며, DTV 어드레스 생성기(68)는 에러가 보정된 영상신호를 디지털 TV 영상으로 출력하기 위한 어드레스를 생성하고, DTV 싱크생성기(70)는 디지털 TV 영상으로 출력하기 위한 동기신호를 발생하여 디지털 TV로 송신하여 화면에 디스플레이하는 것이다.
한편, 도 2는 본 발명의 영상신호의 구성을 나타낸 것이다.
도 2(a)는 32비트의 영상신호를 구성하는 24비트의 영상데이터인 그래픽 데이터비트(D0~D23), 5비트의 패리티비트(P0~P4), 3비트의 오류정보 비트(N0~N3)로 총 32비트이다.
도 2(b)는 32비트의 영상신호가 메모리 뱅크 1, 2(46, 48)에 저장되는 것을 테이블로 보인 것이다.
한편, 본 발명에 따른 패리티비트 생성 및 데이터 정렬모듈기(22)에서 입력되는 24비트의 영상데이터에서 패리티비트를 생성하는 것은 XOR 게이트를 사용하여 생성하는 것으로 도 3에 도시된 바와 같다. 패리티비트는 5비트이며 P0~P4로 나타내기로 한다.
예로 P0의 패리티비트의 생성은 24비트의 영상데이터를 아래와 같이 XOR하여 구하는 것으로, P0=XOR(Data0, Data1, Data3, Data4, Data6, Data8, Data10, Data11, Data13, Data15, Data17, Data19, Data21, Data23)을 계산하여 패리티 비트를 생성한다. 나머지 P1에서 P4를 구하는 것은 아래와 같다.
P1 = XOR(Data0, Data2, Data3, Data5, Data6, Data9, Data10, Data12, Data13, Data16, Data17, Data20, Data21)
P2 = XOR(Data1, Data2, Data3, Data7, Data8, Data9, Data10, Data14, Data15, Data16, Data17, Data22, Data23)
P3 = XOR(Data4, Data5, Data6, Data7, Data8, Data9, Data10, Data18, Data19, Data20, Data21, Data22, Data23)
P4 = XOR(Data11, Data12, Data13, Data14, Data15, Data16, Data17, Data18, Data19, Data20, Data21, Data22, Data23)
상술한 바와 같이 패리티비트생성 및 데이터정렬 모듈기(22)에서 24비트의 영상데이터를 수신하면 XOR 게이트로 P0, P1, P2, P3, P4를 계산하여 패리티비트를 생성하는 것이다.
또한, 도 4에 도시된 바와 같이, 패리티비트생성 및 데이터정렬 모듈기(22)에서는 다시 24비트의 영상데이터와 5비트의 패리티비트를 XOR하여 3비트의 오류정보비트를 계산하는 것으로, N0~N3으로 나타내기로 한다.
N0 = XOR (Data23, Data22, Data21, Data20, Data19, Data18)
N1 = XOR(Data17, Data16, Data15, Data14, Data13, Data12, Data11, Data10, Data9)
N2 = XOR(Data8, Data7, Data6, Data5, Data4, Data3, Data2, Data1, Data0, P4, P3, P2, P1, P0)
영상데이터 24비트와 패리티비트 5비트를 XOR게이트에 통과시켜 3비트의 오류정보비트를 계산한다.
상술한 바와 같이 본 발명의 패리티비트생성 및 데이터정렬 모듈기(22)에서는 24비트의 영상데이터를 수신하면, 5비트의 패리티비트를 생성하고, 다시 3비트의 오류정보비트를 계산하여 메모리뱅크 1, 2(46, 48)에 저장시키는 것이다.
한편, 본 발명의 패리티비트 생성기(64)에서는 메모리 뱅크1, 2(46, 48)에 저장된 32비트의 영상신호를 수신하여 원본 영상데이터에 해당하는 24비트로 상술한 패리티비트생성 및 데이터정렬 모듈기(22)에서 생성한 패리티비트와 오류정보비트를 다시 생성하는 것이다. 패리티비트 생성기(64)에서 생성한 패리티비트는P0'~P4'로 나타내기로 하며, 오류정보비트는 N0'~N2'로 나타내기로 한다. 즉, 패리티비트 생성기(64)에서도 24비트의 원 영상데이터를 사용하여 5비트의 패리티비트 P0'~P4'와 3비트의 오류정보비트는 N0'~N2'를 다시 계산하는 것이다. 그 이유는 영상데이터의 송수신중에 발생할 수 있는 오류를 검출하고 정정하기 위한 것이다.
오류의 정정 단계로 오류비트검출보정모듈기(66)에서는 패리티비트생성 및 데이터정렬 모듈기(22)에서 계산한 패리티비트 P0~P4, 오류정보비트 N0~N2, 패리티비트 생성기(64)에서 원 영상데이터에 대하여 다시 계산한 패리티비트 P0'~P4'와 오류정보비트 N0'~N2' 를 XOR하여 패리티 값을 구하여 에러가 발생한 해당비트의 오류를 정정하는 것이다.
계산방식은 먼저 S0 = XOR(P0, P0'), S1 = XOR(P1, P1'), S2 = XOR(P2, P2'), S3 = XOR(P3, P3'), S4 = XOR(P4, P4')를 계산하여 표에 도시된 패리티 값을 구한다.
계산된 패리티 비트의 값으로 오류가 발생한 해당비트를 수정하는 것이다.
다음에 SS0 = XOR(N0, N0'), SS1 = XOR(N1, N1'), SS2 = XOR(N2, N2')를 계산하는 것으로, 더블에러, 트리플 에러와 그 이상의 에러를 감지할 수 있는 것이다. 더블에러, 트리플에러와 그 이상의 에러는 수정하지 않고 그대로 출력하는 것으로 잘못된 보정으로 인한 화질의 저하를 막기 위한 것이다. 이유는 많은 에러가 발생한 영상데이터를 수정하지 않는 것이 화질이 오히려 더 좋기 때문이다.
도 5는 본 발명에 따른 24비트의 영상데이터로부터 패리티비트와 오류정보비트로 에러를 감지한 것을 테이블로 도시한 것이며, 특히 더블, 트리플에러를 발생한 곳은 보정을 하지 않도록 하여 잘못된 보정으로 인한 화질의 저하를 막는 것이다.
한편, 도 6은 본 발명에 따른 디지털 영상데이터(RGB)를 디지털 YPbPr신호로 변환하고, 영상신호의 오류검출 및 보정을 하여 화질을 향상시키는 동작 순서도이다.
먼저 디지털 그래픽데이터(RGB)를 수신하면 디지털 영상신호 변환기(24)에서 포맷을 디지털 YPbPr신호로 변환하고, 패리티비트생성 및 데이터정렬 모듈기(22)에서 24비트의 영상데이터로부터 XOR 게이트를 사용하여 5비트의 패리티비트 P0~P4를 생성하고, 다시 3비트의 오류정보비트 N0~N2를 계산한다(스텝 S80, S82, S84).
이 때 그래픽어드레스 생성기(26)는 싱크신호를 받아서 저장을 위한 어드레스를 생성한다.
변환 및 재배열된 32비트의 영상신호는 FIFO 모듈(28)과 메모리 제어기(42)를 통하여 32비트의 메모리 뱅크1, 2(46, 48)에 저장된다(스텝 S86).
다음에 메모리 제어기(50)와 FIFO모듈(62)을 통하여 저장된 32비트의 영상신호를 읽어온다. 그 중에서 24비트의 영상데이터에 XOR 게이트를 사용하여 다시 5비트의 패리티비트 P0'-P4'를 생성하고, 3비트의 오류정보비트 N0'~N2'를 생성한다.
오류의 정정 단계로 오류비트검출보정모듈기(66)에서는 패리티비트생성 및 데이터정렬 모듈기(24)에서 계산한 패리티비트 P0~P4, 오류정보비트 N0~N2와 패리티비트 생성기(64)에서 원 영상데이터에 대하여 다시 생성한 패리티비트 P0'~P4'와 오류정보비트 N0'~N2' 를 XOR하여 패리티 값을 구하는 것이다.
먼저 S0 = XOR(P0, P0'), S1 = XOR(P1, P1'), S2 = XOR(P2, P2'), S3 = XOR(P3, P3'), S4 = XOR(P4, P4')를 계산하여 표에 도시된 패리티 값(parity value)을 구한다.
계산된 패리티 비트의 값으로 오류가 발생한 해당비트를 수정하는 것이다(스텝 S88). 이 때 에러가 많이 발생한 해당비트는 수정하지 않고 그대로 출력하며, 그 이유는 상술한 바와 같이 잘못된 보정으로 인한 화질의 저하를 막는 것이다.
오류비트검출보정모듈기(66)에서 수정된 영상신호는 보간처리모듈기(72)로 송신되며, 보간처리모듈기(72)에서는 4 : 3 화면비율을 디지털 TV용 화면비인 16 : 9로 바꾸기 위하여 보간 프로세싱을 하며, DTV 어드레스 생성기(68)는 자체적으로 에러가 보정된 영상신호를 디지털 TV 영상으로 출력하기 위한 어드레스를 생성하고, DTV 싱크생성기(70)에서 디지털 TV 영상으로 출력하기 위한 동기신호를 발생하여 디지털 TV로 송신하여 화면에 디스플레이하는 것이다(스텝 S90, S92, S94).
본 발명에서 영상데이터는 24비트의 영상을 의미하며, 영상신호는 32비트로 24비트의 영상데이터와 5비트의 패리티비트와 3비트의 오류정보비트를 포함한 것이다.
이상과 같이, 본 발명은 디지털 TV의 셋탑박스에서 일반 TV의 그래픽 신호를 디지털 TV의 영상신호로 변환할때, 또는 디지털 TV와 인터넷을 동시에 할 수 있는 인터넷 TV에서 인터넷으로 제공되는 영상을 디지털 TV에서 볼 수 있도록 변환할 때, 또는 RGB 영상포맷을 가지는 PC, DVD 등을 하나로 통일하기 위해 신호변환이필요한 경우에 영상신호의 변환과 자동으로 영상신호의 오류를 보정할 수 있는 것이다.
따라서, 본 발명은 영상변환과 화질을 향상시킬 수 있는 것으로 영상신호의 자동오류보정 시에는 더블에러, 트리플에러, 또는 그 이상의 에러를 감지하며, 해당비트에서 많은 에러가 동시에 발생시에는 보정을 하지않고 출력하도록 하여 잘못된 보정으로 인한 화질의 저하를 막을 수 있는 효과가 있다.

Claims (9)

  1. RGB 영상데이터를 디지털 TV 형식으로 변환하고 변환된 상기 디지털 TV형식의 영상데이터로부터 패리티비트와 오류정보비트를 생성하여 하나의 영상신호로 재배열하는 영상수신 및 변환부;
    상기 패리티비트와 오류정보비트를 생성하여 재배열시킨 영상신호를 상기 영상수신 및 변환부로부터 수신하여 메모리 뱅크에 저장하고 상기 영상신호에서 발생하는 오류를 검출하고 보정하기 위한 상기 영상신호를 제공하는 저장 및 영상제공부; 및
    상기 저장 및 영상제공부에 저장된 상기 영상신호를 수신하여 그 수신된 영상신호에 포함된 원본 영상데이터로부터 패리티비트와 오류정보비트를 재 생성한 후 상기 영상수신 및 변화부에서 생성시킨 패리티비트와 오류정보비트를 각각 연산하는 것에 의해 오류를 검출하여 보정하고, 디지털 TV용 화면비율로 보간하여 출력하는 오류보정 및 출력부;를 포함하는 것을 특징으로 하는 디지털 티브이용 영상변환과 오류자동보정 장치.
  2. 제 1항에 있어서,
    상기 영상수신 및 변환부는
    입력되는 RGB 영상데이터를 매트릭스 변환하여 디지털 TV형식에 맞는 YPbPr 영상데이터로 변환시키는 디지털 영상신호 변환기;
    상기 디지털 영상신호 변환기로부터 상기 영상데이터를 수신하면 상기 영상데이터를 연산하여 패리티비트를 생성하며, 상기 영상데이터와 상기 패리티비트를연산하여 오류정보비트를 생성하여 하나의 영상신호로 재배열하는 패리티비트 생성 및 데이터정렬모듈기;
    상기 영상신호를 메모리에 저장할 수 있는 어드레스를 생성하는 그래픽 어드레스 생성기; 를 포함하는 것을 특징으로 하는 디지털 티브이용 영상변환과 오류자동보정 장치.
  3. 제 1항에 있어서,
    상기 저장 및 영상제공부는,
    상기 영상신호를 저장 및 츨력을 제어하는 메모리 제어기;
    상기 영상신호를 저장하고 입력되는 신호에 따라 상기 영상신호를 제공하는 메모리 뱅크;
    제어신호를 수신하면 다수의 신호중에서 하나의 신호를 선택하여 동작시키는 신호중재기; 를 포함하는 것을 특징으로 하는 디지털 티브이용 영상변환과 오류자동보정 장치.
  4. 제 1항에 있어서,
    상기 오류보정 및 출력부는,
    상기 영상신호를 수신하기 위한 인터페이스를 하는 FIFO모듈;
    상기 FIFO모듈로부터 영상신호를 수신하여 그 중에서 상기 영상데이터로부터 다시 패리티비트'와 오류정보비트'를 생성하는 패리티비트 생성기;
    상기 패리티비트 생성기에서 생성한 패리티비트'와 오류정보비트'와 상기 영상수신 및 변환부에서 생성한 패리티비트와 오류정보비트를 연산하여 상기 영상신호의 오류를 보정하는 오류비트검출보정모듈기;
    상기 오류비트검출 보정모듈기로부터 보정된 영상신호를 수신하여 디지털 TV의 화면비율에 맞도록 변환하는 보간처리모듈기;
    오류가 보정된 영상신호를 디지털 TV에 출력하기 위해 자체로 어드레스를 생성하는 디지털 TV 어드레스 생성기;
    상기 디지털 TV에 출력하기 위한 동기신호를 생성하는 싱크생성기; 를 포함하는 것을 특징으로 하는 디지털 티브이용 영상변환과 오류자동보정 장치.
  5. 제 4항에 있어서,
    상기 오류비트검출보정모듈기는,
    상기 영상수신 및 변환부에서 생성한 패리티비트와 상기 패리티비트 생성기에서 생성한 상기 패리티비트'를 연산하여 패리티 값을 구하여, 상기 패리티 값에 따라 오류가 발생한 영상데이터의 해당비트를 수정하며;
    상기 영상수신 및 변환부에서 생성한 오류정보비트와 상기 패리티비트 생성기에서 생성한 오류정보비트'를 연산하여 많은 에러가 발생한 해당비트를 감지하는것을 특징으로 하는 디지털 티브이용 영상변환과 오류자동보정 장치.
  6. RGB 형식의 영상데이터를 수신하여 매트릭스 변환하여 디지털 TV의 포맷인 YPbPr 형식으로 상기 영상데이터를 변환하는 1단계;
    상기 영상데이터로부터 패리티비트와 오류정보비트를 생성하고 저장하는 2단계;
    메모리 제어기를 통하여 저장된 상기 영상신호를 읽어오는 3단계;
    상기 영상신호의 상기 영상데이터로부터 패리티비트'와 오류정보비트'를 다시 생성하는 4단계;
    상기 2단계에서 생성한 패리티비트와 오류정보비트를 상기 4단계에서 생성한 패리티비트'와 오류정보비트'를 연산하여 패리티 값을 구하여 해당비트의 에러를 정정하는 5단계;
    상기 5단계에서 오류가 정정된 영상신호를 디지털 TV로 출력하는 6단계;를 포함하는 것을 특징으로 하는 디지털 티브이용 영상변환과 오류자동보정 방법.
  7. 제 6항에 있어서,
    상기 영상데이터로부터 패리티비트와 오류정보비트를 생성하고 저장하는 2단계는,
    상기 영상데이터를 연산하여 패리티비트를 생성하는 단계;
    상기 영상데이터와 상기 패리티비트를 다시 연산하여 오류정보비트를 생성하는 단계;
    상기 영상데이터, 패리티비트, 상기 오류정보비트를 메모리 제어기를 통하여 메모리 뱅크에 저장시키는 단계; 를 포함하는 것을 특징으로 하는 디지털 티브이용 영상변환과 오류자동보정 방법.
  8. 제 6항에 있어서,
    상기 영상신호의 상기 영상데이터로부터 패리티비트'와 오류정보비트'를 다시 생성하는 4단계는,
    상기 영상데이터를 연산하여 패리티비트'를 생성하는 단계;
    상기 영상데이터와 상기 패리티비트'를 다시 연산하여 오류정보비트'를 생성하는 단계; 를 포함하는 것을 특징으로 하는 디지털 티브이용 영상변환과 오류자동보정 방법.
  9. 제 6항에 있어서,
    상기 오류가 정정된 영상신호를 디지털 TV로 출력하는 6단계는,
    상기 영상신호를 디지털 TV용 화면비율로 보간하는 단계:
    디지털 TV에 출력하기 위한 어드레스와 싱크신호를 생성하는 단계; 를 포함하는 것을 특징으로 하는 디지털 티브이용 영상변환과 오류자동보정 방법.
KR10-2002-0025851A 2002-05-10 2002-05-10 디지털 티브이용 영상변환과 오류자동보정 장치 및 방법 KR100450320B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0025851A KR100450320B1 (ko) 2002-05-10 2002-05-10 디지털 티브이용 영상변환과 오류자동보정 장치 및 방법
US10/327,881 US6999127B2 (en) 2002-05-10 2002-12-26 Apparatus and method for image conversion and automatic error correction for digital television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0025851A KR100450320B1 (ko) 2002-05-10 2002-05-10 디지털 티브이용 영상변환과 오류자동보정 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030087474A KR20030087474A (ko) 2003-11-14
KR100450320B1 true KR100450320B1 (ko) 2004-10-01

Family

ID=29398501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0025851A KR100450320B1 (ko) 2002-05-10 2002-05-10 디지털 티브이용 영상변환과 오류자동보정 장치 및 방법

Country Status (2)

Country Link
US (1) US6999127B2 (ko)
KR (1) KR100450320B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227493B1 (ko) 2006-03-27 2013-02-07 엘지전자 주식회사 오류 정정을 위한 디지털 방송 수신 장치 및 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589789B2 (en) * 1999-05-08 2009-09-15 Lg Electronics Inc. Video converting device and method for digital TV
KR100629503B1 (ko) * 2004-12-20 2006-09-28 삼성전자주식회사 규격호환기능을 구비한 영상표시장치 및 그 방법
KR100710370B1 (ko) * 2005-01-31 2007-04-23 엘지전자 주식회사 디지털 수신기의 메뉴 화면 제공 방법 및 장치
US7376878B2 (en) * 2005-07-28 2008-05-20 Microsoft Corporation Compensating for errors received in a signal
US8130081B2 (en) * 2008-02-21 2012-03-06 The Boeing Company Data management for intermittently connected sensors
US9461760B2 (en) * 2008-10-29 2016-10-04 At&T Intellectual Property I, L.P. Remediation of television signals using a network back-channel
JP2011087124A (ja) * 2009-10-15 2011-04-28 Panasonic Corp デジタル放送受信装置
CN102843574A (zh) * 2012-09-20 2012-12-26 无锡莱吉特信息科技有限公司 一种电视机故障检测电路
KR101999288B1 (ko) * 2014-07-15 2019-07-11 에스케이하이닉스 주식회사 메모리 데이터의 에러 보정 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0647067A1 (en) * 1993-10-05 1995-04-05 Matsushita Electric Industrial Co., Ltd. Error correction for digital video data
KR19990032073A (ko) * 1997-10-16 1999-05-06 구자홍 디지털 티브이의 에러 정정 장치
KR19990076378A (ko) * 1998-03-31 1999-10-15 윤종용 디지털 tv의 비디오신호 입출력장치
KR20000060554A (ko) * 1999-03-17 2000-10-16 윤종용 디지털 텔레비젼의 외부 영상 소스 기기 접속 장치
KR20010090261A (ko) * 2000-03-24 2001-10-18 구자홍 포맷 변환 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117458A (en) * 1977-03-04 1978-09-26 Grumman Aerospace Corporation High speed double error correction plus triple error detection system
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
DE69216436T2 (de) * 1991-01-29 1997-05-15 Canon Kk Bildsignalkodierungsgerät
US5289277A (en) 1992-11-05 1994-02-22 Zenith Electronics Corp. High definition television signal format converter
US5442400A (en) * 1993-04-29 1995-08-15 Rca Thomson Licensing Corporation Error concealment apparatus for MPEG-like video data
US5530484A (en) * 1995-05-19 1996-06-25 Thomson Multimedia S.A Image scanning format converter suitable for a high definition television system
KR100196927B1 (ko) 1996-11-08 1999-06-15 윤종용 디지털 영상신호 기록/재생장치의 오류정정방법
KR100233460B1 (ko) * 1997-01-11 1999-12-01 윤종용 정지화상 전송장치
US20020118296A1 (en) * 1999-05-06 2002-08-29 Schwab Barry H. Integrated multi-format audio/video production system
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
KR100435257B1 (ko) * 1997-08-07 2004-07-16 삼성전자주식회사 영상신호 처리 시스템에서의 이미지 포맷 변환장치 및 방법
US6404817B1 (en) 1997-11-20 2002-06-11 Lsi Logic Corporation MPEG video decoder having robust error detection and concealment
EP0935385A3 (en) * 1998-02-04 2002-06-19 Hitachi, Ltd. Decoder device and receiver using the same
US6456340B1 (en) * 1998-08-12 2002-09-24 Pixonics, Llc Apparatus and method for performing image transforms in a digital display system
KR100283145B1 (ko) 1998-08-29 2001-03-02 구자홍 디지털 기록 및 재생장치의 오류 수정방법
US6449017B1 (en) 1998-12-04 2002-09-10 Ching-Chyi Thomas Chen RGB self-alignment and intelligent clock recovery
US6441857B1 (en) * 1999-01-28 2002-08-27 Conexant Systems, Inc. Method and apparatus for horizontally scaling computer video data for display on a television
KR100290851B1 (ko) * 1999-03-27 2001-05-15 구자홍 디지털 티브이의 영상 처리 장치
GB2363020B (en) * 2000-04-07 2004-08-18 Discreet Logic Inc Processing image data
US6310659B1 (en) * 2000-04-20 2001-10-30 Ati International Srl Graphics processing device and method with graphics versus video color space conversion discrimination
GB2361848A (en) * 2000-04-25 2001-10-31 Ibm Error correction for system interconnects
KR100386579B1 (ko) * 2000-07-18 2003-06-02 엘지전자 주식회사 멀티 소스용 포맷 변환 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0647067A1 (en) * 1993-10-05 1995-04-05 Matsushita Electric Industrial Co., Ltd. Error correction for digital video data
KR19990032073A (ko) * 1997-10-16 1999-05-06 구자홍 디지털 티브이의 에러 정정 장치
KR19990076378A (ko) * 1998-03-31 1999-10-15 윤종용 디지털 tv의 비디오신호 입출력장치
KR20000060554A (ko) * 1999-03-17 2000-10-16 윤종용 디지털 텔레비젼의 외부 영상 소스 기기 접속 장치
KR20010090261A (ko) * 2000-03-24 2001-10-18 구자홍 포맷 변환 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227493B1 (ko) 2006-03-27 2013-02-07 엘지전자 주식회사 오류 정정을 위한 디지털 방송 수신 장치 및 방법

Also Published As

Publication number Publication date
US20030210348A1 (en) 2003-11-13
US6999127B2 (en) 2006-02-14
KR20030087474A (ko) 2003-11-14

Similar Documents

Publication Publication Date Title
JP3137119B2 (ja) 誤り訂正装置
US8355078B2 (en) HDMI transmission systems for delivering image signals and packetized audio and auxiliary data and related HDMI transmission methods
CN101366183B (zh) 用于差错管理的方法和设备
US7890835B2 (en) Cyclic redundancy check circuit and communication system having the same for multi-channel communication
EP0217292A2 (en) A code error correcting method
KR100450320B1 (ko) 디지털 티브이용 영상변환과 오류자동보정 장치 및 방법
US6281929B1 (en) Testing arrangement for decoders
US8018492B2 (en) Video testing using a test pattern and checksum calculation
US7243291B1 (en) System and method for communicating image data using error correction coding
US8966338B2 (en) Cyclic redundancy check code generating circuit, semiconductor memory device, and method of driving semiconductor memory device
US7472336B2 (en) Data detector and multi-channel data detector
US8306147B2 (en) 4X over-sampling data recovery method and system
JP2009509480A (ja) 消失テーブルデータを組み入れるモバイルワイヤレスアプリケーションにおける誤り訂正用の装置及び方法
US6006352A (en) Bitstream decoding apparatus with reduced error correction processing and decoding method
JP2005012452A (ja) デジタル信号受信装置、デジタル信号受信方法、及びデジタル信号受信プログラム
US20090113269A1 (en) Data descrambling apparatus and data descrambling method
US20060007026A1 (en) Data transmitting circuit and method based on differential value data encoding
US8670849B2 (en) Digital signal switching apparatus and method of switching digital signals
JP4503504B2 (ja) 誤り訂正信号出力装置、誤り訂正信号出力方法及び誤り訂正信号出力プログラム
US20190115935A1 (en) Forward Error Correction and Asymmetric Encoding for Video Data Transmission Over Multimedia Link
JPH088844A (ja) デジタルデコーダ
JPS58175334A (ja) 符号誤り訂正回路
JP3259359B2 (ja) データ再生装置及び方法
JP2738659B2 (ja) 符号化方法，符号化装置，及び復号化装置
US7958434B1 (en) Method for synchronizing to a digital signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee