CN101366183B - 用于差错管理的方法和设备 - Google Patents

用于差错管理的方法和设备 Download PDF

Info

Publication number
CN101366183B
CN101366183B CN2006800433340A CN200680043334A CN101366183B CN 101366183 B CN101366183 B CN 101366183B CN 2006800433340 A CN2006800433340 A CN 2006800433340A CN 200680043334 A CN200680043334 A CN 200680043334A CN 101366183 B CN101366183 B CN 101366183B
Authority
CN
China
Prior art keywords
data
bit
parity
subclass
bit location
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800433340A
Other languages
English (en)
Other versions
CN101366183A (zh
Inventor
M·阿列克西克
S·戈马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Publication of CN101366183A publication Critical patent/CN101366183A/zh
Application granted granted Critical
Publication of CN101366183B publication Critical patent/CN101366183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

为了得到用于管理数据差错的汉明码，在这里为保护数据比特集合的奇偶校验位(其中每一个数据比特都在数据比特集合中具有一个数据比特位置)选择具有至少四个奇偶校验位位置的集合。给每一个数据比特位置都确定一个纠正子。这其中包括选择具有至少三个奇偶校验位位置的唯一子集。所述唯一子集与具有至少三个奇偶校验位位置的至少一个其它唯一子集共享至少一个奇偶校验位位置。然后，根据所确定的纠正子，可以为每一个奇偶校验位位置计算奇偶校验位值。分组报头具有定义了分组长度的字，差错管理码是用这个字来产生的，因此可以检测并且有可能纠正所述字中的差错。

Description

用于差错管理的方法和设备
背景技术
本发明涉及数据比特差错管理，并且涉及一种用于装配数据分组的结构和方法。 
无论何时，只要传送二进制数据，在传输过程中就有可能将差错引入数据。为此，目前有多种检错和纠错方案。传输过程中的差错有可能招致麻烦的一个领域是数据的分组化处理。在以串行和异步方式传递数据的系统中，数据通常嵌入分组中，并且无论是什么时候要发送数据，都要传输分组。分组通常具有分组报头，其后跟随的是作为分组净荷的数据，并且有可能以分组脚注结束。报头提供关于分组的某些信息，例如分组来源或分组中包含的数据的类型。如果接收到的分组不同于发送的分组，并且这一点为检错方案所察觉，那么接收机可以丢弃受到破坏的分组，并且可以向发射机发送重试请求。但是，强迫重试会减小数据吞吐量。此外，如果某个差错以一种致使分组尾端未被察觉的方式破坏分组，那么这一差错有可能导致特殊的问题。 
本发明试图提供一种用于管理数据通信中的差错的改进方法。 
发明内容
本发明的一个方面提供一种用于管理数据差错的汉明码。为奇偶校验位选择具有至少四个奇偶校验位位置的集合，来保护数据比特集合(其中每个数据比特在该数据比特集合中都具有数据比特位置)。为每个数据比特位置确定纠正子。这包括选择具有至少三个奇偶校验位位置的唯一子集。所述唯一子集与具有至少三个奇偶校验位位置的至少一个其它唯一子集共享至少一个奇偶校验位位置。然后，根据所确定的纠正子，可以为每一个奇偶校验位位置计算一个奇偶校验位值。 
在本发明的另一个方面中，给分组报头提供定义了分组长度的字，并 用这个字来产生差错管理码，因此可以检测并且有可能纠正所述字中的差错。 
根据本发明，提供一种数据比特差错管理方法，其中包括：为用于保护数据比特集合的奇偶校验位选择奇偶校验位位置集合，其中每个数据比特在所述数据比特集合中都有数据比特位置，所述奇偶校验位的数量至少为4；将每个数据比特位置与一个不同的纠正子相关联，每个纠正子都包括具有至少三个奇偶校验位位置的子集，使得每个所述子集都具有与至少一个其它所述子集共享的至少一个奇偶校验位位置；以及根据与每个奇偶校验位位置相关联的所有数据比特位置为所述每个奇偶校验位位置计算奇偶校验位值。此外，在这里还提供了用于实施这种方法的发射机和计算机可读介质。 
在另一个方面中，其中提供了一种接收机，包括：奇偶校验生成器，用于从接收到的数据比特集合产生具有至少四个奇偶校验位的集合，其中每个奇偶校验位都在所述奇偶校验位集合中具有奇偶校验位位置，并且每个接收到的数据比特都在所述数据比特集合中具有数据比特位置；所述奇偶校验生成器将每个数据比特位置与不同的纠正子相关联，每个纠正子都包括具有至少三个奇偶校验位位置的子集，使得每个所述子集都具有与至少一个其它所述子集共享的至少一个奇偶校验位位置；以及所述奇偶校验生成器根据与每个奇偶校验位位置相关联的所有数据比特位置为所述每个奇偶校验位位置计算奇偶校验位值。 
在另一个方面中，提供一种用于装配数据分组的方法，包括：选择用于所述分组的净荷数据；根据所述净荷数据的长度来得到数据长度字；根据所述数据长度字来得到差错管理码；将所述净荷数据、所述数据长度字以及所述差错管理码装配到分组中。此外，在这里还提供用于传送此类分组的发射机。 
在另一个方面中，提供一种用于处理接收数据分组的方法，包括：所述接收分组包括报头和净荷数据，所述报头包括数据长度字和接收差错管理码；根据所述数据长度字来得到导出的差错管理码；将所述接收差错管理码与所述导出的差错管理码相比较，以及根据所述判定来有选择地纠正所述数据长度字。此外，还提供一种与之相关的接收机。 
从以下结合附图的详细描述评论中可以清楚了解本发明的其它特征和优点。 
附图说明
在描述本发明例示实施例的附图中： 
图1(包括图1A、1B、1C)是描述本发明实施例的表格； 
图2是根据本发明一个实施例构成的发射机的一部分的示意图； 
图3是与图2所示发射机结合使用的接收机的一部分的示意图； 
图4是根据本发明另一个实施例构成的发射机的一部分的示意图； 
图5是与图4的发射机结合使用的接收机的一部分的示意图； 
图6是根据本发明实施例配置的通信系统的示意图；以及 
图7是根据本发明实施例的设备或系统的框图。 
具体实施方式
汉明码是一种用于检测和纠正数据通信中的差错的已知方式。标准的汉明码能够纠正数据比特集合中的单比特差错，但是，如果有两个数据比特存在差错，那么这将会产生错误的结果。为了解决这个问题，已知解决方式是采用一种经过修改的汉明码，该汉明码不但能够纠正单比特差错，而且还可以区分单比特差错和双比特差错。因此，在比特差错率(BER)较小(因此所传送的任何一个数据比特集合很可能都具有至多一个差错)的数据通信系统中，汉明码都是非常有用的。 
为了将汉明码与将要传送的数据比特集合结合使用，根据所述数据比特计算出一系列奇偶校验位(也被称为校验比特)，然后，在传送之前，这些计算得到的奇偶校验位将被添加到数据比特集合中，从而创建所谓的汉明码字。对汉明码来说，其关键点在于每一个奇偶校验位都是从唯一的数据比特子集计算得到的，但是这些子集是重叠的。结果，任何一个给定数据比特都会对一个以上奇偶校验位的计算有贡献，并且任何一个奇偶校验位都是从一个以上的数据比特计算得到的。通过恰当选择奇偶校验位数量以及用于其计算的公式，汉明码可以隔离和纠正数据比特集合中的错误数据比特。 
对在汉明码字中使用的奇偶校验位来说，其最小数量取决于将要传送的数据比特集合中的数据比特数量。具体地说，众所周知，以下条件是必需的： 
d+p+1＜＝2p    (1) 
其中d是将要传送的数据比特集合中的数据比特数量，p是将要添加的奇偶校验位数量。 
标准汉明码在数据比特集合中的预定比特位置交织奇偶校验位，具体地说，它是在作为二的幂的每个比特位置交织奇偶校验位的。因此，在比特位置1、2、4、8、16、32、64、……将会具有一个奇偶校验位，而数据比特则会转移到下一个较高可用比特位置，以便允许这种交织。为了确定哪些数据比特对哪些奇偶校验位的计算有贡献，每一个比特位置都被分解为二的幂这种数字之和。然后，这个比特位置的数据将在公式中用于计算这些二的幂的比特位置上的奇偶校验位奇偶校验位。例如，比特位置6被分解成4+2之和。因此，处于比特位置6的数据比特会在公式中用于计算比特位置4上的奇偶校验位，并且会在公式中用于计算比特位置2上的奇偶校验位。 
由于每一个数字都会分解成不同的二的幂这种数字之和，因此，这种方法将会确保每个数据比特都会对不同的奇偶校验位子集的确定有贡献。此外，数字能够分解成具有重叠项的二的幂这种数。例如，7分解成4+2+1，而13则分解成8+4+1，因此这两个数字将会共享二的幂项4和1。 
用于计算每一个奇偶校验位的公式仅仅是对所有那些对奇偶校验位的确定有贡献的数据比特串行实施异或(XOR)运算。 
在确定了奇偶校验位之后，如前所述，这些奇偶校验位将会与数据字交织，以便得到准备好用于传输的汉明码字。在接收机上，从码字中提取数据比特，并将它们用于计算奇偶校验位。如果计算得到的所有奇偶校验位与在码字中实际接收的奇偶校验位相同，那么接收机断定没有差错。但是，如果接收到的奇偶校验位与计算得到的奇偶校验位不一致——这一点可以通过XOR运算来确定——则可以确定发生了差错。从计算得到的校验比特与接收到的校验比特的(XOR)比较中得出的字被称为纠正子。上述内容可以通过下文来说明。 
假设在码字传输中有一个单数据比特Z出错(也就是说，该比特从1变成0或者从0变成1)。在这种情况下，当接收机计算数据比特Z有贡献的每个奇偶校验位时，计算得到的这个唯一奇偶校验位子集的值将会不同于接收到的子集值。换言之，在接收机从接收到的数据比特中计算出奇偶校验位之后，它会发现计算得到的奇偶校验位子集不同于接收到的奇偶校验位，并且该子集是由数据比特Z有贡献的奇偶校验位的唯一子集。因此，所确定的“坏的”奇偶校验位子集将会直接指向出错的数据比特。此外，由于这个唯一奇偶校验位子集处于数据比特Z的比特位置的二的幂数字分解所代表的比特位置，因此，这个坏的数据比特将会直接从坏的奇偶校验位中暴露出来。 
上述内容可以通过一个简单的实例来说明。假设将要发送三个数据比特的一个集合。根据公式(1)，我们需要3+p+1＜＝2P，因此p＞＝3。将奇偶校验位的最小数量选定为3，那么我们需要比特位置1、2和4上的奇偶校验位。因此，如果C代表奇偶校验位，D代表数据比特，并且使用下标来表示比特位置，那么将修改这三个数据比特的集合，以便发送序列C1C2C3C4C5C6。 
比特位置3分解成2+1，比特位置5分解成4+1，而比特位置6则分解成4+2。因此，处于比特位置1的奇偶校验位C1是从处于比特位置3和5的数据比特计算得到的，处于比特位置2的奇偶校验位C2是从处于比特位置3和6的数据比特计算得到的，而处于比特位置4的奇偶校验位C4则是从处于比特位置5和6的数据比特计算得到的。用于计算这些奇偶校验位的具体公式如下所示： 
C1＝D3^D5                    (2) 
C2＝D3^D6                    (3) 
C4＝D5^D6                    (4) 
其中“^”代表XOR运算。如果这个将要传送的三数据比特集合是100，那么我们可以得到C1C213C40506。这三个奇偶校验位可以从公式(2)～(4)中计算得到，因此将要传送的最终码字是111000。 
如果在接收机上接收到比特序列111001，因此处于比特位置6的数据比特出错，那么如下所述，这时可以使用汉明码来纠正这个差错。根据接收到的数据比特，接收机将会使用公式(2)～(4)来计算这些奇偶校验位的内容。这些计算将会设置C1＝1；C2＝0以及C4＝1。但是接收到的C2和C4的值不同于计算得到的值。这意味着处于比特位置2+4＝6的数据比特出错。因此，处于比特位置6的数据比特将被求反(反转)，以便纠正该差错。
如果存在奇偶校验位差错而不是单数据比特差错，那么只有用于该奇偶校验位的奇偶校验位公式才会返回一个与接收值不同的计算值。因此很容易就可以识别并忽略单独的奇偶校验位差错。 
使用码字中的最小数量的奇偶校验位存在一个问题，即虽然汉明码可以隔离并纠正单奇偶校验位差错，但是它并不能区分单比特差错和双比特差错。因此，在使用同一实例的情况下，如果数据比特3和6在传输过程中全都出错，那么接收到的将会是序列111011。现在，奇偶校验位计算将会导致C1＝0；C2＝0以及C4＝1，因此将会错误地表明数据比特D3在传输过程中出错。 
为了解决这个问题，我们可以使用一个附加奇偶校验位。这个附加奇偶校验位可被称为保护比特，并且它可以从所有数据比特以及其它附加奇偶校验位的XOR运算中计算得到。因此，如果在传输之后出现零个或两个差错，那么接收机为保护比特从码字计算得到的值与在发射机中计算得到的值相同，然而，如果存在一个差错，那么接收机将会为保护比特计算出一个不同的值。因此，通过将接收到的保护比特与计算得到的保护比特相比较，接收机可以区别单个差错和两个差错。 
对标准的和经过修改的汉明码来说，其缺陷是容易受到来自更高阶差错的混叠的影响。也就是说，虽然经过修改的汉明码可以纠正单个差错，并且可以确定何时存在两个差错，但是它有可能受到欺骗，而将诸如三比特差错之类的更高阶差错确定成是单比特差错。此外，所述汉明码技术需要所有发射机和接收机均以相同方式工作，以便正确解译接收到码字。 
对所述汉明码来说，我们发觉的一个难题是：将数据比特位置分解成二的幂这种数字之和来选择唯一奇偶校验位子集，将会更多地使用处于较低比特位置的奇偶校验位。举例来说，给定一个33比特数据字，那么几乎没有数据比特位置会被分解成包含32的二的幂这种数字，但却有很多数据比特位置会被分解成包括数字1在内的二的幂这种数字。因此，几乎没有 数据比特会对比特位置32上的奇偶校验位计算有贡献，而很多数据比特将会对比特位置1的奇偶校验位计算有贡献。对最少数量的奇偶校验位的确定有贡献的那些数据比特最容易受到高阶差错混叠的影响。这是因为高阶差错更象由较少采样点所确定的差错。 
因此，为了更好地平衡汉明码字，以使每一个比特位置中的差错判定更加均衡地可靠，在这里将会使每一个数据比特都对数量尽可能相等的奇偶校验位的确定有贡献。换句话说，这样来选择给定数据比特有贡献的每个奇偶校验位子集，使得大小相同的子集的数量最大奇偶校验位。如果有更多奇偶校验位，那么这个结果更容易实现，这是因为对于每个子集中给定数量的奇偶校验位，有更多的唯一奇偶校验位子集可供选择。例如，与五奇偶校验位全集相比，在六奇偶校验位全集中具有更多三个奇偶校验位的唯一子集。与前述经过修改的汉明码相比，为了在不添加额外开销比特的情况下增大奇偶校验位全集，所描述的保护比特(它是整个汉明码字的XOR)将被改为用作正常的奇偶校验位(该比特的确定将有某些数据比特的贡献)。 
从数学上讲，额外的奇偶校验位意味着奇偶校验位数量是由如下公式(5)而不是公式(1)确定的： 
d+p+1＜2p                                    (5) 
与先前一样，d是将要传送的数据比特集合中的数据比特数量，p是将要添加的奇偶校验位数量。 
无论存在多少数据比特，只要有足够奇偶校验位可用，因此每个数据比特都可以对奇偶校验位的唯一子集的确定有贡献，并且这些奇偶校验位子集重叠，就可以确保单比特检错。但是，优选汉明码至少能够将单比特差错与双比特差错区分开来。如果满足如下情况，那么这一点将可以得到保证：(i)每一个数据比特都对至少三个奇偶校验位的计算有贡献，以及(ii)所有数据比特都对奇数个奇偶校验位，或者所有数据比特都对偶数个奇偶校验位有贡献。更进一步，从数学上讲，优选(但并非必要)所有数据比特全都对2n+1或2n+2个奇偶校验位有贡献，其中n是一个正整数。 
对于判据(i)的需要可以从下文中看出。假设数据比特A只对C1和C2的计算有贡献，并且数据比特B只对C2和C3的计算有贡献。在传输之后，如果A是坏的，那么C1和C2同样也是坏的(换言之，为C1和C2计算的值将会不同于接收值)。但是在传输之后，如果A和B是坏的，那么C1 和C3也会是坏的，而C2则显现出是正确的。现在，如果数据比特Z只对C1和C3有贡献，那么这个差错将被混淆成一个一比特差错。另一方面，如果每一个数据比特都对用于确定三个奇偶校验位的公式有贡献，那么A可以对用于C1、C2和C3的公式有贡献，B可以对用于C2、C3和C4的公式有贡献。现在，如果A是坏的，那么C1和C3将会是坏的，但是如果B也是坏的，那么C1将保持是坏的，而C2和C3则看起来是良好的，并且C4将会是坏的。但是，由于必须至少有三个奇偶校验位是坏的才能表现出单比特差错，因此可以推断，如果只有两个校验比特出错，那么将会存在一个差错，并且该差错不是单比特差错。 
对于判据(ii)的需要可以从下文中看出。如果数据比特可以对奇数个或偶数个奇偶校验位公式有贡献，那么数据比特A可以对用于C1、C2和C3的公式有贡献，数据比特B可以对用于C1、C2、C3和C4的公式有贡献。于是，在传输过程中，如果数据比特A是坏的，并且正在传输的奇偶校验位C4出错，那么接收机将会认为每一个奇偶校验位C1、C2、C3和C4全都出错，因此将会认为数据比特B出错。另一方面，如果数据比特B改为对五个奇偶校验位公式有贡献，那么很容易看出，接收机将会正确辨别这个双比特差错。 
如果数据比特对三、五、七个或任何更高的奇数个奇偶校验位公式有贡献，或者如果数据比特有贡献的是四、六、八或任何更高的偶数个奇偶校验位公式，那么判据(i)和(ii)将会得到满足。很明显，为了让每一个数据比特对用于至少三个奇偶校验位的公式有贡献，至少四个奇偶校验位是必需的，因此将会存在不同的三奇偶校验位子集。 
所提出的方案不但可以检测双比特差错，而且还可以检测某些更高阶的比特差错。通过提高每一个数据比特有贡献的奇偶校验位的数量，可以进一步提高码字对更高阶混叠的抵抗力。但是，这种处理的代价是提高了计算开销(更多的门)。因此，在给出了足够低的BER的情况下，对任何指定的数据比特集合来说，较为优选的是使数据比特对尽可能少的奇偶校验位公式有贡献。这意味着首先创建对三奇偶校验位公式的贡献的所有可 能组合，然后，如果在该集合中还有更多数据比特，那么接下来创建对五奇偶校验位公式的贡献的所有可能组合，以此类推。 
在这里建议的是仅仅将奇偶校验位添加到数据比特一端，而不是将其与数据比特相交织。这样做将允许那些无法单独解码码字的接收机通过简单地忽略处于数据比特字开端或末端的奇偶校验位字来使用所提出的汉明码字。所述奇偶校验位字可以称为差错管理码，也可以称为纠错码。 
这种方法需要预先根据将要发送的数据比特集合中数据比特的数量来确定奇偶校验位公式。这一点与前述标准和经过修改的汉明码是相反的，对前述标准和经过修改的汉明码来说，由于它们是以算法为基础的，因此仅仅通过应用算法(也就是说，将奇偶校验位放置在二的幂位置，并且借助在二的幂分解中具有二的幂的数据比特来确定其值)，就可以将其用于不同大小的数据比特集合。然而，对新方法来说，通过预先为每一个不同大小的数据比特集合确定不同的奇偶校验位公式集合，可以将这种新方法用于不同大小的数据字集合。事实上，对于较小的数据比特集合和较大的数据比特集合来说，给定比特位置中的数据比特有贡献的奇偶校验位公式可以是相同的。 
下文描述的是在保护数据字的过程中使用这种方法的一个实例，其中所述数据字的长度可以是24或64比特。 
从公式(5)中可知，要用所提出的汉明码来保护具有二十四个数据比特的集合，那么至少需要6个奇偶校验位，此外，要想保护具有六十四个数据比特的集合，那么至少需要八个奇偶校验位。在6个奇偶校验位位置的集合中，有3个奇偶校验位位置的唯一子集有20个，而在6个奇偶校验位位置的集合中，有5个奇偶校验位位置的不同子集有6个。因此，6个奇偶校验位提供了足够的唯一的三和五奇偶校验位子集，用于24个数据比特。同样，可以理解的是，8个奇偶校验位能够提供足够的唯一的三和五奇偶校验位子集用于64数据比特结。 
图1是具有前述内容的一种实施方式的表格。转到图1，表10的左栏12表明64个比特的比特位置，中间栏14标出奇偶校验位位置P0～P7。对奇偶校验位位置栏14中的单元格来说，如果该单元格所在行中的数据比特对用于该奇偶校验位的公式有贡献，那么该单元格具有1，否则该单元格具 有0。因此举例来说，处于数据比特位置5的数据比特有贡献的是奇偶校验位P4、P2和P0而不是其它奇偶校验位的计算。可以回顾一下，用于奇偶校验位计算的公式仅仅是一个连续的XOR运算，从图1中可以看出，如果给出数据比特的24比特集合，那么用于P0的公式将会如下所示：P024比特＝D0^D1^D2^D4^D5^D7^D10^D11^D13^D16^D20^D21^D22^D23(6) 
对于来自更高阶差错的混叠来说，五个奇偶校验位的组合将会更具有抵抗力。但是，与发送64比特字相比，在发送24比特字时，发生更高阶差错的可能性相对较小。因此，表格10将6个奇偶校验位字中的所有20种可能的三奇偶校验位组合全都用于前24个数据比特位置。这样做也能使每一个数据比特位置有贡献的奇偶校验位的数量尽可能与用于前24个数据比特位置的保持相等。 
由于在数据比特位置对奇偶校验位公式有贡献的每一个单元格中都输入了1，因此，与每一个数据比特位置相关联的奇偶校验位子集都是该数据比特位置的纠正子。这一点可以从下文看出。每一个数据比特都对一个唯一的奇偶校验位子集的计算有贡献。因此，如果在传输过程中存在一个单比特差错，那么某些计算得到的奇偶校验位将会不同于接收到的奇偶校验位。如果使用XOR运算来比较计算和接收的奇偶校验位，那么被称为纠正子的得到的比较字将会在存在差别的每一个奇偶校验位位置具有1。因此，在表格10中，在出错数据比特所在的行中将会出现这个纠正子。如表格10中的列16所示，该纠正子可以用十六进制(也就是以16为基)数字来表示。因此，接收机可以确定计算得到的纠正子的十六进制值，并且可以仅仅通过在表格10中查找这个值来找出出错数据比特。 
如果计算得到的以2为基的纠正子只在其内只有一个单独的1，那么这表明在传输过程中有一个奇偶校验位是坏的，并且这种差错是可以忽略的。因此，如果纠正子不是表格10中的任何一个纠正子，就表明校验比特存在差错或存在更高阶差错(例如二或三比特差错)。 
显然，图1的表格并不是唯一的，其中用于前二十四个数据比特位置中的任何一个位置的纠正子是可以交换的。例如，用于数据比特位置7和15的纠正子可以交换。数据比特位置25～64同样：用于这其中任何一个数据比特位置的纠正子都是可以交换的。在这里仅仅需要的是发射机和接收 机存储相同的表格。但是，表格10的优点在于：纠正子是以数字递增的顺序出现的，而这将会有助于快速搜索表格。 
图2说明用于产生所提出的64比特数据字纠错码的发射机20的一部分。数据字22的八个字节0～7可以传递到用于实施图1中的表格10的奇偶校验生成器24，以便创建一个附加于数据字前端的纠错码26。这个汉明码字可以放置在缓存器27中，并且可以传送。 
图3说明用于接收汉明码的接收机30的一部分。接收到的数据字32的八个字节经过一个同样用于实施图1中的表格10的奇偶校验生成器34。因此，该奇偶校验生成器根据表格10表明的奇偶校验位公式，从接收到的数据比特计算出奇偶校验位，以得到计算得到的纠错码38。该接收机读取接收到的纠错码36，并且使用XOR门40来将其与计算得到纠错码38相比较。得到的字是纠正子42，该纠正子被传递到同样可以使用表格10的纠正子解码器44。该纠正子解码器44使用纠正子42来查找表格10中的条目。如果找到条目，则认为该条目所指示的数据比特位置上的数据比特有误。所述数据比特字32将被传递到XOR门阵列50。该纠正子解码器向XOR门阵列50中的每个门输出一个0，但这并不包括接收到坏数据比特的门。对该门来说，解码器向其输出一个1，以便求反并且因此纠正坏的数据比特。然后，经过纠正的数据字52连同线路54上来自解码器44的指示一起从接收机输出，其中该指示表明检测到一个差错。如果纠正子为零，那么解码器44会在线路56上输出一个没有差错的指示。如果解码器不能在表格10中找到那个纠正子，并且如果纠正子并不只有一个以2为基的单个1(表明有奇偶校验位差错)，那么解码器会在线路58上输出差错指示。 
图4描述的是用于24比特字的发射机60的一部分。数据字62的三个字节0～2可以传递到用于实施图1中的表格10的奇偶校验生成器64，以便创建一个附加于数据字前端的纠错码66。然后可以传送该汉明码。 
图5描述的是用于接收汉明码的接收机70的一部分。接收到的数据字72的三个字节经过一个同样实施图1中的表格10的奇偶校验生成器74，以便得到一个计算得到的纠错码78。该接收机读取接收到的纠错码76，并且使用XOR门80来将其与计算得到的纠错码78相比较。得到的字是纠正子82，它被传递到同样可以使用表格10的纠正子解码器84。如结合图3 所描述的那样，纠正子解码器84和XOR门阵列90使用纠正子82来纠正数据字94中的任何单数据比特差错，其中该数据字将被输出并且在线路92、96、98上分别指示已纠错结果、无差错和未纠错结果。 
该数据比特集合可以是分组报头的一部分，并且包括用于该分组中的净荷字的字计数(也就是数据长度计数)。在这种情况下，纠错码也可以是报头的一部分，并且将会管理(也就是检测，并且有可能纠正)字计数中的比特差错。在确保正确检测到分组末端方面，字计数有效是非常有用的。 
对本领域技术人员来说，非常明显，任何数据发射机都可以被配置成将所描述的纠错码添加于用于传输的数据比特集合，因此经过恰当配置的接收机可以在确定纠正子的过程中使用该纠错码，以便管理所传送的数据比特集合中的差错。因此，本发明的教导适用于众多的通信系统。例如，当个人计算机经由公共因特网进行通信或者当其与周边设施进行通信时，所描述的纠错码方法可以在个人计算机中使用。所描述的方法还可以在包含无线手持设备的系统中使用，其中举例来说，所述无线手持设备可以是移动电话或便携式电子邮件客户机设备。此外，所描述的方法还可以用于管理TV信号中的数据差错。从这些实例中可以明显了解，所描述的纠错码方法可以用于有线和无线通信系统的发射机和接收机。 
对图2～5的发射机和接收机，并且实际对被配置成使用所描述的纠错码方法的任何发射机和接收机来说，这些发射机和接收机可以通过硬线或者通过软件来进行配置。图6描述了一个发射机110，其奇偶校验生成器111通过来自计算机可读介质112的软件而被配置，因此在发射机发射的数据比特116的集合中添加了根据本发明的纠错码114。图6还描述了一个接收机120，该接收机的奇偶校验生成器121通过来自计算机可读介质122的软件而被配置，以利用接收到的数据比特和附加纠错码来确定纠错子。计算机可读介质112和122可以是便携式存储设备，例如计算机可读CD或闪存存储器设备。介质112和122还可以是从公共因特网之类的远程资源下载的计算机可读文件。 
图7描述的是包含了一个或多个使用所描述的纠错码方法配置的发射机和/或接收机的通信设备或系统130的一个实例。设备或系统130包括一个或多个通信总线132，这些总线既可以位于设备或系统130本地，也可以 是经由恰当的无线或非无线网络连接的一个或多个有线或无线链路。举例来说，设备130可以是机顶盒、等离子体(或LCD)显示器、HDTV、手持式设备、游戏控制台、膝上型计算机、台式计算机、视频(例如DVD)播放设备、便携式MP3播放器之类的音频播放设备、或是其它任何适当的设备或系统。在本实例中，该设备包括通过一个或多个适当的通信链路136(也可以是链路132)而以可操作的方式耦合到总线132的处理器134，如果需要的话，它还可以包括一个或多个显示器138、相机140、依赖于所预期的设备或系统类型的一个或多个其它设备或电路142。处理器134可以是一个或多个CPU、DSP、状态机分立逻辑或是任何适当的数字处理结构。 
关于其它设备或电路142的实例可以包括但不局限于硬盘驱动器、音频处理引擎、视频解码器和/或编码器、打印机、可拆卸存储设备、机顶盒、另一个处理器、闪存存储器、或是其它任何适当的设备或电路。 
对图2和6中的发射机和接收机110和112、或是任何被配置成使用所描述的纠错码方法的发射机和接收机来说，这些发射机和接收机可以被配置在处理器134、显示器138、相机140或是其它设备或电路142中，因此这其中的任何设备或系统组件都可以包括被配置成使用如上所述的纠错码方法的发射机和/或接收机。同样，所公开的发射机和/或接收机可以包含在任何适当的设备、系统或子系统、或电路中，其实例可以是这里阐述的实例，但是并不局限于此。 
对本领域技术人员来说，其它的修改将是显而易见的，因此本发明是在权利要求中定义的。 

Claims (21)

1.一种机器实现的数据比特差错管理方法，包括：
对于数据比特集合，每个数据比特都在所述数据比特集合中具有数据比特位置，产生至少具有四个奇偶校验位的一个奇偶校验位集合，其中每个奇偶校验位都在所述奇偶校验位集合中具有奇偶校验位位置，对于给定奇偶校验位位置，所述产生步骤包括：
根据处于选定数据比特位置的数据比特为所述给定奇偶校验位位置计算奇偶校验位，使得每个数据比特位置都被选中包含在至少三个奇偶校验位位置上的奇偶校验位的计算中，所述至少三个奇偶校验位位置是所有可能奇偶校验位位置的子集，因此对于奇偶校验位位置的给定子集的计算中包括的选定数据比特位置，奇偶校验位位置的所述给定子集对于所述选定的数据比特位置来说是唯一的，与对于任何下一个较高阶数据比特位置来说是唯一的子集所限定的以2为基的数相比，由所述给定子集限定的以2为基的数具有较低的数值，并且在奇偶校验位位置的所述给定子集的至少一个奇偶校验位位置的计算中包含至少一个其它数据比特位置；以及发送所述数据比特集合和所述奇偶校验位集合；
其中，每个数据比特位置都包含在2n+1个奇偶校验位的计算中，或者每个数据比特位置都包含在2n+2个奇偶校验位的计算中；n是正整数；其中，在选择n是2的任何子集之前，选择其中n是1的所有可能子集，在选择其中n是3的任何子集之前，选择其中n是2所有可能子集。
2.如权利要求1所述的方法，其中所述奇偶校验位集合中的奇偶校验位数量p是根据公式d+p+1<2p从所述数据比特集合中的数据比特数量d确定的。
3.如权利要求1所述的方法，还包括：选择每个所述子集，从而使相同大小的子集的数量最大。
4.如权利要求1所述的方法，其中所述计算包括将XOR运算串行应用于处于所述选定数据比特位置的所述数据比特。
5.一种机器实现的数据比特差错管理方法，包括：
为用于保护数据比特集合的奇偶校验位集合选择奇偶校验位位置集合，其中每个数据比特在所述数据比特集合中都有数据比特位置，所述奇偶校验位的数量至少为4；
将每个数据比特位置与一个不同的纠正子相关联，每个纠正子都包括具有至少三个奇偶校验位位置的子集，使得每个所述子集都具有与至少一个其它所述子集共享的至少一个奇偶校验位位置；以及
其中所述关联致使与较低阶数据比特位置相关联的纠正子等于一个字，和与下一个较高阶数据比特位置相关联的纠正子相比，这个字具有更低的数值；
根据与每个奇偶校验位位置相关联的所有数据比特位置为所述每个奇偶校验位位置计算奇偶校验位值；以及
发送所述数据比特集合和所述奇偶校验位集合；
其中，每个数据比特位置都包含在2n+1个奇偶校验位的计算中，或者每个数据比特位置都包含在2n+2个奇偶校验位的计算中；n是正整数；其中，在选择n是2的任何子集之前，选择其中n是1的所有可能子集，在选择其中n是3的任何子集之前，选择其中n是2所有可能子集。
6.如权利要求5所述的方法，还包括：选择每个所述子集，以便将相同大小的子集的数量增至最大。
7.一种机器实现的数据比特差错管理系统，包括：
为用于保护数据比特集合的奇偶校验位集合选择奇偶校验位位置集合的装置，其中每个数据比特在所述数据比特集合中都有数据比特位置，所述奇偶校验位的数量至少为4；
将每个数据比特位置与一个不同的纠正子相关联的装置，每个纠正子都包括具有至少三个奇偶校验位位置的子集，使得每个所述子集都具有与至少一个其它所述子集共享的至少一个奇偶校验位位置；其中所述关联致使与较低阶数据比特位置相关联的纠正子等于一个字，和与下一个较高阶数据比特位置相关联的纠正子相比，这个字具有更低的数值；
根据与每个奇偶校验位位置相关联的所有数据比特位置为所述每个奇偶校验位位置计算奇偶校验位值的装置；以及
发送所述数据比特集合和所述奇偶校验位集合的装置；
其中，每个数据比特位置都包含在2n+1个奇偶校验位的计算中，或者每个数据比特位置都包含在2n+2个奇偶校验位的计算中；n是正整数；其中，在选择n是2的任何子集之前，选择其中n是1的所有可能子集，在选择其中n是3的任何子集之前，选择其中n是2所有可能子集。
8.一种机器实现的数据比特差错管理系统，包括：
用于对于数据比特集合，产生至少具有四个奇偶校验位的一个奇偶校验位集合的装置，其中每个数据比特都在所述数据比特集合中具有数据比特位置，每个奇偶校验位都在所述奇偶校验位集合中具有奇偶校验位位置，对于给定奇偶校验位位置，所述产生装置包括：
用于根据处于选定数据比特位置的数据比特为所述给定奇偶校验位位置计算奇偶校验位，使得每个数据比特位置都被选中包含在至少三个奇偶校验位位置上的奇偶校验位的计算中的装置，其中，所述至少三个奇偶校验位位置是所有可能奇偶校验位位置的子集，因此对于奇偶校验位位置的给定子集的计算中包括的选定数据比特位置，奇偶校验位位置的所述给定子集对于所述选定的数据比特位置来说是唯一的，与对于任何下一个较高阶数据比特位置来说是唯一的子集所限定的以2为基的数相比，由所述给定子集限定的以2为基的数具有较低的数值，并且在奇偶校验位位置的所述给定子集的至少一个奇偶校验位位置的计算中包含至少一个其它数据比特位置；以及用于发送所述数据比特集合和所述奇偶校验位集合的装置；
其中，每个数据比特位置都包含在2n+1个奇偶校验位的计算中，或者每个数据比特位置都包含在2n+2个奇偶校验位的计算中；n是正整数；其中，在选择n是2的任何子集之前，选择其中n是1的所有可能子集，在选择其中n是3的任何子集之前，选择其中n是2所有可能子集。
9.一种数据发射方法，包括：
产生具有至少四个奇偶校验位的集合，以便保护数据比特集合，每个奇偶校验位在所述奇偶校验位集合中具有奇偶校验位位置，每个数据比特都在所述数据比特集合中具有数据比特位置；
将每个数据比特位置与一个不同纠正子相关联，每个纠正子包括具有至少三个奇偶校验位位置的子集，使得每个所述子集都具有与至少一个其它所述子集共享的至少一个奇偶校验位位置；以及
其中所述关联致使与较低阶数据比特位置相关联的纠正子限定以2为基的数，和与下一个较高阶数据比特位置相关联的纠正子相比，该以2为基的数具有更低的数值；
根据与每个奇偶校验位位置相关联的所有数据比特位置为所述每个奇偶校验位位置计算奇偶校验位值；
其中，每个数据比特位置都包含在2n+1个奇偶校验位的计算中，或者每个数据比特位置都包含在2n+2个奇偶校验位的计算中；n是正整数；其中，在选择n是2的任何子集之前，选择其中n是1的所有可能子集，在选择其中n是3的任何子集之前，选择其中n是2所有可能子集。
10.如权利要求9所述的方法，还包括：接收所述数据比特集合以及所述奇偶校验位集合，以便将所述奇偶校验位集合附加于所述数据比特集合的一端。
11.一种数据接收方法，包括：
从接收到的数据比特集合产生具有至少四个奇偶校验位的奇偶校验位集合，其中每个奇偶校验位都在所述奇偶校验位集合中具有奇偶校验位位置，并且每个接收到的数据比特都在所述数据比特集合中具有数据比特位置；
将每个数据比特位置与不同的纠正子相关联，每个纠正子都包括具有至少三个奇偶校验位位置的子集，使得每个所述子集都具有与至少一个其它所述子集共享的至少一个奇偶校验位位置；以及
根据与每个奇偶校验位位置相关联的所有数据比特位置为所述每个奇偶校验位位置计算奇偶校验位值；
其中，每个数据比特位置都包含在2n+1个奇偶校验位的计算中，或者每个数据比特位置都包含在2n+2个奇偶校验位的计算中；n是正整数；其中，在选择n是2的任何子集之前，选择其中n是1的所有可能子集，在选择其中n是3的任何子集之前，选择其中n是2所有可能子集。
12.如权利要求11所述的方法，还包括：将所计算出来的奇偶校验位值的集合与同所述接收到的数据比特集合一起接收的奇偶校验位集合相比较。
13.如权利要求12所述的方法，还包括：使用纠正子解码器将所述每个数据比特位置与所述不同的纠正子相关联。
14.如权利要求13所述的方法，还包括：输入接收到的数据比特与所述纠正子解码器的输出，以及输出数据比特集合。
15.如权利要求14所述的方法，其中所述纠正子解码器的输出用以表明没有差错、已纠正差错以及不确定的差错。
16.如权利要求15所述的方法，其中所述接收的数据比特集合的大小是三个数据比特，并且所述奇偶校验位集合的大小是六个奇偶校验位。
17.如权利要求15所述的方法，其中所述接收的数据比特集合的大小是8个数据比特，并且所述奇偶校验位集合的大小是8个奇偶校验位。
18.一种用于传送数据分组的设备，所述数据分组具有报头和净荷数据，所述报头包括基于所述净荷数据长度的数据长度字，以及依赖于所述数据长度字的差错管理码，所述设备包括：
用于得到所述差错管理码的装置；
用于产生具有至少四个奇偶校验位的集合，以便保护所述数据长度字的装置，每个奇偶校验位在所述奇偶校验位集合中都具有奇偶校验位位置，所述数据长度字中的每个数据比特在所述数据长度字中都具有数据比特位置；
用于将每个数据比特位置与不同的纠正子相关联的装置，每个纠正子都包括具有至少三个奇偶校验位位置的子集，使得每个所述子集具有与至少一个其它所述子集共享的至少一个奇偶校验位位置，并且使得由与较低阶数据比特位置相关联的纠正子限定的以2为基的数，和与下一个较高阶数据比特位置相关联的纠正子所限定的以2为基的数相比，具有更低的数值；以及
用于根据与每个奇偶校验位位置相关联的所有数据比特位置为所述每个奇偶校验位位置计算奇偶校验位值的装置；
其中，每个数据比特位置都包含在2n+1个奇偶校验位的计算中，或者每个数据比特位置都包含在2n+2个奇偶校验位的计算中；n是正整数；其中，在选择n是2的任何子集之前，选择其中n是1的所有可能子集，在选择其中n是3的任何子集之前，选择其中n是2所有可能子集。
19.一种用于接收数据分组的设备，所述数据分组具有报头和净荷数据，所述报头包括数据长度字、以及接收的差错管理码，所述设备包括：
用于获得计算出来的差错管理码的装置；
用于利用所述数据长度字来产生具有至少四个奇偶校验位的集合的装置，每个奇偶校验位在所述奇偶校验位集合中都具有奇偶校验位位置，所述数据长度字中的每个数据比特在所述数据长度字中都具有数据比特位置；
用于将每个数据比特位置与不同的纠正子相关联的装置，每个纠正子都包括具有至少三个奇偶校验位位置的子集，使得每个所述子集都具有与至少一个其它所述子集共享的至少一个奇偶校验位位置；其中所述关联致使与较低阶数据比特位置相关联的纠正子限定以2为基的数，和与下一个较高阶数据比特位置相关联的纠正子相比，该以2为基的数具有更低的数值；以及
用于根据与每个奇偶校验位位置相关联的所有数据比特位置为所述每个奇偶校验位位置计算奇偶校验位值的装置；
其中，每个数据比特位置都包含在2n+1个奇偶校验位的计算中，或者每个数据比特位置都包含在2n+2个奇偶校验位的计算中；n是正整数；其中，在选择n是2的任何子集之前，选择其中n是1的所有可能子集，在选择其中n是3的任何子集之前，选择其中n是2所有可能子集。
20.如权利要求19所述的设备，还包括：用于将所述接收到的差错管理码与所述计算出来的差错管理码相比较，以及根据所述比较来有选择地纠正所述数据长度字的装置。
21.一种用于管理数据差错的系统，包括：
权利要求18的用于传送数据分组的设备；以及
权利要求19的用于接收数据分组的设备。
CN2006800433340A 2005-09-28 2006-09-28 用于差错管理的方法和设备 Active CN101366183B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/236,921 US7596743B2 (en) 2005-09-28 2005-09-28 Method and apparatus for error management
US11/236,921 2005-09-28
PCT/IB2006/002766 WO2007036800A2 (en) 2005-09-28 2006-09-28 Method and apparatus for error management

Publications (2)

Publication Number Publication Date
CN101366183A CN101366183A (zh) 2009-02-11
CN101366183B true CN101366183B (zh) 2013-08-21

Family

ID=37714953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800433340A Active CN101366183B (zh) 2005-09-28 2006-09-28 用于差错管理的方法和设备

Country Status (5)

Country Link
US (4) US7596743B2 (zh)
EP (1) EP1929637B1 (zh)
JP (1) JP5226519B2 (zh)
CN (1) CN101366183B (zh)
WO (1) WO2007036800A2 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7596743B2 (en) * 2005-09-28 2009-09-29 Ati Technologies Inc. Method and apparatus for error management
US7956743B2 (en) * 2007-06-29 2011-06-07 Oberthur Technologies Dual communication fob assembly comprising an insert within a base
US20090154916A1 (en) * 2007-12-12 2009-06-18 Tellabs Petaluma, Inc. Method and Apparatus for GPON GEM Error Correction Implementation
US8347165B2 (en) * 2007-12-17 2013-01-01 Micron Technology, Inc. Self-timed error correcting code evaluation system and method
JP5453948B2 (ja) * 2009-06-18 2014-03-26 富士通セミコンダクター株式会社 データ受信処理方法及びデータ受信処理装置
US8381083B2 (en) * 2009-10-22 2013-02-19 Arm Limited Error control coding for single error correction and double error detection
US8397195B2 (en) * 2010-01-22 2013-03-12 Synopsys, Inc. Method and system for packet switch based logic replication
US8638792B2 (en) * 2010-01-22 2014-01-28 Synopsys, Inc. Packet switch based logic replication
US8347169B1 (en) * 2010-03-01 2013-01-01 Applied Micro Circuits Corporation System and method for encoding using common partial parity products
JP4861509B1 (ja) 2010-10-29 2012-01-25 株式会社東芝 符号化・復号化装置、データ記憶装置、及び方法
FR2968855B1 (fr) * 2010-12-14 2012-12-07 Schneider Electric Ind Sas Procede et dispositif de surveillance d'un dispositif equipe d'un microprocesseur
US20130007563A1 (en) * 2011-07-01 2013-01-03 Samsung Electronics Co., Ltd. Semiconductor memory device having error correction function and memory system including the same
US8806316B2 (en) 2012-01-11 2014-08-12 Micron Technology, Inc. Circuits, integrated circuits, and methods for interleaved parity computation
US9569308B1 (en) * 2013-07-15 2017-02-14 Rambus Inc. Reduced-overhead error detection and correction
US9658921B2 (en) * 2013-10-31 2017-05-23 Samsung Display Co., Ltd. Maximal transition hamming codes
DE112015001607T5 (de) * 2014-04-01 2017-01-05 Lattice Semiconductor Corporation Orthogonale Datenorganisation für Fehlerdetektion und -korrektur in seriellen Videoschnittstellen
CN106416085A (zh) * 2014-05-23 2017-02-15 富士通株式会社 运算电路、编码电路以及解码电路
US9780809B2 (en) * 2015-04-30 2017-10-03 Sandisk Technologies Llc Tracking and use of tracked bit values for encoding and decoding data in unreliable memory
US9720612B2 (en) * 2015-04-30 2017-08-01 Sandisk Technologies Llc Biasing schemes for storage of bits in unreliable storage locations
CN104917592A (zh) * 2015-06-11 2015-09-16 天津大学 对位宽为10的数据进行检错和纠错的电路
WO2017002291A1 (ja) * 2015-07-02 2017-01-05 ソニー株式会社 通信装置、通信システム、通信方法およびプログラム
WO2017023038A1 (ko) * 2015-08-03 2017-02-09 엘지전자 주식회사 무선 통신 시스템에서 비트 스트림 전송 방법 및 처리 방법
US10599518B2 (en) * 2015-12-31 2020-03-24 Texas Instruments Incorporated Protecting data memory in a signal processing system
JP6971538B2 (ja) * 2016-05-18 2021-11-24 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
JP6885027B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885029B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885028B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885026B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885030B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885025B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6972664B2 (ja) * 2017-05-31 2021-11-24 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
CN107612561B (zh) * 2017-09-30 2021-02-02 武汉虹信科技发展有限责任公司 一种编码、译码方法及装置
JP6930376B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP7338752B2 (ja) * 2017-10-31 2023-09-05 ソニーグループ株式会社 受信装置、及び、受信方法
JP6930375B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP7338751B2 (ja) * 2017-10-31 2023-09-05 ソニーグループ株式会社 受信装置、及び、受信方法
JP6930377B2 (ja) 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930374B2 (ja) 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930373B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930372B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP7119431B2 (ja) 2018-01-18 2022-08-17 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
US10409680B1 (en) * 2018-05-24 2019-09-10 Micron Technology, Inc. Progressive length error control code
US10496478B1 (en) * 2018-05-24 2019-12-03 Micron Technology, Inc. Progressive length error control code
CN110740009B (zh) * 2018-07-20 2022-08-12 富联精密电子(天津)有限公司 数据传输校验装置及方法
US20220139487A1 (en) * 2020-10-29 2022-05-05 Micron Technology, Inc. Techniques for detecting a state of a bus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155646A (en) * 1981-03-20 1982-09-25 Nec Corp Error correcting and error correcting code generating circuit in combination
JPS60142430A (ja) * 1983-12-28 1985-07-27 Fujitsu Ltd 誤り訂正・検出装置
US5479416A (en) * 1993-09-30 1995-12-26 Micron Technology, Inc. Apparatus and method for error detection and correction in radio frequency identification device
JP3117000B2 (ja) 1997-02-21 2000-12-11 株式会社デンソー 通信システムおよびそれに使用される電子制御装置
US7170866B2 (en) * 1999-12-08 2007-01-30 Cello Partnership Quality of service enhancements for wireless communications systems
CA2309472A1 (en) 2000-05-25 2001-11-25 Mark James Frazer Data communication channel
EP1175034A2 (en) 2000-07-18 2002-01-23 Eastman Kodak Company A packet data transmission system with adaptive packet size
US7243293B2 (en) 2003-12-23 2007-07-10 International Business Machines Corporation (18, 9) Error correction code for double error correction and triple error detection
US7596743B2 (en) * 2005-09-28 2009-09-29 Ati Technologies Inc. Method and apparatus for error management

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A E Jones et al..COMBINED CODING FOR ERROR CONTROL AND INCREASED ROBUSTNESS TO SYSTEM NONLINEARITIES IN OFDM.《Vehicular Technology Conference,1996."Mobile Technology for the Numan Race",IEEE 46th》.1996,第2卷904-908. *

Also Published As

Publication number Publication date
US20090313529A1 (en) 2009-12-17
US8769384B2 (en) 2014-07-01
US20070089044A1 (en) 2007-04-19
JP5226519B2 (ja) 2013-07-03
US7596743B2 (en) 2009-09-29
EP1929637A2 (en) 2008-06-11
CN101366183A (zh) 2009-02-11
US20120124447A1 (en) 2012-05-17
US20120137192A1 (en) 2012-05-31
US8667375B2 (en) 2014-03-04
JP2009510875A (ja) 2009-03-12
WO2007036800A3 (en) 2007-07-12
US8127208B2 (en) 2012-02-28
EP1929637B1 (en) 2017-03-15
WO2007036800A2 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
CN101366183B (zh) 用于差错管理的方法和设备
CN101232348B (zh) 利用循环冗余校验纠错的装置和方法
CN1623280A (zh) 纠错译码器中的双chien搜索块
US8136013B2 (en) Burst error correction based on fire code
CN1146116C (zh) 截短法尔码的差错捕获译码方法和装置
JP4844629B2 (ja) 消失テーブルデータを組み入れるモバイルワイヤレスアプリケーションにおける誤り訂正用の装置及び方法
US7555695B2 (en) Data transmitting apparatus, data receiving apparatus, data transmitting method, and data receiving method
US6981200B2 (en) Interconnect system with error correction
US5938773A (en) Sideband signaling with parity bit schemes
US5878061A (en) Providing serial data clock signal transitions with parity bits
US20080082896A1 (en) Burst error correction with offset for correction vector based on fire code
JP3217716B2 (ja) 無線パケット通信装置
US6357031B1 (en) Serial data transmission apparatus and method with a data checking feature
US20090150727A1 (en) Data transmission method
JPH0685793A (ja) 伝送誤り検出方式
CA3098884A1 (en) Message correction and dynamic correction adjustment for communication systems
CN113595560B (zh) 一种信息纠错方法、装置、设备及存储介质
CN110741562A (zh) 向量信令码信道的流水线式前向纠错
CN113055259B (zh) 一种基于axi总线协议的功能安全保护方法
JP2001102938A (ja) 受信信号の誤り検出方法、誤り訂正方法、及び誤り訂正装置
JPS60116230A (ja) 積符号の復号方法
CN118316757A (zh) 一种以太网通讯总线的链路数据自动纠错方法与系统
US7958434B1 (en) Method for synchronizing to a digital signal
JP2004214743A (ja) パケット同期方式
JPH0827731B2 (ja) 誤り訂正方法及び装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant