KR930010934B1 - 에러정정 복호방법 및 그 장치 - Google Patents

에러정정 복호방법 및 그 장치 Download PDF

Info

Publication number
KR930010934B1
KR930010934B1 KR1019900022589A KR900022589A KR930010934B1 KR 930010934 B1 KR930010934 B1 KR 930010934B1 KR 1019900022589 A KR1019900022589 A KR 1019900022589A KR 900022589 A KR900022589 A KR 900022589A KR 930010934 B1 KR930010934 B1 KR 930010934B1
Authority
KR
South Korea
Prior art keywords
error
circuit
output
flag
horizontal
Prior art date
Application number
KR1019900022589A
Other languages
English (en)
Other versions
KR920013377A (ko
Inventor
장국현
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019900022589A priority Critical patent/KR930010934B1/ko
Publication of KR920013377A publication Critical patent/KR920013377A/ko
Application granted granted Critical
Publication of KR930010934B1 publication Critical patent/KR930010934B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

내용 없음.

Description

에러정정 복호방법 및 그 장치
제1도는 종래기술을 설명하기 위한 에러의 분포예를 나타낸 도면.
제2도는 종래의 블럭도.
제3도는 본 발명의 1실시예에 적용된 RS부호 구성도.
제4도는 본 발명에 따른 플로우챠트.
제5도는 본 발명의 1실시예에 따른 수평방향 패리터에 의한 제1복호블럭도.
제6도는 본 발명의 1실시예에 따른 수직방향 패리터에 의한 제2복호블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
41 : 신드롬(Syndrome)연산회로
42, 44, 47, 50, 52, 53, 54, 59, 61 : 지연회로
43 : 인콤플리트(Incomplete) 2에러 정정복호회로
45 : 에러정정판별회로 46 : 버퍼
48 : 에러위치검출회로 49 : 소실플래그부가회로
51 : 버스트에러플래그부가회로 55 : 메모리부
56 : 수평/수직방향변환기 57 : 에러플래그카운터
58 : 제어회로 60 : 소실정정회로
본 발명은 디지탈 비디오 카세트 레코더 등의 에러정정복호에 관한 것으로, 특히 전체적인 에러정정능력이 향상되도록 한 에러정정복호방법 및 그 장치에 관한 것이다. 종래에는, 제1도에 도시한 바와 같이 정정능력 미만의 심볼에서, 즉 1심볼에러(A1, B1)를 정정한 후에 에러검출된 부호어에 대하여 정정능력, 예를 들어 2심볼에러까지 정정이 가능한지를 계산하다. 그리고, 정정가능한 에러(A2, B2)에 대하여 에러위치가 연속하여 있는지를 판단한다. 정정가능하고 동시에 에러위치가 동시에 있는 경우(B2)에는 짧은 버스트에러가 발생했다고 판단하고 정정한다. 또한, 위치가 연속하지 않더라도 에러 패턴이 비트단위로 2개의 에러인 경우(A2)에는 랜덤에러가 2개 발생하였다고 판단하고 그 에러를 정정한다. 이러한 경우 외에는 도시한 부호(C)와 같이 긴 버스트에러가 발생했거나 랜덤에러가 다수발생했다고 판단하고 정정을 행하지 않고 소실플래그를 발생한다. 사용하는 부호가 2중부호인 경우에는 제2단의 정정에서 이러한 소실플래그를 이용하여 소실정정을 행한다.
그외의 경우에는 소실플래그가 부가된 데이타에 대하여 연관이 있는 데이타로 치환하는 보간 또는 수정처리를 한다. 제2도는 종래의 블럭도로서, RS부호를 사용하고 패리터수가 4심볼인 경우이다. 입력단(1)에 입력된 데이타는 신드롬연산회로(2)에 입력되어 연산되고, 그 출력에 따라 1심볼 에러계산회로(3)는 에러위치(D1)와 크기(E1)를 계산하고 절환회로(9)로 출력한다. 여기에서의 연산은 롬(ROM)등을 사용하여 실행한다. 1정정 가능한 경우에는 1정정플래그(F1)를 제어회로(7)로 출력한다. 제어회로(7)는 1정정플래그(F1)를 받아서 1정정제어신호(G1)를 절환회로(9)로 출력한다. 2심볼에러계산회로(4)는 2개의 에러위치(D2)와 크기(E2)를 계산하여 절환회로(9), 에러위치판정회로(5), 에러크기판정회로(6)로 출력한다. 2정정가능한 경우에는 플래그(F2)를 제어회로(7)로 출력한다. 여기서, 1정정가능한 경우에는 2정정플래그(F2)는 발생되지 않는 것으로 한다. 에러위치판정회로(5)는 2개의 에러위치가 연속하여 있다고 판정될 경우 정정가능플래그(H)를 제어회로(7)로 출력한다. 에러크기판정회로(6)는 에러크기가 각각 1비트인 경우에 정정가능플래그(I)를 제어회로(7)로 출력한다. 제어회로(7)는 정정플래그(F2)가 있고 동시에 정정가능플래그(H, I)중 한쪽이 발생한 경우에 2정정제어신호(G2)를 절환회로(9)로 출력한다. 전환회로(9)는 1정정제어신호(G1)가 1인 경우 에러위치(D1), 에러크기(E1)를 에러정정회로(11)로 출력한다. 또한, 2정정제어신호(G2)가 1인 경우에는 에러위치(D2), 에러크기(E2)를 에러정정회로(11)로 출력한다.
1정정제어신호(G1)와 2정정제어신호(G2)가 모두 0인 경우에는 에러위치와 에러크기가 모두 0으로 되어 에러정정회로(11)로 출력한다. 그와 동시에, 소실플래그 발생회로(8)로 소실플래그(J)를 소실플래그 출력단자(B)로 출력한다. 여기서, 1정정제어신호(G1), 2정정제어신호(G2)가 모두 1인 상태는 없는 것으로 한다. 한편, 입력데이타는 지연회로(10)에 따라 일정시간 지연되고 지연데이타(K)를 에러정정회로(11)로 입력된다. 이 에러정정회로(11)에서는 지연데이타(K)와 에러위치 및 크기가 입력되어 에러가 정정되고 정정후 출력데이타(L)가 출력단자(12)로 출력된다. 그러나, 이와 같은 종래 기술은 제1단복호시 입력데이타 1또는 2에러가 발생한 경우는 정정을 하고 그외의 경우에는 긴 버스트에러로 간주하여 소실플래그를 출력함으로써 에러가 3개 또는 4개만 있는 경우에도 긴 버스트에러로 간주되므로 제2단복호의 소실정정능력을 초과하는 경우가 많이 발생하게 된다. 또한, 제1단복호시 짧은 버스트에러, 랜덤에러로 나누어 처리함으로써 장치가 불필요하게 복잡해지는 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제1단복호시 버스트에러라고 인식되는 경우를 줄여 제2단복호시 소실정정능력을 향상시킬 수 있도록 한 에러정정복호방법에 있다. 본 발명의 다른 목적은 본 발명에 따른 에러정정복호방법을 실시할 수 있도록 한 에러정정복호장치를 제공하는 것이다. 이와 같은 목적을 달성하기 위한 본 발명의 특징은 수평방향에 대해 n(n은 정수)심볼의 에러정정능력 및 2n 심볼의 에러검출능력을 갖는 패리터를 부가하고 수직방향에 대해 m(m은 정수)심볼의 소실정정능력을 갖는 패리터를 부가한 RS부호(Reed Solomon code)에 있어서, 수평방향의 일정입력데이타에 의해 신드롬연산을 행하는 스텝과, 신드롬연산에 따라 수평방향의 에러가 n이하이면 에러정정하여 메모리시키는 스텝과, 정정이 불가능하면 수평방향의 에러가 검출기 가능한가를 판단하여 검출가능한 경우 수평에러위치플래그를 부가하여 메모리시키는 스텝과, 검출이 불가능하면 버스트에서 플래그를 부가하여 메모리시키는 스텝과, 검출이 불가능하면 버스트에서 플래그를 부가하여 메모리시키는 스텝과, 일정량의 데이타가 메모리되면 수평/수직방향 변환하여 수직방향으로 데이타를 출력하고 수직방향의 에러플래그가 m이하일 경우 수직방향소실정정을 행하는 스텝과, m이상일 경우 그대로 출력하고 후단에서 수정을 행하도록 한 스텝으로 이루어진 에러정정복호방법에 있다.
본 발명의 다른 목적은 입력데이타에 의해 신드롬이 연산되는 신드롬연산회로와, 입력데이타와 신드롬연산회로의 출력에 따라 n에러 이하의 경우를 정정하기 위한 인콤플리트 n에러정정복호회로와, 입력데이타와 인콤플리트 n에러정정복호회로의 출력을 비교하여 에러가 정정되었는지를 판별하기 위한 에러 정정판별회로와, 신드롬연산회로의 출력과 인콤플리트 n에러정정복호회로의 출력과 에러정정판별회로의 출력을 받아서 에러위치를 검출하기 위한 에러위치검출회로와, 에러위치검출회로의 에러위치검출에 따라 에러위치에 소실플래그를 부가하기 위한 소실플래그부가회로와, 에러위치검출회로에서의 에러가 2n이상일 경우에 일정량의 입력데이타 전체에 소실플래그를 부가하기 위한 버스트에러플래그부가회로와, 에러정정판별회로에서 정정된 데이타와 소실플래그부가회로의 출력데이타와 버스트에서 플래그부가회로의 출력데이타가 기억되는 메모리부로 된 수평방향 패리터에 의한 제1복호부와, 메모리부에 수평방향으로 순차입력된 신호를 수직방향으로 순차출력하기 위한 수평/수직방향변환기와, 수평/수직방향변환기출력의 에러플래그수를 계산하는 에러플래그카운터와, 에러플래그카운터의 출력인 에러플래그수에 따라 제어신호를 발생하는 제어회로와, 에러플래그수가 m이하인 제어신호를 받아서 수평/수직방향변환기의 출력데이타를 소실정정하여 출력하기 위한 소실정정회로와, 에러플래그수가 m이상인 제어신호를 받아서 수평/수직방향변환기의 출력데이타를 지연하여 그대로 출력시키기 위한 지연회로로 된 수직방향 패리터에 의한 제2복호부로 구성된 에러정정복호장치에 있다.
이하, 본 발명을 첨부도면에 의하여 상세히 설명한다.
제3도는 본 발명의 1실시예에 적용된 RS부호 구성도로서, 수평방향데이타심볼 60개에 대하여 4심볼을 패리터에 부가한 RS(64, 60)와 수직방향데이타심볼 30개에 대하여 2심볼을 패리터로서 부가한 RS(32, 30)를 나타낸 것이다. 각 데이타전송은 심볼단위, 예를 들어 8비트 단위로 이루어진다. 수평방향의 패리터로서 4심볼을 사용하므로 이 방향의 제1복호시에는 2심볼 이하의 에러정정 또는 4심볼 이하의 에러검출이 가능하게 된다. 또한, 수직방향의 패리터로서 2심볼을 사용하므로 이방향의 제2복호시에는 2심볼 이하의 소실정정이 가능하게 된다. 본 발명에 따른 플로우챠트인 제4도를 참조하여 본 발명을 설명하면, 우선 수평방향의 일정 입력데이타에 따라서 (스텝(21)) 신드롬을 연산하고(스텝(22)), 신드롬연산 결과의 에러갯수를 카운트하여(스텝(23))에러가 없으면 (에러갯수=0) 그대로 출력하고, 에러갯수가 일정치 이하이면 (X≤n)수평에러정정(스텝(24))을 실시한다. 그리고 에러갯수가 일정치 이상이면 (X>n) 수평방향에러의 검출이 가능한가를 판단하여 (스텝(25)), 가능하면 검출된 에러에 대하여 수평에러위치 플래그를 부가하고(스텝(26)), 불가능하면 버스트에러 플래그를 부가한다(스텝(27)).
일정량의 데이타가 메모리되면(스텝(28)), 메모리부에 수평방향으로 순차입력된 신호를 수직방향으로 변환하고(스텝(29)), 순차적으로 데이타를 읽어 수직방향으로 패리터심볼을 사용해서 수직방향의 에러플래그갯수가 m개 이하인가를 판단하여(스텝(30)), m개 이하이면 수직방향 소실정정을 행하고 (스텝(31)), m개 이상이면 그대로 출력하여 후단의 수정장치에서 수정을 행하도록 한다.
제5도는 본 발명의 1실시예에 따른 수평방향패리터에 의한 제1복호블럭도로서, 입력데이타(5)에 따라 신드롬이 계산되는 신드롬연산회로(41)와, 신드롬연산회로(41)의 출력과 지연회로(42)를 통해 지연된 입력데이타(5)에 따라 n에러 이하인 경우를 정정하기 위한 인콤플리트 n에러정정복호회로(43)와, 인콤플리트 n에러정정복호회로(43)의 출력과 지연회로(44)를 통해 지연된 입력데이타(5)를 비교하여 에러가 정정되었는지를 판별하는 에러정정판별회로(45)와, 버퍼(46)를 거친 인콤플리트 n에러정정복호회로(43)의 출력과 에러정정판별회로의 출력 및 지연회로(47)를 통해 지연된 신드롬연산회로(41)의 출력을 받아 에러위치를 검출하기 위한 에러위치검출회로(48)와, 에러위치검출이 가능한 경우 에러위치검출회로(48)의 출력을 받아 에러 위치에 소실플래그를 부가하기 위한 소실플래그부가회로(49)와, 에러위치검출이 불가능한 경우 에러위치검출회로(48)의 출력과 지연회로(50)를 통해 지연된 입력데이타(5)를 받아서 일정량의 입력데이타 전체에 소실플래그를 부가하는 버스트에러플래그부가회로(51), 지연회로(52)를 통해 지연된 버퍼(46)의 출력과 지연회로(53)를 통해 지연된 소실플래그부가회로(49)의 출력과 지연회로(54)를 통해 지연된 버스트에러플래그부가회로(51)의 출력을 메모리하기 위한 메모리부(55)로 구성된다.
동작을 살펴보면, 입력되는 데이타(5)는 신드롬연산회로(41)로 입력되어 신드롬이 계산되고, 인콤플리트 2에러 정정복호회로(43)는 이 신드롬출력과 지연회로(42)를 통해 지연된 입력데이타(5)를 받아서 입력데이타가 2에러 이하인 경우에는 정정을 행하고 3개 이상일 경우에는 입력데이타를 그대로 출력한다. 에러정정판별회로(45)에서는 인콤플리트 2에러 정정복호회로(43)의 출력과 지연회로(44)를 통해 지연된 입력데이타(5)를 받아서 비교하여 두 데이타에 차이가 있으면 인콤플리트 2에러정정복호회로(43)에서 에러정정을 행한 경우이므로 신호(가)를 출력하여 버퍼(46)에 입력된 인콤플리트 2에러 정정복호회로(43)의 출력을 그대로 지연회로(52)를 거쳐서 메모리부(55)로 보내고, 두 데이타가 차이가 없으면 이때는 입력데이타에 에러가 3개 이상인 경우로서 인콤플리트 2에러 정정복호회로(43)의 출력을 그대로 지연회로(52)를 거쳐서 메모리부(55)로 보내고, 두 데이타가 차이가 없으면 이때는 입력데이타에 에러가 3개 이상인 경우로서 인콤플리트 2에러 정정복호회로(43)가 정정을 행하지 않고 그대로 입력데이타를 출력할 경우이므로 신호(나)를 출력하여 버퍼(46)에 입력된 인콤프리 2에러 정정복호회로(43)의 출력을 에러위치검출회로(48)로 보낸다.
에러위치검출회로(48)는 버퍼(46)의 출력과 지연회로(47)를 통한 신드롬연산회로(41)의 출력을 받아서 에러위치검출이 가능한 경우는 소실플래그부가회로(44)에서 에러위치에 소실플래그를 부가하여 지연회로(53)를 거쳐 메모리부(55)에 보내고, 에러위치를 검출할 수 없는 경우에는 에러위치를 검출할 수 없으므로 일정량의 데이타 전체에 소실플래그를 붙이는 버스트에러플래그 부가회로(51)를 통해 지연회로(54)를 거쳐 메모리부(55)로 보낸다. 제6도는 본 발명의 1실시예에 따른 수직방향 패리터에 의한 제2복호블럭도로서, 제5도의 메모리부(55)의 출력을 수평방향, 즉 행방향의 신호를 수직방향, 즉 열방향변환시키는 수평/수직방향변환기(56)와, 수평/수직방향변환기(56)의 출력신호에 에러플래그수를 계산하는 에러플래그카운터(57)와, 에러플래그카운터의 출력된 에러플래그수에 따라 제어신호(다,라)를 발생하기 위한 제어신호(58)와, 지연회로(59)를 통해 지연된 수평/수직방향변환기(56)의 출력데이타를 제어회로(58)의 제어신호(다)에 따라 소실정정하여 출력하기 위한 소실정정회로(60)와, 수평/수직방향변환기(56)의 출력데이타를 지연하고 제어회로(58)의 제어신호(라)에 의하여 지연된 수평/수직방향변환기(56)의 출력데이타를 그대로 출력시키기 위한 지연회로(61)로 구성된다.
동작을 살펴보면, 제1복호처리를 끝내고 메모리부(55)에 입력된 데이타는 수평방향으로 에러수가 2개 이하일 경우 인콤플리트 2에러 정정복호회로(43)에서 정정된 데이타와, 에러위치검출이 가능한 에러위치검출회로(48)에서 에러심볼에 소실플래그가 부가된 데이타와, 에러위치검출이 가능한 경우 수평방향의 행전체에 소실플래그가 부가된 데이타이다. 이 메모리부(55)에 수평방향, 즉 행방향으로 순차입력된 신호는 수평/수직방향변환기(56)를 통해 수직방향, 즉 열방향으로 순찰출력되어 에러플래그카운터(57)에서 수직방향에 있는 에러플래그의 수를 계산하여 제어회로(58)를 출력한다.
제어회로(58)는 에러플래그의 수가 소실정정가능범위(여기서는 2심볼패리터이므로 2개까지 소실정정이 가능함)이 m이하이면 제어신호(다)를 소실정정회로(60)로 출력하고, 소실정정회로(60)는 이 신호(다)를 받아 수평/수직방향변환기(56)에서 지연회로(59)를 통해 지연된 데이타를 소실정정하여 출력한다. 또한, 에러플래그카운터(57)에서 에러플래그의 수가 m이상으로 출력되면 제어회로(58)는 제어신호(라)를 출력하여 지연회로(61)에서 지연된 수평/수직방향변환기(56)의 데이타를 그대로 출력시켜 후단의 수정장치(도시하지 않음)에서 수정을 행하도록 한다.
본 발명의 실시예는 RS(64, 60) ×RS(32, 30)를 사용하였지만 데이타수와 패리터수를 변경할 수도 있는 것은 물론이다.
이상 설명한 바와 같이, 본 발명에 따르면 제1단복호시 에러패리터에 따라 랜덤에러, 버스트에러를 구별하지 않고 복호를 행함으로써 알고리즘 및 장치의 간소화를 도모할 수 있으며, 먼저 에러를 검출하여 동일한 패리터를 사용할때 정정가능할 범위내에 있는 에러가 발생하면 에러정정을 행하고 정정가능한 범위보다 에러가 많으면 검출알고리즘을 사용하여 에러검출을 행함으로써 버스트에러라고 인식되는 경우를 줄이게 되므로 제2단복호시 소실정정능력이 향상되고 전체적인 에러정정능력이 향상되는 효과가 있다.

Claims (2)

  1. 수평방향에 대해 n(n은 정수)심볼의 에러정정능력 및 2n심볼의 에러검출능력을 갖는 패리터를 부가하고 수직방향에 대해 m(m은 정수)심볼의 소실정정능력을 갖는 패리터를 부가한 RS부호에 있어서, 수평방향에 입력데이타를 신드롬 연산하는 제1스텝(22)과, 상기 신드롬연산결과 에러갯수를 판단하는 제2스텝(23)과, 상기 제2스텝에서 여러 갯수가 "0"인 경우는 입력데이타를 그대로 출력하고, 여러갯수가 n개 이하인 경우 수평에러를 정정하는 제3스텝(24)과, 상기 제2스텝에서 여러 갯수가 n개 이상이면 수평방향의 에러가 검출가능한지를 판단하는 제4스텝(25)과, 상기 제4스텝에서 에러검출이 가능한 경우 수평에러위치플래그를 부가(26)하고 에러검출이 불가능한 경우는 버스트에러 플래그를 부가(27)하는 제5스텝과, 상기 제3, 제5스텝의 출력을 메모리(28)하고 수평/수직방향으로 변환(29)하여 수직방향으로 데이타를 출력하는 제6스텝과, 상기 제6스텝의 수직방향 데이타를 입력받아 에러플래그 갯수를 파악하여 m이하인 경우 수직방향의 소실정정을 수행하고 m이상인 경우 그대로 출력하여 후단에서 수정을 하는 제7스텝으로 포함하여 이루어 짐을 특징으로 하는 에러정정복호방법.
  2. 입력데이타에 의해 신드롬이 연산되는 신드롬연산회로(41)와, 상기 입력데이타와 상기 신드롬연산회로의 출력에 따라 n에러 이하의 경우를 정정하기 위한 인콤플리트 n에러정정복호회로(43)와, 상기 입력데이타와 상기 인콤플리트 n에러정정복호회로(43)의 출력을 비교하여 에러가 정정되었는지를 판별하기 위한 에러정정판별회로(45)와, 상기 신드롬연산회로(41)의 출력과 상기 인콤플리트 n에러정정복호회로(43)의 출력과 상기 에러정정판별회로(45)의 출력을 받아서 에러위치 검출이 가능한 경우 에러위치를 검출하기 위한 에러위치검출회로(48)와, 상기 에러위치검출회로(48)의 에러위치검출에 따라 에러위치에 소실플래그를 부가하기 위한 소실플래그부가회로(49)와, 상기 에러위치검출회로(48)에서의 에러위치검출이 불가능한 경우에 일정량의 입력데이타전체에 소실플래그를 부과하기 위한 버스트에러플래그부가회로(51)와, 상기 에러정정판별회로(45)에서 정정된 데이타와 상기 소실플래그부가회로(49)의 출력데이타와 상기 버스트에러플래그부가회로(51)의 출력데이타가 기억되는 메모리부(55)로 된 수평방향패리터에 의한 제1복호부와, 상기 메모리부(55)에 수평방향으로 순차입력된 신호를 수직방향으로 순차출력하기 위한 수평/수직방향변환기(56)와, 상기 수평/수직방향변환기(56)의 출력의 에러플래그수를 계산하는 에러플래그카운터(57)와, 상기 에러플래그카운터(57)의 출력인 에러플래그에 따라 제어신호를 발생하는 제어회로(58)와, 상기 에러플래그수가 m이하인 제어신호를 받아서 상기 수평/수직방향변환기(56)의 출력데이타를 소실정정하여 출력하기 위한 소실정정회로(60)와, 상기 에러플러그수가 m이상인 제어신호를 받아서 상기 수평/수직방향변환기(56)의 출력데이타를 지연하여 그대로 출력시키기 위한 지연회로로 된 수직방향패리터에 의한 제2복호부로 구성된 에러정정복호장치.
KR1019900022589A 1990-12-31 1990-12-31 에러정정 복호방법 및 그 장치 KR930010934B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900022589A KR930010934B1 (ko) 1990-12-31 1990-12-31 에러정정 복호방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900022589A KR930010934B1 (ko) 1990-12-31 1990-12-31 에러정정 복호방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR920013377A KR920013377A (ko) 1992-07-28
KR930010934B1 true KR930010934B1 (ko) 1993-11-17

Family

ID=19309056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022589A KR930010934B1 (ko) 1990-12-31 1990-12-31 에러정정 복호방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR930010934B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467270B1 (ko) * 2002-03-12 2005-01-24 엘지전자 주식회사 에러 정정장치 및 방법

Also Published As

Publication number Publication date
KR920013377A (ko) 1992-07-28

Similar Documents

Publication Publication Date Title
JP3137119B2 (ja) 誤り訂正装置
EP0217292B1 (en) A code error correcting method
US4653052A (en) Method for decoding double-encoding codes and apparatus using the same
NL9402204A (nl) Fout-corrigerende decodeerinrichting en foutcorrectiedecodeerwerkwijze.
US5420873A (en) Apparatus for decoding BCH code for correcting complex error
US7472336B2 (en) Data detector and multi-channel data detector
JP3214478B2 (ja) 誤り訂正復号装置
CA1329835C (en) Word synchronization system
US5852639A (en) Resynchronization apparatus for error correction code decoder
KR930010934B1 (ko) 에러정정 복호방법 및 그 장치
KR0148004B1 (ko) 착오 정정장치
KR950007977B1 (ko) 디지탈 정보신호의 동기화 방법 및 장치
EP0650266B1 (en) An error correction code decoder and a method thereof
CA1234222A (en) Method and apparatus for error correction
US4521886A (en) Quasi-soft decision decoder for convolutional self-orthogonal codes
US5357526A (en) Method and apparatus for correcting errors of compressed data
JPH0546131B2 (ko)
JPH048974B2 (ko)
JPS6160618B2 (ko)
JP2796291B2 (ja) 誤り訂正方式
JP2600581B2 (ja) 符号同期回路
KR19980066078A (ko) 수신 데이터의 오류를 검출하는 회로 및 방법
KR100219524B1 (ko) 곱 코드 에러 정정 방법
JP3595271B2 (ja) 誤り訂正復号方法および装置
JP2662457B2 (ja) Bch符号復号回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031008

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee