JP7082311B2 - データ通信装置 - Google Patents
データ通信装置 Download PDFInfo
- Publication number
- JP7082311B2 JP7082311B2 JP2017215646A JP2017215646A JP7082311B2 JP 7082311 B2 JP7082311 B2 JP 7082311B2 JP 2017215646 A JP2017215646 A JP 2017215646A JP 2017215646 A JP2017215646 A JP 2017215646A JP 7082311 B2 JP7082311 B2 JP 7082311B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data communication
- communication device
- signal
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Description
図3は、本発明の一実施形態に係るデータ通信装置の構成例を示すブロック図である。図3に示されるデータ通信装置100は、図1に示される通信システム1に含まれる所定のスレーブデバイスに相当する。具体的に、データ通信装置100は、クロック生成回路110、クロック制御信号生成回路120、通信開始/終了検出回路130、リセット回路140、リセット検出回路150及びデータ処理制御回路160を備える。
図7は、本発明の一実施形態に係るデータ通信装置において通信されるデータ構造の一例を示す図である。具体的に、図7において(1)及び(2)は、バス上にスレーブアドレスが一致するスレーブデバイスがある場合のデータ構造を示し、(3)及び(4)は、バス上にスレーブアドレスが一致するスレーブデバイスがない場合のデータ構造を示す。また、(1)及び(3)は、書き込みの場合のデータ構造を示し、(2)及び(4)は、読み出しの場合のデータ構造を示す。なお、図7における符号は、S:スタートコンディション、P:ストップコンディション、A:ACK、N:NACK、W:書き込み要求、R:読み出し要求、T:トランジションビット、SA:スレーブアドレス、Dwr:書き込みデータ、Drd:読み出しデータ、を意味する。以下の図においても同様である。
図10は、本発明の一実施形態に係るデータ通信装置がデータを受信する場合のフローチャートを示す図である。当該スレーブデバイスは、図8に示されるステップS3において、スレーブアドレスSAが自デバイスに割り当てられたスレーブアドレスと一致すると判定され、通信状態が継続しているものとする。また、以下の説明では、データのエラーチェックにおいてパリティチェックが用いられる場合が例として示されているが、エラーチェックの方法は特に限定されない。また、内部クロック信号sl-clkの停止の手順については、上述の実施形態と同様であるため、詳細な説明を省略する。
図11は、本発明の一実施形態に係るデータ通信装置において通信されるデータ構造の一例を示す図である。具体的に、図11における(1)~(3)は、バス上に接続された全てのスレーブデバイスを指定するブロードキャストアドレスSAbが含まれる場合のデータ構造を示す。なお、図11における符号は、SR:スタートリピートコンディション、C:コマンド、SAb:ブロードキャストアドレス、SA(i):i番目のスレーブアドレス(iは整数)、を意味する。以下の図においても同様である。
図13は、本発明の一実施形態に係るデータ通信装置において通信されるデータ構造の一例を示す図である。具体的に、図13は、スレーブアドレスの割り当てを動的に行う場合(以下、「動的アドレス割り当て」とも呼ぶ。)のデータ構造を示す。なお、図13に示される符号は、SAwr:スレーブアドレスを意味する。以下の図においても同様である。
図15は、本発明の一実施形態に係るデータ通信装置において通信されるデータ構造の一例を示す図である。具体的に、図15における(1)及び(2)は、スレーブデバイスが割り込み要求を行う場合のデータ構造を示す。なお、(1)は割り込み要求が許可された場合のデータ構造を示し、(2)は割り込み要求が許可されなかった場合のデータ構造を示す。
図17は、本発明の一実施形態に係るデータ通信装置が対応しない動作モードにおいて通信を行う場合のフローチャートを示す図である。なお、データ構造については、例えば図11に示される(2)と同様であるため、図示を省略する。
Claims (13)
- マスターデバイスとの間でバスを経由してデータの通信を行うデータ通信装置であって、
前記バス上のクロック信号及び前記データに基づいて通信の開始及び終了を検出する通信開始終了検出回路と、
前記データ通信装置のリセット状態が開始された後、前記通信開始終了検出回路から通信の開始を示す開始検出信号が供給されるまでの間、状態信号を出力するリセット検出回路と、
前記状態信号と、前記通信開始終了検出回路で通信の終了が検出されたことを示す終了検出信号と、の少なくともいずれかが検出された状態に応じたクロック制御信号を出力するクロック制御信号生成回路と、
前記バス上のクロック信号に基づいて、内部クロック信号を生成するクロック生成回路と、
前記内部クロック信号が供給され、前記マスターデバイスとの前記データの通信処理を制御するデータ処理制御回路と、
を備え、
前記クロック生成回路は、前記クロック制御信号に基づいて、前記データ通信装置が前記リセット状態の場合、及び、前記リセット状態の解除後、前記通信の開始までの間、前記内部クロック信号の生成を停止する、
データ通信装置。 - 前記データ通信装置は、電源電圧が所定レベル未満の場合に前記リセット状態を維持するためのリセット信号を出力するリセット回路をさらに備える、
請求項1に記載のデータ通信装置。 - 前記データ処理制御回路は、前記データが前記内部クロック信号を停止させる停止条件に該当する場合に停止信号を生成し、前記クロック制御信号生成回路に供給する、
請求項1又は2に記載のデータ通信装置。 - 前記停止条件は、前記データに含まれるスレーブアドレスが所定のエラーパターンに該当することを含む、
請求項3に記載のデータ通信装置。 - 前記停止条件は、前記データに含まれる読み出し又は書き込みデータが所定のエラーパターンに該当することを含む、
請求項3に記載のデータ通信装置。 - 前記停止条件は、前記データのデータ量が所定の量を超えたことを含む、
請求項3に記載のデータ通信装置。 - 前記停止条件は、前記データに含まれるコマンドが所定のエラーパターンに該当することを含む、
請求項3に記載のデータ通信装置。 - 前記停止条件は、前記データ通信装置のアドレスが動的に割り当てられる場合に、当該データ通信装置が前記バスに接続された他のデータ通信装置との調停に負けたことを含む、
請求項3に記載のデータ通信装置。 - 前記停止条件は、前記データ通信装置のアドレスが動的に割り当てられる場合に、当該データ通信装置に割り当てられたアドレスが所定のエラーパターンに該当することを含む、
請求項3に記載のデータ通信装置。 - 前記停止条件は、前記データ通信装置のアドレスが動的に割り当てられる場合に、当該データ通信装置の割り当てが終了したことを含む、
請求項3に記載のデータ通信装置。 - 前記停止条件は、前記マスターデバイスからクロック信号が供給されている状態において前記データ通信装置が割り込み要求をした場合に、当該データ通信装置が前記バスに接続された他のデータ通信装置との調停に負けたことを含む、
請求項3に記載のデータ通信装置。 - 前記停止条件は、前記マスターデバイスからクロック信号が供給されている状態において前記データ通信装置が割り込み要求をした場合に、前記マスターデバイスから前記割り込み要求を拒否されたことを含む、
請求項3に記載のデータ通信装置。 - 前記停止条件は、前記データ通信装置が対応しない動作モードによって前記データが通信されることを含む、
請求項3に記載のデータ通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017215646A JP7082311B2 (ja) | 2017-11-08 | 2017-11-08 | データ通信装置 |
US16/180,567 US10459872B2 (en) | 2017-11-08 | 2018-11-05 | Data communication apparatus |
CN201811324319.4A CN109753136B (zh) | 2017-11-08 | 2018-11-08 | 数据通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017215646A JP7082311B2 (ja) | 2017-11-08 | 2017-11-08 | データ通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019087097A JP2019087097A (ja) | 2019-06-06 |
JP7082311B2 true JP7082311B2 (ja) | 2022-06-08 |
Family
ID=66328510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017215646A Active JP7082311B2 (ja) | 2017-11-08 | 2017-11-08 | データ通信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10459872B2 (ja) |
JP (1) | JP7082311B2 (ja) |
CN (1) | CN109753136B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020182576A (ja) * | 2019-04-30 | 2020-11-12 | 株式会社大一商会 | 遊技機 |
CN110248102B (zh) * | 2019-07-22 | 2021-01-15 | 中国大恒(集团)有限公司北京图像视觉技术分公司 | 一种工业相机缓冲方法 |
US11209891B2 (en) | 2019-11-27 | 2021-12-28 | Robert Bosch Gmbh | Clock control to increase robustness of a serial bus interface |
US10956356B1 (en) * | 2019-11-27 | 2021-03-23 | Robert Bosch Gmbh | Clock control to increase robustness of a serial bus interface |
CN116028414B (zh) * | 2023-03-28 | 2023-06-27 | 拓尔微电子股份有限公司 | 功耗控制电路和控制装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008293230A (ja) | 2007-05-24 | 2008-12-04 | Nec Engineering Ltd | データ転送装置 |
JP2016063359A (ja) | 2014-09-17 | 2016-04-25 | 株式会社東芝 | バスインタフェース回路 |
WO2017056917A1 (ja) | 2015-10-01 | 2017-04-06 | ソニー株式会社 | 通信システム、デバイス、マスタデバイス、スレーブデバイス、通信システムの制御方法、および、プログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06324985A (ja) * | 1993-05-18 | 1994-11-25 | Mitsubishi Electric Corp | データ処理装置 |
JP4791696B2 (ja) * | 2004-03-02 | 2011-10-12 | オンセミコンダクター・トレーディング・リミテッド | データ転送メモリ及びモジュール |
US20120054379A1 (en) * | 2010-08-30 | 2012-03-01 | Kafai Leung | Low power multi-touch scan control system |
WO2013077012A1 (ja) * | 2011-11-25 | 2013-05-30 | 三菱電機株式会社 | 通信装置、通信方法、及び通信システム |
US9252900B2 (en) * | 2012-06-01 | 2016-02-02 | Blackberry Limited | Universal synchronization engine based on probabilistic methods for guarantee of lock in multiformat audio systems |
JP6178060B2 (ja) * | 2012-09-26 | 2017-08-09 | 日本電産サンキョー株式会社 | 情報処理装置およびデータ通信方法 |
US9292036B2 (en) * | 2013-05-24 | 2016-03-22 | Arm Limited | Data processing apparatus and method for communicating between a master device and an asynchronous slave device via an interface |
US9436647B2 (en) * | 2013-09-13 | 2016-09-06 | Stmicroelectronics Asia Pacific Pte Ltd | IIC bus start-stop detection circuit |
CN106598891B (zh) * | 2015-10-15 | 2021-04-30 | 恩智浦美国有限公司 | 集成电路间i2c总线系统中的从设备报警信号 |
KR102618563B1 (ko) * | 2016-07-01 | 2023-12-27 | 삼성전자주식회사 | 집적 회로 장치와 이를 포함하는 전자 장치 |
-
2017
- 2017-11-08 JP JP2017215646A patent/JP7082311B2/ja active Active
-
2018
- 2018-11-05 US US16/180,567 patent/US10459872B2/en active Active
- 2018-11-08 CN CN201811324319.4A patent/CN109753136B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008293230A (ja) | 2007-05-24 | 2008-12-04 | Nec Engineering Ltd | データ転送装置 |
JP2016063359A (ja) | 2014-09-17 | 2016-04-25 | 株式会社東芝 | バスインタフェース回路 |
WO2017056917A1 (ja) | 2015-10-01 | 2017-04-06 | ソニー株式会社 | 通信システム、デバイス、マスタデバイス、スレーブデバイス、通信システムの制御方法、および、プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2019087097A (ja) | 2019-06-06 |
US20190138491A1 (en) | 2019-05-09 |
US10459872B2 (en) | 2019-10-29 |
CN109753136A (zh) | 2019-05-14 |
CN109753136B (zh) | 2022-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7082311B2 (ja) | データ通信装置 | |
TWI701555B (zh) | 主控器件、從屬器件及用於操作其等之方法 | |
JP2018527678A5 (ja) | ||
KR20120036323A (ko) | 동적 랜덤 액세스 메모리 채널 제어기들의 병렬 트레이닝 | |
US8086767B2 (en) | Pin multiplexing | |
KR100778114B1 (ko) | 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치 | |
US8180990B2 (en) | Integrated circuit including a plurality of master circuits transmitting access requests to an external device and integrated circuit system including first and second interated circuits each including a plurality of master circuits transmitting access requests | |
JP2008293230A (ja) | データ転送装置 | |
JP5097516B2 (ja) | 制御信号通信方法、光トランシーバシステム、光トランシーバ装置 | |
JP6943478B2 (ja) | I2cバス通信用デバイス、i2cバス通信システム、i2cバス通信方法、およびi2cバス通信プログラム | |
US20140025966A1 (en) | Information processing system, system management apparatus, and integrated circuit | |
KR101082110B1 (ko) | 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치 | |
JP4906688B2 (ja) | 制御信号通信方法、光トランシーバ装置 | |
JP5314563B2 (ja) | 装置間通信システムおよび通信装置 | |
US20020184420A1 (en) | Device and method for managing wait cycles while reading a nonvolatile memory | |
CN103106157B (zh) | 存储器控制元件 | |
JP2020064413A (ja) | Qspiマスタデバイス、情報処理装置とその制御方法、並びにプログラム | |
JP2014186500A (ja) | I2cバス通信用デバイス、i2cバス通信システム、及びi2cバス通信方法 | |
JP2011061666A (ja) | インピーダンス調整装置、インピーダンス調整方法 | |
JP2008187683A (ja) | 同期式シリアルバスシステム | |
KR100295683B1 (ko) | 인터아이씨의 제너럴콜 어크날리지장치및 방법 | |
JP6555031B2 (ja) | 通信システム | |
JP2021150732A (ja) | マスタスレーブ通信システム、電子デバイス、マスタスレーブ通信システムの制御方法、電子デバイスの制御方法 | |
JP2021180448A (ja) | マスタスレーブ通信システム、電子デバイス、およびこれらの制御方法 | |
CN117331873A (zh) | 一种自动分配i2c地址的方法、系统及储存介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7082311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |