CN1480844A - 一种边界扫描测试的方法 - Google Patents
一种边界扫描测试的方法 Download PDFInfo
- Publication number
- CN1480844A CN1480844A CNA021295727A CN02129572A CN1480844A CN 1480844 A CN1480844 A CN 1480844A CN A021295727 A CNA021295727 A CN A021295727A CN 02129572 A CN02129572 A CN 02129572A CN 1480844 A CN1480844 A CN 1480844A
- Authority
- CN
- China
- Prior art keywords
- boundary scan
- boundary
- interface
- scan testing
- scanning device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
一种边界扫描测试的方法,其通过建立计算机并行端口指针与边界扫描器件引脚之间的对应关系,通过计算机并行端口产生边界扫描测试信号,直接加载到被测边界扫描器件上并接收其响应信号,来实现边界扫描测试。由于采用了本发明通过计算机并行端口实现边界扫描测试的方法,可以不需要专门的边界扫描测试控制器,使得实现成本极低。
Description
技术领域
本发明涉及测试领域,尤其涉及一种利用计算机并行端口实现的边界扫描测试的方法。
技术背景
在进行边界扫描测试时,需要产生边界扫描测试信号(TDI、TMS、TCK、/TRST)和回收测试响应(TDO),其中各信号的具体定义如下:
TAP:Test Access Port,测试存取通道;
TCK:Test Clock input,测试时钟输入;
TMS:Test Mode Select input,测试模式输入;
TDI:Test Data Input,测试数据输入;
TDO:Test Data Output,测试数据输出;
/TRST:Test Logic Reset,测试逻辑复位线。
这些信号的产生和接收一般都是通过专门的测试控制器实现的,通过硬件产生TCK,通过专门的逻辑电路产生和接收边界扫描测试信号。常见的有PCI接口的边界扫描测试控制器、ISA接口的边界扫描测试控制器、USB接口的边界扫描测试控制器等。
如图1所示,目前,进行边界扫描测试的系统一般由三个部分组成:计算机、边界扫描测试控制器和被测电路板。
如图2所示,边界扫描测试控制器一般通过计算机的PCI接口、ISA接口、USB接口或者网口等接口形式与计算机通信,将计算机发送的并行数据转化边界扫描测试需要的串行信号,同时产生边界扫描测试需要的时钟信号(TCK)。
其中,计算机可以选用PC机或者是工作站,也可以是工控机,主要负责与用户接口,响应用户操作、产生各种测试指令和数据、监控测试过程、反馈测试进度和进行测试结果的分析和诊断;同时也负责与边界扫描测试控制器接口,发送控制器的启停指令、监控控制器的执行状态。
边界扫描测试控制器主要负责接收计算机通过接口下发的测试指令和数据,生成串行的边界扫描测试信号(TCK、TDI、TMS、/TRST),通过与被测板的边界扫描测试接口将串行数据传送给被测板,完成各种测试任务;同时边界扫描测试控制器通过边界扫描测试接口接收来自的被测板的TDO信号,将测试结果通过计算机接口反馈给计算机。
计算机和控制器进行数据交换,这个接口可以是ISA、PCI插卡的形式,也可以是USB接口、以太网口的形式,甚至还可以使用仪器专用接口GPIB和VXI扩展总线模块的形式。
采用专用测试控制器的实现技术主要缺点是需要专门的硬件,增加了实现成本。虽然采用测试控制器将提高测试速度,但是大部分测试任务对速度的要求并不高,因为进行边界扫描测试的耗时非常少,常常在几秒钟之内就能完成。同时采用ISA和PCI插卡的形式,使用不是很方便,需要打开计算机箱,而使用计算机并行端口不需要打开计算机机箱。而且有的计算机现在去掉了ISA插槽,有的计算机的PCI插槽被别的应用占用,没有多余的PCI接口。采用USB接口形式,会出现在一些旧的计算机上不存在USB接口的问题。使用仪器专用接口GPIB和VXI扩展总线模块的形式,将使得实现成本增加更大。
发明内容
针对实际需求,本发明提出一种硬件成本很低,关键技术通过软件实现的边界扫描测试方法,而且使用非常方便。本发明将采用计算机并行端口这种十分常见的计算机接口形式实现边界扫描测试。
一种边界扫描测试的方法,其特征在于包括以下步骤:A、建立计算机并行端口指针与边界扫描器件引脚之间的对应关系;B、通过计算机并行端口产生边界扫描测试信号;C、将测试信号加载到被测边界扫描器件上并接收其响应信号,实现边界扫描测试。
所述的边界扫描测试的方法,步骤A中所述的对应关系建立是通过将边界扫描器件的测试引脚引出到边界扫描接口引脚上,将边界扫描接口与计算机并行端口之间建立对应关系而完成的。
所述的边界扫描测试的方法,步骤A中,当存在多个边界扫描器件时,需将边界扫描器件连接成一条扫描链,其中TDO和TDI引脚串连到边界扫描接口上,TMS、TCK和TRST并连到边界扫描接口上。
所述的边界扫描测试的方法,步骤A和B中所述的计算机中,存贮有控制程序,该控制程序控制用来生成边界扫描测试信号,并将该信号加载到被测边界扫描器件,并接收测试响应。
所述的边界扫描测试的方法,步骤B中所述的边界扫描测试信号,包括TCK、TDI、TMS、TRST。
所述的边界扫描测试的方法,步骤C中,还包括在并行端口和边界扫描测试接口之间还加置一个驱动芯片或者排阻的步骤,以防止意外情况对并行端口造成损伤。
由于采用了本发明通过计算机并行端口实现边界扫描测试的方法,可以不需要专门的边界扫描测试控制器,使得实现成本极低;同时,因为是利用计算机上常用的并行端口完成边界扫描测试,实现和应用都非常简单;另外,可以通过软件灵活地配置并行端口的某个引脚产生一个特定的边界扫描测试信号,在一定程度上可以适应不同的边界扫描测试接口形式。
附图说明
图1是现有技术中边界扫描系统组成图;
图2是边界扫描测试控制器的连接示意图;
图3是本发明利用计算机并行端口实现边界扫描测试的示意图;
图4是本发明控制程序的流程图;
图5是本发明使用的一个25针的计算机并行端口示意图;
图6是实施例中,测试多个边界扫描器件时边界扫描器件连接示意图;
图7是边界扫描接口的信号定义图;
图8是实施例中计算机并行端口与边界扫描接口的连接示意图。
具体实施方式
下面结合说明书附图来说明本发明的具体实施方式。
如图3所示,本发明的核心思想,在于建立计算机并行端口指针与边界扫描器件引脚之间的对应关系,通过计算机并行端口产生边界扫描测试信号,直接加载到被测边界扫描器件上并接收其响应信号,实现边界扫描测试。
一般来讲,在业务单板上,边界扫描器件都有一个边界扫描接口,因此,可以将边界扫描器件的测试引脚引出到边界扫描接口引脚上,其中TDO和TDI引脚串连到边界扫描接口上,TMS、TCK和TRST并连到边界扫描接口上将边界扫描接口与计算机并行端口之间建立对应关系。
计算机并行端口的每个插针引脚,实际上都是对应着实现不同的功能,可以根据这种现象,来建立计算机并行端口与被测边界扫描器件测试输入端之间的对应关系,而边界扫描器件,在业务单板上工作时,其各引脚可以引到边界扫描测试接口上,因此,可以在此原理下,建立一个对应关系。
在实际的测试中,一般的业务单板都不是只存在一个边界扫描器件,可能会存在若干个待测器件,当存在多个边界扫描器件时,只需将边界扫描器件连接成一条扫描链,将各边界扫描器件相同的引脚引入边界扫描接口同一个引脚即可。
为了防止反插、热插拔和短路等意外情况对并口造成损伤,还可以在并行端口和边界扫描测试接口之间放置一个驱动芯片和一些排阻,但是基本的连接关系并没有改变。
本发明在终端输入的计算机中,存贮有控制程序,该控制程序控制完成边界扫描测试信号的生成,并将该信号加载到被测边界扫描器件,并接收测试响应,如图4所示,是该控制程序的简要说明图。
本发明中,该边界扫描测试信号,包括TCK、TDI、TMS、TRST。
以上过程中所使用的计算机,可以是PC机,可以是便携机,可以是工作站,也可以是单片机。
下面我们看一个具体的例子,本实施例以DB25并行端口为例,如图5所示,是25针的并行端口图,该并行端口由25个信号针构成:
表1列出了D-sub接口的25针并行端口的引脚定义:
引脚(D-sub) | 名字 | 信号源 | 功能描述 |
1 | /Strobe | PC | 选通D0ˉD7(SPP) |
2 | D0 | PC | 数据位0 |
3 | D1 | PC | 数据位1 |
4 | D2 | PC | 数据位2 |
5 | D3 | PC | 数据位3 |
6 | D4 | PC | 数据位4 |
7 | D5 | PC | 数据位5 |
8 | D6 | PC | 数据位6 |
9 | D7 | PC | 数据位7 |
10 | /ACK | printer | 确认 |
11 | Busy | printer | 打印机忙 |
12 | PaperEnd | printer | 纸尽 |
13 | Select | printer | 选中打印机(在线) |
14 | /AutoLF | PC | 在回车键后自动换行 |
15 | /Error | printer | 错误 |
16 | /Init | PC | 初始化打印机(复位) |
引脚(D-sub) | 名字 | 信号源 | 功能描述 |
17 | /Select | PC | 选择打印机(置于线上) |
18 | Gnd | /Strobe、D0归地 | |
19 | Gnd | D1、D2归地 | |
20 | Gnd | D3、D4归地 | |
21 | Gnd | D5、D6归地 | |
22 | Gnd | D7、/Ack归地 | |
23 | Gnd | /Select归地 | |
24 | Gnd | Busy归地 | |
25 | Gnd | /nInit归地 |
表1并口DB25插针定义表
如图6所示,是本发明欲测试的一个业务单板,该单板上有若干个边界扫描器件,该单板带有一个边界扫描接口,电路板上的边界扫描器件连成一条链,将TDI、TGK、TMS、TRST和TDO引出到边界扫描接口上,其中TDO和TDI引脚串连到边界扫描接口上,TMS、TCK和TRST并连到边界扫描接口上。
如图7所示,是本实施例中对上述边界扫描接口的信号定义,将该边界扫描接口的信号案顺序依次编号,将TDI、TCK、TMS、TRST和TDO对应于1-5号信号引脚。其中,VCC表示电源、GND表示接地,NC,表示no connect,也就是该引脚悬空。
在本实施例中,对并行端口产生边界扫描测试信号的引脚定义如下表:
信号 | 并行端口引脚号 | 对应寄存器/位 | 信号源 |
TCK | 2 | 数据寄存器/D0 | 计算机 |
TMS | 3 | 数据寄存器/D1 | 计算机 |
/WE | 4 | 数据寄存器/D2 | 计算机 |
TDI | 8 | 数据寄存器/D7 | 计算机 |
TDO | 11 | 状态寄存器/S7(反相) | 被测板 |
/TRST | 16 | 控制寄存器/C2 | 计算机 |
表2并行端口引脚定义与边界扫描测试信号对应关系表
并行端口和被测板通过边界扫描接口相连,连接关系图如图8所示。
按照本实施例的定义,在实际测试中,通过并行端口的3号引脚输出TMS信号;4号引脚输出离散控制信号,可以用于边界扫描在板编程中控制写信号,平时输出高电平;8号引脚输出TDI信号;16号引脚输出/TRST信号;11号引脚接收TDO信号。
并行端口的2号引脚用来产生TCK时钟,本发明通过软件模拟产生TCK时钟,每产生一个TCK时钟需要两次写端口的操作,具体方法如下:给TMS和TDI赋要求的值,同时给TCK一个低电平;保持TMS和TDI的值不变,同时给TCK一个高电平,这样就通过软件模拟了一个时钟上升沿,从而使得TMS和TDI的输入有效。给WE赋值和读取TDO也是采用同样的方法。
由于采用了本发明通过计算机并行端口实现边界扫描测试的方法,可以不需要专门的边界扫描测试控制器,使得实现成本极低;同时,因为是利用计算机上常用的并行端口完成边界扫描测试,实现和应用都非常简单;另外,可以通过软件灵活地配置并行端口的某个引脚产生一个特定的边界扫描测试信号,在一定程度上可以适应不同的边界扫描测试接口形式。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书的保护范围为准。
Claims (6)
1、一种边界扫描测试的方法,其特征在于包括:A、建立计算机并行端口指针与边界扫描器件引脚之间的对应关系;B、通过计算机并行端口产生边界扫描测试信号;C、将测试信号加载到被测边界扫描器件上并接收其响应信号,实现边界扫描测试。
2、如权利要求1所述的边界扫描测试的方法,其特征在于:步骤A中所述的对应关系建立是通过将边界扫描器件的测试引脚引出到边界扫描接口引脚上,将边界扫描接口与计算机并行端口之间建立对应关系而完成的。
3、如权利要求2所述的边界扫描测试的方法,其特征在于:所述的步骤A中,当存在多个边界扫描器件时,需将边界扫描器件连接成一条扫描链,其中TDO和TDI引脚串连到边界扫描接口上,TMS、TCK和TRST并连到边界扫描接口上。
4、如权利要求1、2或3所述的边界扫描测试的方法,其特征在于:步骤A和B中所述的计算机中,存贮有控制程序,该控制程序控制用来生成边界扫描测试信号,并将该信号加载到被测边界扫描器件,并接收测试响应。
5、如权利要求1、2或3所述的边界扫描测试的方法,其特征在于:步骤B中所述的边界扫描测试信号,包括TCK、TDI、TMS、TRST。
6、如权利要求1、2或3所述的边界扫描测试的方法,其特征在于所述的步骤C中,还包括在并行端口和边界扫描测试接口之间加置一个驱动芯片或者排阻的步骤,以防止意外情况对并行端口造成损伤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02129572 CN1230748C (zh) | 2002-09-05 | 2002-09-05 | 一种边界扫描测试的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02129572 CN1230748C (zh) | 2002-09-05 | 2002-09-05 | 一种边界扫描测试的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1480844A true CN1480844A (zh) | 2004-03-10 |
CN1230748C CN1230748C (zh) | 2005-12-07 |
Family
ID=34144218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02129572 Expired - Fee Related CN1230748C (zh) | 2002-09-05 | 2002-09-05 | 一种边界扫描测试的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1230748C (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100343685C (zh) * | 2004-07-20 | 2007-10-17 | 华为技术有限公司 | 一种边界扫描链测试方法 |
CN101097242B (zh) * | 2006-06-27 | 2010-04-21 | 中兴通讯股份有限公司 | 一种边界扫描测试控制器及测试方法 |
CN102183727A (zh) * | 2011-06-01 | 2011-09-14 | 浙江大学 | 一种具有检错功能的边界扫描测试方法 |
CN103136079A (zh) * | 2013-03-06 | 2013-06-05 | 中国人民解放军国防科学技术大学 | 基于大规模计算机系统的并行边界扫描方法 |
CN104133171A (zh) * | 2014-07-31 | 2014-11-05 | 中国人民解放军空军预警学院 | 一种基于单片机的简易边界扫描测试系统及测试方法 |
CN108614205A (zh) * | 2016-12-12 | 2018-10-02 | 英业达科技有限公司 | 具自我检测功能的测试电路板及其自我检测方法 |
CN112882452A (zh) * | 2019-11-29 | 2021-06-01 | 英业达科技有限公司 | 边界扫描测试控制器的功能验证系统及其方法 |
-
2002
- 2002-09-05 CN CN 02129572 patent/CN1230748C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100343685C (zh) * | 2004-07-20 | 2007-10-17 | 华为技术有限公司 | 一种边界扫描链测试方法 |
CN101097242B (zh) * | 2006-06-27 | 2010-04-21 | 中兴通讯股份有限公司 | 一种边界扫描测试控制器及测试方法 |
CN102183727A (zh) * | 2011-06-01 | 2011-09-14 | 浙江大学 | 一种具有检错功能的边界扫描测试方法 |
CN103136079A (zh) * | 2013-03-06 | 2013-06-05 | 中国人民解放军国防科学技术大学 | 基于大规模计算机系统的并行边界扫描方法 |
CN103136079B (zh) * | 2013-03-06 | 2014-04-02 | 中国人民解放军国防科学技术大学 | 基于大规模计算机系统的并行边界扫描方法 |
CN104133171A (zh) * | 2014-07-31 | 2014-11-05 | 中国人民解放军空军预警学院 | 一种基于单片机的简易边界扫描测试系统及测试方法 |
CN108614205A (zh) * | 2016-12-12 | 2018-10-02 | 英业达科技有限公司 | 具自我检测功能的测试电路板及其自我检测方法 |
CN112882452A (zh) * | 2019-11-29 | 2021-06-01 | 英业达科技有限公司 | 边界扫描测试控制器的功能验证系统及其方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1230748C (zh) | 2005-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101038325B (zh) | 一种测试芯片的方法及装置 | |
US8521465B2 (en) | General purpose protocol engine | |
CN1243251C (zh) | 在基于事件的测试系统上用于存储器测试的模块化结构 | |
US4000460A (en) | Digital circuit module test system | |
US6766486B2 (en) | Joint test action group (JTAG) tester, such as to test integrated circuits in parallel | |
US20070061644A1 (en) | Scan verification for a device under test | |
KR20010104362A (ko) | 교차-dut 및 내부-dut 비교를 이용한 집적 회로디바이스의 병렬 테스트 | |
WO2002084668A1 (en) | Method and system to optimize test cost and disable defects for scan and bist memories | |
US7139949B1 (en) | Test apparatus to facilitate building and testing complex computer products with contract manufacturers without proprietary information | |
US6886145B2 (en) | Reducing verification time for integrated circuit design including scan circuits | |
EP2053515A1 (en) | A boundary scan method, system and device | |
CN1230748C (zh) | 一种边界扫描测试的方法 | |
CN101079328A (zh) | 在线测试期间闪存的并行编程 | |
CN100547425C (zh) | 集成电路的测试 | |
CN101303708A (zh) | 一种芯片引脚复用的代码编码的方法及装置 | |
CN102592679A (zh) | 一种闪存芯片的测试方法和闪存芯片 | |
CN1222909C (zh) | 一种flash芯片的加载方法和jtag控制器 | |
CN102183727B (zh) | 一种具有检错功能的边界扫描测试方法 | |
US7257751B2 (en) | Apparatus and method for random pattern built in self-test | |
CN115656791B (zh) | 芯片可测性设计的测试方法及测试平台 | |
CN1230885C (zh) | 一种边界扫描芯片容错测试方法及系统 | |
US6170071B1 (en) | Method for optimizing test fixtures to minimize vector load time for automated test equipment | |
CN1409502A (zh) | 一种带中央处理器通讯产品单板生产线测试的方法 | |
JP2004157986A (ja) | 論理検証システムとfpgaモジュール | |
CN1417683A (zh) | 一种异常逻辑业务仿真测试装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051207 Termination date: 20180905 |
|
CF01 | Termination of patent right due to non-payment of annual fee |