CN112882452A - 边界扫描测试控制器的功能验证系统及其方法 - Google Patents

边界扫描测试控制器的功能验证系统及其方法 Download PDF

Info

Publication number
CN112882452A
CN112882452A CN201911207071.8A CN201911207071A CN112882452A CN 112882452 A CN112882452 A CN 112882452A CN 201911207071 A CN201911207071 A CN 201911207071A CN 112882452 A CN112882452 A CN 112882452A
Authority
CN
China
Prior art keywords
test
connectors
boundary scan
verified
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911207071.8A
Other languages
English (en)
Inventor
赵晋东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201911207071.8A priority Critical patent/CN112882452A/zh
Priority to US16/721,732 priority patent/US10983163B1/en
Publication of CN112882452A publication Critical patent/CN112882452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Abstract

本发明公开了一种边界扫描测试控制器的功能验证方法，通过测试板卡上多个输入输出连接器的设置位置对应边界扫描测试控制器上多个待验证连接器的设置位置，使得测试板卡叠合定位于边界扫描测试控制器上时，该些输入输出连接器电性连接其对应的该些待验证连接器；以及测试控制主机在通过USB接口电性连接边界扫描测试控制器后，依据测试板卡的信息以及该些待验证连接器的所有操作创建测试脚本，并依据测试脚本对该些待验证连接器进行测试程序，而产生测试报告，再依据测试报告判定边界扫描测试控制器是否符合出货或生产使用需求。

Description

边界扫描测试控制器的功能验证系统及其方法
技术领域
本发明涉及一种功能验证系统及其方法，特别是边界扫描测试控制器的功能验证系统及其方法。
背景技术
现有对边界扫描测试控制器进行的功能验证方法通常是直接将边界扫描测试控制器连接至实际生产中所使用的环境架设硬件平台，并使用该硬件平台的数据创建测试脚本，再依据执行测试脚本后所取得的测试结果判定边界扫描测试控制器的功能是否正常。虽然上述方法可以验证该硬件平台用到的边界扫描控制器资源，但通常存在无法在同一环境下确认边界扫描控制器的所有资源是否良好的问题。
此外，在批量生产边界扫描测试控制器后，缺乏在其出货前进行功能验证的便捷硬件工具。再者，在产线现场维护的过程中，需要通过更换机台上边界扫描测试控制器，并执行相关测试才能确认待测板卡的工作状态，如果边界扫描测试控制器不良需要拆装并进行更换，存在维护效率低下的问题。
因此，如何设计出边界扫描测试控制器专用的功能验证方案，以解决现有技术中存在无法在同一环境下确认边界扫描控制器的所有资源是否良好的问题、缺乏在边界扫描测试控制器出货前进行功能验证的便捷硬件工具的问题以及因边界扫描测试控制器不良需要拆装并进行更换而存在产线现场维护效率低下的问题，成为目前相关业界努力的课题。
发明内容
本发明公开了一种边界扫描测试控制器的功能验证系统及其方法。
首先，本发明公开了一种边界扫描测试控制器的功能验证系统，用以对边界扫描测试控制器进行测试程序，边界扫描测试控制器包括通用序列总线(Universal SerialBus，USB)接口与多个待验证连接器。边界扫描测试控制器的功能验证系统包括：测试板卡与测试控制主机。其中，测试板卡包括多个输入输出连接器，该些输入输出连接器与该些待验证连接器一一对应，该些输入输出连接器于测试板卡的设置位置对应该些待验证连接器于边界扫描测试控制器的设置位置，使得测试板卡叠合定位于边界扫描测试控制器上时，该些输入输出连接器电性连接其对应的该些待验证连接器；测试控制主机通过USB接口电性连接边界扫描测试控制器，用以依据测试板卡的信息以及该些待验证连接器的所有操作创建测试脚本，依据测试脚本对该些待验证连接器进行测试程序，而产生测试报告，以及依据测试报告判定边界扫描测试控制器是否符合出货或生产使用需求。
此外，本发明公开了一种边界扫描测试控制器的功能验证方法，其步骤包括：提供测试控制主机、边界扫描测试控制器与测试板卡，其中，边界扫描测试控制器包括USB接口与多个待验证连接器，测试板卡包括多个输入输出连接器，该些输入输出连接器与该些待验证连接器一一对应，该些输入输出连接器于测试板卡的设置位置对应该些待验证连接器于边界扫描测试控制器的设置位置；测试控制主机通过USB接口电性连接边界扫描测试控制器；测试板卡叠合定位于边界扫描测试控制器上，使该些输入输出连接器电性连接其对应的该些待验证连接器；测试控制主机依据测试板卡的信息以及该些待验证连接器的所有操作创建测试脚本；测试控制主机依据测试脚本对该些待验证连接器进行测试程序，而产生测试报告；以及测试控制主机依据测试报告判定边界扫描测试控制器是否符合出货或生产使用需求。
本发明所公开之系统与方法如上，与现有技术的差异在于本发明是通过测试板卡上多个输入输出连接器的设置位置对应边界扫描测试控制器上多个待验证连接器的设置位置，使得测试板卡叠合定位于边界扫描测试控制器上时，该些输入输出连接器电性连接其对应的该些待验证连接器；以及测试控制主机在通过USB接口电性连接边界扫描测试控制器后，依据测试板卡的信息以及该些待验证连接器的所有操作创建测试脚本，并依据测试脚本对该些待验证连接器进行测试程序，而产生测试报告，再依据测试报告判定边界扫描测试控制器是否符合出货或生产使用需求。
通过上述的技术手段，本发明可以为边界扫描测试控制器做单独的验证设计，对边界扫描测试控制器所支援的功能提供了硬件验证基础，可以确认到边界扫描测试控制器的所有资源状况；测试板卡连接边界扫描测试控制器，部署便捷，不需要使用额外的设备；可用于边界扫描测试控制器出货前的验证；可在边界扫描测试控制器出库前进行验证，以确认边界扫描测试控制器的状况，待确认状况良好后再装设于产线设备上，可避免因更换边界扫描测试控制器所带来的不确定性因素对机台除错的影响，有效减少重工(rework)。
附图说明
图1为本发明边界扫描测试控制器的功能验证系统之一实施例系统方块图。
图2为图1的边界扫描测试控制器的功能验证系统执行边界扫描测试控制器的功能验证方法之一实施例方法流程图。
其中，附图标记：
50 边界扫描测试控制器
52 USB接口
54a、54b 电源接口
56a、56b、56c、56d 待验证连接器
56e、56f、56g、56h 待验证连接器
58a、58b 串接连接器
60 控制板卡
62 连接线
70 控制器扩展卡
100 边界扫描测试控制器的功能验证系统
110 测试板卡
112a、112b、112c、112d 输入输出连接器
112e、112f、112g、112h 输入输出连接器
120 测试控制主机
步骤210 提供测试控制主机、边界扫描测试控制器与测试板卡，其中，边界扫描测试控制器包括USB接口与多个待验证连接器，测试板卡包括多个输入输出连接器，该些输入输出连接器与该些待验证连接器一一对应，该些输入输出连接器于测试板卡的设置位置对应该些待验证连接器于边界扫描测试控制器的设置位置
步骤220 测试控制主机通过USB接口电性连接边界扫描测试控制器
步骤230 测试板卡叠合定位于边界扫描测试控制器上，使该些输入输出连接器电性连接其对应的该些待验证连接器
步骤240 测试控制主机依据测试板卡的信息以及该些待验证连接器的所有操作创建测试脚本
步骤250 测试控制主机依据测试脚本对该些待验证连接器进行测试程序，而产生测试报告
步骤260 测试控制主机依据测试报告判定边界扫描测试控制器是否符合出货或生产使用需求
具体实施方式
以下将配合附图及实施例来详细说明本发明之实施方式，借此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
请先参阅图1，图1为本发明边界扫描测试控制器的功能验证系统之一实施例系统方块图。在本实施例中，边界扫描测试控制器的功能验证系统100可用以对边界扫描测试控制器50进行测试程序，其中，边界扫描测试控制器50可由相互串接的一片控制板卡60与一片控制器扩展卡70所组成，但本实施例并非用以限定本发明，换句话说，实际边界扫描测试控制器50也可为单一片控制板卡、由各自与测试控制主机120连接的两片控制板卡所组成或者由一片控制板卡与一到两片控制器扩展卡所组成，可依据实际需求进行调整。
在本实施例中，边界扫描测试控制器50可包括USB接口52、电源接口54a、电源接口54b与多个待验证连接器(即待验证连接器56a、待验证连接器56b、待验证连接器56c、待验证连接器56d、待验证连接器56e、待验证连接器56f、待验证连接器56g与待验证连接器56h)。其中，控制板卡60可包括USB接口52、电源接口54a、待验证连接器56a、待验证连接器56b、待验证连接器56c与串接连接器58a；控制器扩展卡70可包括电源接口54b、待验证连接器56d、待验证连接器56e、待验证连接器56f、待验证连接器56g、待验证连接器56h与串接连接器58b；控制板卡60通过其包括的串接连接器58a与控制器扩展卡70所包括的串接连接器58b电性连接(即控制板卡60可通过连接线62与控制器扩展卡70互联)，以组成边界扫描测试控制器50。需注意的是，实际控制板卡60所包括的待验证连接器的数量以及控制器扩展卡70所包括的待验证连接器的数量可依据实际需求进行调整。
此外，在本实施例中，待验证连接器56a为待验证的连接器，串接连接器58a为用以与控制器扩展卡70连接的连接器，但本实施例并非用以限定本发明，在其他实施例中，待验证连接器56a可变为用以与控制器扩展卡连接的连接器，串接连接器58a可变为待验证的连接器；换句话说，待验证连接器56a与串接连接器58a可具有双功能(即可为待验证的连接器或用以与控制器扩展卡连接的连接器)，可根据实际需求调整其功能。再者，在本实施例中，控制器扩展卡70所包括的待验证连接器56d、待验证连接器56e、待验证连接器56f、待验证连接器56g与待验证连接器56h可具有控制器板卡60上待验证连接器56a、待验证连接器56b与待验证连接器56c的部分功能，但本实施例并非用以限定本发明，可依据实际需求进行调整。
需注意的是，由于USB接口52系为边界扫描测试控制器50与外部元件(在本实施例中，外部元件为测试控制主机120)电性连接的接口，电源接口54a与电源接口54b系为边界扫描测试控制器50获得电力以执行其他功能的接口，因此，在对边界扫描测试控制器进行本发明所述的功能验证之前，需以USB接口52、电源接口54a与电源接口54b处于良好的工作状态为前提，且USB接口52、电源接口54a与电源接口54b不需要额外特别的设计。
在本实施例中，边界扫描测试控制器的功能验证系统100可包括：测试板卡110与测试控制主机120。其中，测试控制主机120可为可为一般的电脑、笔记型电脑…等，在此仅为举例说明之，并不以此局限本发明的应用范畴。
测试板卡110的尺寸可实质上接近或小于边界扫描测试控制器50的尺寸，测试板卡110可包括多个输入输出连接器(即输入输出连接器112a、输入输出连接器112b、输入输出连接器112c、输入输出连接器112d、输入输出连接器112e、输入输出连接器112f、输入输出连接器112g与输入输出连接器112h)，该些输入输出连接器与该些待验证连接器一一对应(在本实施例中，输入输出连接器112a对应待验证连接器56a，输入输出连接器112b对应待验证连接器56b，输入输出连接器112c对应待验证连接器56c，输入输出连接器112d对应待验证连接器56d，输入输出连接器112e对应待验证连接器56e，输入输出连接器112f对应待验证连接器56f，输入输出连接器112g对应待验证连接器56g，输入输出连接器112h对应待验证连接器56h)，该些输入输出连接器于测试板卡110的设置位置对应该些待验证连接器于边界扫描测试控制器50的设置位置，使得测试板卡110叠合定位于边界扫描测试控制器50上时，该些输入输出连接器电性连接其对应的该些待验证连接器(即测试板卡110通过该些输入输出连接器定位叠合于边界扫描测试控制器50上)。
换句话说，每一输入输出连接器与其对应的待验证连接器的尺寸大小实质上一致，且任一输入输出连接器与其他输入输出连接器在测试板卡110上的相对位置设计相同于所述输入输出连接器对应的待验证连接器与其他输入输出连接器对应的该些待验证连接器在边界扫描测试控制器50上的相对位置设计(如图1所示)。需注意的是，该些输入输出连接器位于图1的图面下方，所以以虚线框绘制。
在本实施例中，测试控制主机120可通过USB接口52电性连接边界扫描测试控制器50，可用以依据测试板卡110的信息以及该些待验证连接器的所有操作创建测试脚本。其中，测试板卡110的信息可包括测试板卡110的电路设计与其所使用的晶片，测试板卡110的电路设计需满足确认各待验证连接器的功能完整，可用以模拟原有边界扫描测试的目标板卡(即产线现场使用边界扫描测试控制器50进行边界扫描测试的主机板)；该些待验证连接器的所有操作可包括其具有的接地(GND)引脚、电源(Power)引脚、输出引脚、测试数据输入(Test Data Input，TDI)引脚、测试数据输出(Test Data Output，TDO)引脚、测试时钟(Test Clock Input，TCK)引脚、测试模式选择(Test Mode Selection Input，TMS)引脚、测试复位(Test Reset Input，TRST)引脚与模拟信号输入(AD_In)引脚的运行。
测试控制主机120可依据测试脚本对该些待验证连接器进行测试程序，而产生测试报告。其中，测试程序可包括以下步骤：测试控制主机120可依据测试脚本发送对应的测试指令与测试数据至边界扫描测试控制器50；边界扫描测试控制器50可将测试数据和测试指令转换成联合测试工作群组(Joint Test Action Group，JTAG)信号后发送到测试板卡110，并将测试板卡110的回应数据发送给测试控制主机120；以及测试控制主机120可依据回应数据产生测试报告。
测试控制主机120可依据测试报告判定边界扫描测试控制器50是否符合出货或生产使用需求。换句话说，由于测试控制主机120可依据测试板卡110的信息以及该些待验证连接器的所有操作创建对应的测试脚本，所以通过执行上述测试脚本后的测试报告可用以确认各待验证连接器的功能是否完整，保障边界扫描测试控制器50满足出货需求、生产验证的使用场景。其中，为了确认各待验证连接器的功能是否完整，测试脚本需包括多个测试项目，使得测试报告包括该些测试项目的测试结果，当测试控制主机120判断测试报告中所有测试结果皆通过测试时，测试控制主机120可判定边界扫描测试控制器50符合出货或生产使用需求；换句话说，只要有一个测试项目的测试结果为测试失败或异常时，测试控制主机120可判定边界扫描测试控制器50不符合出货或生产使用需求。
在本实施例中，测试脚本所包括的该些测试项目可为对该些待验证连接器所具有的GND引脚、Power引脚、输出引脚、TDI引脚、TDO引脚、TCK引脚、TMS引脚、TRST引脚与AD_In引脚的功能测试。
更详细地说，对该些待验证连接器所具有的Power引脚的测试方法为：在测试过程中，测试控制主机120读取该Power引脚的电压值，当测试控制主机120判断该些待验证连接器所具有的Power引脚的电压值在允许的误差范围内(在进行测试之前测试控制主机120即具有预设的Power引脚电压值及其允许的误差范围)时，即可认定该些待验证连接器所具有的Power引脚通过测试；对该些待验证连接器所具有的GND引脚的测试方法为：在测试过程中，测试控制主机120在保证安全的前提下对该些待验证连接器所具有的GND引脚灌入一定的电流，使得测试板卡110取得该GND引脚的工作状态并通过边界扫描测试控制器50回传至测试控制主机120(即回应数据包括该些待验证连接器所具有的GND引脚的工作状态)，当测试控制主机120判断该些待验证连接器所具有的GND引脚的工作状态持续为低时，即可认定该些待验证连接器所具有的GND引脚为短路，代表该些待验证连接器所具有的GND引脚通过测试；对该些待验证连接器所具有的AD_In引脚的测试方法为：在测试过程中，测试板卡110读取该AD_In引脚的电压值并通过边界扫描测试控制器50回传至测试控制主机120(即回应数据包括该些待验证连接器所具有的AD_In引脚的电压值)，当测试控制主机120判断该些待验证连接器所具有的AD_In引脚的电压值在允许的误差范围内(在进行测试之前测试控制主机120即具有预设的AD_In引脚电压值及其允许的误差范围)时，即可认定该些待验证连接器所具有的AD_In引脚通过测试；对该些待验证连接器所具有的输出引脚与TRST引脚的测试方法为：在测试过程中，测试控制主机120控制该些待验证连接器所具有的输出引脚与TRST引脚的逻辑位准，使得测试板卡110取得该输出引脚与TRST引脚的工作状态(逻辑高位准或逻辑低位准)并通过边界扫描测试控制器50回传至测试控制主机120(即回应数据包括该些待验证连接器所具有的输出引脚与TRST引脚的工作状态)，当测试控制主机120判断该些待验证连接器所具有的输出引脚与TRST引脚的工作状态与其控制该些待验证连接器所具有的输出引脚与TRST引脚的逻辑位准相同时，即可认定该些待验证连接器所具有的输出引脚与TRST引脚通过测试；对该些待验证连接器所具有的TDI引脚、TDO引脚、TCK引脚与TMS引脚的测试方法为：在测试过程中，测试控制主机120通过边界扫描方法读取测试板卡110的晶片所具有的IDCODE值，或者通过推送SAMPLE命令的方式对进入与输出测试板卡110的晶片的数据进行取样(sampling)，若测试控制主机120读取到的IDCODE值或者取样到的数据符合预期时，即可认定该些待验证连接器所具有的TDI引脚、TDO引脚、TCK引脚与TMS引脚通过测试。
接着，请参阅图2，图2为图1的边界扫描测试控制器的功能验证系统执行边界扫描测试控制器的功能验证方法之一实施例方法流程图，其步骤包括：提供测试控制主机、边界扫描测试控制器与测试板卡，其中，边界扫描测试控制器包括USB接口与多个待验证连接器，测试板卡包括多个输入输出连接器，该些输入输出连接器与该些待验证连接器一一对应，该些输入输出连接器于测试板卡的设置位置对应该些待验证连接器于边界扫描测试控制器的设置位置(步骤210)；测试控制主机通过USB接口电性连接边界扫描测试控制器(步骤220)；测试板卡叠合定位于边界扫描测试控制器上，使该些输入输出连接器电性连接其对应的该些待验证连接器(步骤230)；测试控制主机依据测试板卡的信息以及该些待验证连接器的所有操作创建测试脚本(步骤240)；测试控制主机依据测试脚本对该些待验证连接器进行测试程序，而产生测试报告(步骤250)；以及测试控制主机依据测试报告判定边界扫描测试控制器是否符合出货或生产使用需求(步骤260)。
在本实施例中，步骤240所述的该些待验证连接器的所有操作可包括其具有的GND引脚、Power引脚、输出引脚、TDI引脚、TDO引脚、TCK引脚、TMS引脚、TRST引脚与AD_In引脚的运行。
在本实施例中，步骤250的测试程序可包括以下步骤：测试控制主机依据测试脚本发送对应的测试指令与测试数据至边界扫描测试控制器；边界扫描测试控制器将测试数据和测试指令转换成JTAG信号后发送到测试板卡，并将测试板卡的回应数据发送给测试控制主机；以及测试控制主机依据回应数据产生测试报告。
在本实施例中，步骤260还可包括：当测试控制主机判断测试报告中所有测试结果皆通过测试时，测试控制主机判定边界扫描测试控制器符合出货或生产使用需求。
需要特别注意的是，上述边界扫描测试控制器的功能验证方法中除了有说明其因果关系之外，可以依照任何顺序执行上述步骤。
综上所述，可知本发明与现有技术之间的差异在于通过测试板卡上多个输入输出连接器的设置位置对应边界扫描测试控制器上多个待验证连接器的设置位置，使得测试板卡叠合定位于边界扫描测试控制器上时，该些输入输出连接器电性连接其对应的该些待验证连接器；以及测试控制主机在通过USB接口电性连接边界扫描测试控制器后，依据测试板卡的信息以及该些待验证连接器的所有操作创建测试脚本，并依据测试脚本对该些待验证连接器进行测试程序，而产生测试报告，再依据测试报告判定边界扫描测试控制器是否符合出货或生产使用需求，通过此一技术手段可以为边界扫描测试控制器做单独的验证设计，对边界扫描测试控制器所支援的功能提供了硬件验证基础，可以确认到边界扫描测试控制器的所有资源状况；测试板卡连接边界扫描测试控制器，部署便捷，不需要使用额外的设备；可用于边界扫描测试控制器出货前的验证；可在边界扫描测试控制器出库前进行验证，以确认边界扫描测试控制器的状况，待确认状况良好后再装设于产线设备上，可避免因更换边界扫描测试控制器所带来的不确定性因素对机台除错的影响，有效减少重工。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (8)

1.一种边界扫描测试控制器的功能验证系统，其特征在于，该边界扫描测试控制器的功能验证系统用以对一边界扫描测试控制器进行一测试程序，该边界扫描测试控制器包括一通用序列总线接口与多个待验证连接器，该边界扫描测试控制器的功能验证系统包括：
一测试板卡，包括多个输入输出连接器，该些输入输出连接器与该些待验证连接器一一对应，该些输入输出连接器于该测试板卡的设置位置对应该些待验证连接器于该边界扫描测试控制器的设置位置，使得该测试板卡叠合定位于该边界扫描测试控制器上时，该些输入输出连接器电性连接其对应的该些待验证连接器；以及
一测试控制主机，通过该通用序列总线接口电性连接该边界扫描测试控制器，用以依据该测试板卡的信息以及该些待验证连接器的所有操作创建一测试脚本；依据该测试脚本对该些待验证连接器进行该测试程序，而产生一测试报告；以及依据该测试报告判定该边界扫描测试控制器是否符合出货或生产使用需求。
2.如权利要求1所述的边界扫描测试控制器的功能验证系统，其特征在于，该测试程序包括以下步骤：
该测试控制主机依据该测试脚本发送对应的测试指令与测试数据至该边界扫描测试控制器；
该边界扫描测试控制器将该测试数据和该测试指令转换成联合测试工作群组信号后发送到该测试板卡，并将该测试板卡的一回应数据发送给该测试控制主机；以及
该测试控制主机依据该回应数据产生该测试报告。
3.如权利要求1所述的边界扫描测试控制器的功能验证系统，其特征在于，该些待验证连接器的所有操作包括其具有的接地引脚、电源引脚、输出引脚、测试数据输入引脚、测试数据输出引脚、测试时钟引脚、测试模式选择引脚、测试复位引脚与模拟信号输入引脚的运行。
4.如权利要求1所述的边界扫描测试控制器的功能验证系统，其特征在于，当该测试控制主机判断该测试报告中所有测试结果皆通过测试时，该测试控制主机判定该边界扫描测试控制器符合出货或生产使用需求。
5.一种边界扫描测试控制器的功能验证方法，其特征在于，该边界扫描测试控制器的功能验证方法的步骤包括：
提供一测试控制主机、一边界扫描测试控制器与一测试板卡，其中，该边界扫描测试控制器包括一通用序列总线接口与多个待验证连接器，该测试板卡包括多个输入输出连接器，该些输入输出连接器与该些待验证连接器一一对应，该些输入输出连接器于该测试板卡的设置位置对应该些待验证连接器于该边界扫描测试控制器的设置位置；
该测试控制主机通过该通用序列总线接口电性连接该边界扫描测试控制器；
该测试板卡叠合定位于该边界扫描测试控制器上，使该些输入输出连接器电性连接其对应的该些待验证连接器；
该测试控制主机依据该测试板卡的信息以及该些待验证连接器的所有操作创建一测试脚本；
该测试控制主机依据该测试脚本对该些待验证连接器进行一测试程序，而产生一测试报告；以及
该测试控制主机依据该测试报告判定该边界扫描测试控制器是否符合出货或生产使用需求。
6.如权利要求5所述的边界扫描测试控制器的功能验证方法，其特征在于，该测试程序包括以下步骤：
该测试控制主机依据该测试脚本发送对应的测试指令与测试数据至该边界扫描测试控制器；
该边界扫描测试控制器将该测试数据和该测试指令转换成JTAG信号后发送到该测试板卡，并将该测试板卡的一回应数据发送给该测试控制主机；以及
该测试控制主机依据该回应数据产生该测试报告。
7.如权利要求5所述的边界扫描测试控制器的功能验证方法，其中，该些待验证连接器的所有操作包括其具有的接地引脚、电源引脚、输出引脚、测试数据输入引脚、测试数据输出引脚、测试时钟引脚、测试模式选择引脚、测试复位引脚与模拟信号输入引脚的运行。
8.如权利要求5所述的边界扫描测试控制器的功能验证方法，其特征在于，在该测试控制主机依据该测试报告判定该边界扫描测试控制器是否符合出货或生产使用需求的步骤中还包括：当该测试控制主机判断该测试报告中所有测试结果皆通过测试时，该测试控制主机判定该边界扫描测试控制器符合出货或生产使用需求。
CN201911207071.8A 2019-11-29 2019-11-29 边界扫描测试控制器的功能验证系统及其方法 Pending CN112882452A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911207071.8A CN112882452A (zh) 2019-11-29 2019-11-29 边界扫描测试控制器的功能验证系统及其方法
US16/721,732 US10983163B1 (en) 2019-11-29 2019-12-19 Function verification system for boundary scan test controller and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911207071.8A CN112882452A (zh) 2019-11-29 2019-11-29 边界扫描测试控制器的功能验证系统及其方法

Publications (1)

Publication Number Publication Date
CN112882452A true CN112882452A (zh) 2021-06-01

Family

ID=75495251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911207071.8A Pending CN112882452A (zh) 2019-11-29 2019-11-29 边界扫描测试控制器的功能验证系统及其方法

Country Status (2)

Country Link
US (1) US10983163B1 (zh)
CN (1) CN112882452A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480844A (zh) * 2002-09-05 2004-03-10 华为技术有限公司 一种边界扫描测试的方法
CN1577284A (zh) * 2003-07-28 2005-02-09 华为技术有限公司 一种边界扫描测试的实现方法及装置
CN101118274A (zh) * 2006-07-31 2008-02-06 大唐移动通信设备有限公司 多功能联合测试行动组链装置
CN103839582A (zh) * 2012-11-27 2014-06-04 英业达科技有限公司 通过边界扫描进行电路板上芯片烧录读写的系统及其方法
CN104809043A (zh) * 2015-04-28 2015-07-29 英业达科技有限公司 基于边界扫描的主板cpu插槽的连接测试方法和装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539497B2 (en) * 1987-06-02 2003-03-25 Texas Instruments Incorporated IC with selectively applied functional and test clocks
US6760866B2 (en) * 1987-06-02 2004-07-06 Texas Instruments Incorporated Process of operating a processor with domains and clocks
US6134707A (en) * 1996-11-14 2000-10-17 Altera Corporation Apparatus and method for in-system programming of integrated circuits containing programmable elements
JP3955196B2 (ja) * 2001-09-05 2007-08-08 富士通株式会社 試験回路および半導体集積回路装置
US7284159B2 (en) * 2003-08-26 2007-10-16 Lucent Technologies Inc. Fault injection method and system
US7478281B2 (en) * 2005-06-06 2009-01-13 Denniston William B System and methods for functional testing of embedded processor-based systems
US7616036B1 (en) * 2005-09-12 2009-11-10 Virage Logic Corporation Programmable strobe and clock generator
US7814386B2 (en) * 2007-10-31 2010-10-12 Texas Instruments Incorporated Built in self test for input/output characterization
US7640474B2 (en) * 2007-12-21 2009-12-29 Texas Instruments Incorporated System and method for input/output characterization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480844A (zh) * 2002-09-05 2004-03-10 华为技术有限公司 一种边界扫描测试的方法
CN1577284A (zh) * 2003-07-28 2005-02-09 华为技术有限公司 一种边界扫描测试的实现方法及装置
CN101118274A (zh) * 2006-07-31 2008-02-06 大唐移动通信设备有限公司 多功能联合测试行动组链装置
CN103839582A (zh) * 2012-11-27 2014-06-04 英业达科技有限公司 通过边界扫描进行电路板上芯片烧录读写的系统及其方法
CN104809043A (zh) * 2015-04-28 2015-07-29 英业达科技有限公司 基于边界扫描的主板cpu插槽的连接测试方法和装置

Also Published As

Publication number Publication date
US10983163B1 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
US7661048B2 (en) Apparatus and method for embedded boundary scan testing
US8127187B2 (en) Method and apparatus of ATE IC scan test using FPGA-based system
US6983441B2 (en) Embedding a JTAG host controller into an FPGA design
US9121892B2 (en) Semiconductor circuit and methodology for in-system scan testing
US7340658B2 (en) Technique for combining scan test and memory built-in self test
US11309056B2 (en) Automatic test equipment method for testing system in a package devices
CN104484248A (zh) 计算机主板上电故障的诊断方法及装置
US7139949B1 (en) Test apparatus to facilitate building and testing complex computer products with contract manufacturers without proprietary information
CN111965530A (zh) 一种基于jtag的fpga芯片自动化测试方法
CN115656792B (zh) 芯片可测性设计的测试方法及测试平台
US6941243B1 (en) Using conversion of high level descriptive hardware language into low level testing language format for building and testing complex computer products with contract manufacturers without proprietary information
CN110658438A (zh) 扫描测试系统及其控制装置和控制方法
CN112882452A (zh) 边界扫描测试控制器的功能验证系统及其方法
JP5532134B2 (ja) 半導体集積回路装置、その制御方法及び情報処理装置
Van Ngo et al. Use of JTAG boundary-scan for testing electronic circuit boards and systems
US7500165B2 (en) Systems and methods for controlling clock signals during scan testing integrated circuits
TW202123009A (zh) 邊界掃描測試控制器的功能驗證系統及其方法
CN114781304A (zh) 一种芯片的引脚状态控制方法、系统、芯片以及上位机
GB2412444A (en) Tools and methods for circuit scan test models
CN102645609B (zh) Jtag链路测试装置及其测试方法
CN112882873A (zh) 通过存储器模块内部线路测试存储器模块的系统及方法
TWI707355B (zh) 透過記憶體模組內部線路測試記憶體模組之系統及方法
Manjula et al. Survey of Electronic hardware Testing types ATE evolution & case studies
US6850860B2 (en) Semiconductor device testing apparatus and test method therefor
van den Eijnden et al. Boundary-scan, a cradle-to-grave test, programming and maintenance solution that stands the test of time

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210601

RJ01 Rejection of invention patent application after publication