CN104809043A - 基于边界扫描的主板cpu插槽的连接测试方法和装置 - Google Patents

Abstract

本发明提供一种基于边界扫描的主板CPU插槽的连接测试方法，该方法包括以下步骤：分析待测主板原理图和主板CPU、虚拟DIMM治具、虚拟PCIE治具的边界扫描描述语言文件，提取待测主板的扫描链信息；提取待测主板CPU插槽连接线所对应的扫描单元信息；在测试控制主机上通过TAP控制器控制待测主板CPU、虚拟DIMM治具、虚拟PCIE治具进入边界扫描模式；运行多种类型的边界扫描子测试，收集并分析响应结果；根据响应结果，判断待测主板是否存在故障并定位故障位置。该连接测试装置和方法不需要设计制作CPU信号转接治具，虽然也需要使用虚拟DIMM、虚拟PCIE治具，但治具设计、制作工艺都较简单。测试过程中也不需要断电切换硬件，一次硬件插接完成后，一次完成全部测试。

Description

基于边界扫描的主板CPU插槽的连接测试方法和装置

技术领域

本发明涉及计算机主板测试领域，尤其涉及一种基于边界扫描的主板CPU插槽测试方法和装置。

背景技术

计算机主板上各个芯片器件连接的测试，一直是业界寻求提高效率的焦点之一。其中，CPU插槽的连接测试一直是个难点。由于CPU引脚密集度高，且插槽上的触针都倾斜布置，无法用下顶针的方式测试。目前业界对CPU插槽的连接测试通常采用以下两种测试方案。

第一种测试方案是：插接CPU，启动系统，通过进行功能性测试来测试连接。这种测试方案的缺点是：功能性测试无法精确到引脚连通性级别，特别是对于差分信号而言，单个线路的开/短路故障很难显现出来。

另一种测试方案是：使用治具，将CPU引脚分别转出，再集中做连通性测试。这种测试方案的缺点是：(1)由于CPU引脚众多，单个治具转出引脚个数有限，测试一个CPU插槽，需要多个治具，每个治具完成一部分引脚的测试，且更换治具时需要断电。(2)对于不同封装的CPU，例如，LGA1155、LGA1356、LGA1567、LGA2011，需要制作不同治具。(3)治具对制作工艺的要求非常高，制作困难。(4)受限于制作工艺，治具转出引脚有限，即使使用多个治具，测试覆盖率仍然很低，通常只有11％左右。

发明内容

在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

鉴于现有技术存在的上述缺点和限制，本发明提出一种基于边界扫描的主板CPU插槽的连接测试方法，该方法包括以下步骤：

分析待测主板原理图和主板CPU的边界扫描描述语言文件，提取待测主板的扫描链信息；

提取待测主板上主板CPU插槽连接线所对应的扫描单元信息；

在测试控制主机上通过TAP控制器控制待测主板CPU进入边界扫描模式；

运行多种类型的边界扫描子测试，收集并分析响应结果；

根据响应结果，判断待测主板是否存在故障并定位故障位置。

本发明还提供一种基于边界扫描的主板CPU插槽的连接测试装置，该连接测试装置包括：测试控制主机，TAP控制器，待测主板；

该待测主板包括主板CPU，且主板CPU能够工作于边界扫描模式；

测试控制主机用于将测试指令和测试数据发送至TAP控制器；

TAP控制器用于将测试数据和测试指令转换成JTAG信号发送到待测主板上的各个扫描链，并将扫描链响应数据发送给测试控制主机进行收集分析；

主板CPU用于根据收到的JTAG信号工作于边界扫描模式，并响应于测试数据向TAP控制器反馈扫描链响应数据；

测试控制主机判断主板CPU插槽是否存在连接故障并定位故障位置。

根据本发明的基于边界扫描的主板CPU插槽的连接测试装置和方法不需要设计制作CPU信号转接治具，即使需要使用虚拟DIMM治具、虚拟PCIE治具，但治具设计、制作工艺都较简单。测试过程中也不需要断电切换硬件，一次硬件插接完成后，一次完成全部测试。测试效率得到提高，整个测试可以在30秒之内完成。而且，连接测试是引脚连通级别的测试，可以将连接故障精确定位到引脚，并且大大大大提升测试覆盖率。

附图说明

参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。

图1示出根据本发明的一个实施例提供的基于边界扫描的主板CPU插槽的连接测试装置的结构框图；

图2示出根据本发明的一个实施例提供的基于边界扫描的主板CPU插槽的连接测试方法的流程图。

具体实施方式

下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。

图1示出根据本发明的一个实施例提供的基于边界扫描的主板CPU插槽的连接测试装置的结构框图。该连接测试装置包括：测试控制主机1，测试访问端口控制器(简称TAP控制器)2，待测主板3。待测主板3包括主板CPU 4、虚拟DIMM治具5和虚拟PCIE治具6，且CPU 4、虚拟DIMM治具5和虚拟PCIE治具6均支持边界扫描模式，。测试时，主板的CPU插槽7上插接CPU 4，并且，DIMM插槽和PCIE插槽可以分别插接虚拟DIMM治具8和虚拟PCIE治具9，通过测试CPU插槽与虚拟DIMM治具和虚拟PCIE治具的连接进行CPU插槽的连接测试。测试控制主机通过USB接口10与TAP控制器2连接，输入测试数据，所有测试数据生成、调度、结果收集、分析都在测试控制主机1上以软件方式运行。测试控制主机1可以是个人计算机(简称PC)、服务器或工作站。TAP控制器2负责将测试控制主机1通过USB接口10发送来的测试数据转换成JTAG信号发送到待测主板3上的各个扫描链，并将JTAG响应信号发送给测试控制主机1进行收集分析。CPLD元件(未示出)控制待测主板3的上电，并向虚拟DIMM 8治具、虚拟PCIE 9治具供电。CPU4、虚拟DIMM治具5和虚拟PCIE治具6根据收到的JTAG指令信号工作于边界扫描模式，并向TAP控制器2反馈扫描链响应数据。测试控制主机1分析响应数据，判断CPU插槽7是否存在连接故障并定位故障位置。测试控制主机1与TAP控制器2也可以通过其它通讯方式连接，例如RS-232，RS-485等。

图2示出根据本发明一个实施例提供的基于边界扫描的主板CPU插槽的连接测试方法的流程图。以服务器DL360G9上插接的Xeon E5-2620v3CPU为例，该测试方法也适用于其它服务器型号以及其它CPU型号。

服务器DL360G9上插接的CPU采用LGA2011封装，共包含2011个引脚，其引脚可分为以下类型：

存储器通道(CPU与DDR间直连)引脚：656个；

快速通道互联(简称QPI，指两个CPU间的直连)引脚：168个，可分为84组直流耦合差分信号；

DMI(CPU与PCH间经过电容连接)引脚：16个，可分为8组交流耦合差分信号；

PCI(CPU与PCIE插槽间经过电容连接)引脚：160个，可分为80组交流耦合差分信号；

保留(简称Reserved，其未连接)引脚：80个；

控制输入输出(CPU对外部各种电路的控制信号)引脚：67个；

电源(Power)引脚：233个；

地(GND)引脚：631个。

上述引脚中，除Power、GND无法使用边界扫描手段测试，其余1147个引脚都可以测试，占CPU总引脚数57％。

为使连接测试覆盖上述全部可测引脚，需要用到多种边界扫描测试类型，每种测试类型作为整个CPU插槽测试方案的一个子测试，覆盖部分引脚，多个子测试顺序依次执行。涉及的子测试类型包括：

(1)扫描链完整性测试：检查主板多条扫描链是否稳定有效工作。

(2)引脚采样测试：检查CPU引脚当前值是否符合预设，包括对以下引脚的测试，例如，部分控制输入输出引脚，包括直接上拉/下拉的部分引脚以及检查电源状态值的部分引脚。

(3)直连互联测试：遵循IEEE 1149.1规范(IEEE 1149.1Stand TestAccess Port and Boundary-Scan Architecture)，包含以下引脚，存储器通道引脚，QPI引脚，以及部分控制输入输出引脚。例如CPU与PCH、CPLD元件的控制引脚直接相连的引脚。

(4)自激励自响应方式测试：包括对Reserved引脚的测试。例如，要测试Reserved引脚A，则假定A是一个线网，激励端与响应端都是A。可以测试引脚A是否与其余线网发生短路故障。

(5)差分互联测试：遵循IEEE 1149.6规范，包括DMI引脚和PCI引脚。

测试时，首先分析待测主板的电路图，提取CPU插槽的连接信息。然后分析待测主板上CPU、虚拟DIMM治具和虚拟PCIE治具的边界扫描描述语言文件，提取主板上的扫描链信息S201。根据上述扫描链信息，提取CPU、虚拟DIMM治具、虚拟PCIE治具的扫描单元信息S202。在测试控制主机上使测试程序通过TAP控制器控制CPU和虚拟DIMM治具及虚拟PCIE治具进入边界扫描模式S203。依照上述多个边界扫描子测试类型，对全部可测引脚进行连接测试，并收集、分析响应结果S204。上述测试过程中，主板上需要插接CPU，以及虚拟DIMM治具、虚拟PCIE治具。根据响应结果，判断是否存在故障并定位故障位置S205。

上述测试方法具有以下优点：不需要设计制作CPU信号转接治具，虽然也需要使用虚拟DIMM、虚拟PCIE治具，但治具设计、制作工艺都较简单。测试过程中也不需要断电切换硬件，一次硬件插接完成后，一次完成全部测试。测试效率得到提高，整个测试可以在30秒之内完成。而且，连接测试是引脚连通级别的测试，可以将连接故障精确定位到引脚。利用边界扫描也使得测试覆盖率大大提升，可以覆盖57％左右的CPU引脚。

以上实施例，虽然以虚拟DIMM和虚拟PCIE作为与CPU插槽的连接测试部件，但不限于虚拟DIMM和虚拟PCIE。也可以以待测主板上的其它芯片插槽部件作为连接测试部件，只要其扫描链满足能够与待测主板上插接CPU连接线的扫描链连接测试即可。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种基于边界扫描的主板CPU插槽的连接测试方法，其特征在于，该方法包括以下步骤：

分析待测主板原理图和主板CPU、虚拟DIMM治具、虚拟PCIE治具的边界扫描描述语言文件，提取待测主板的扫描链信息；

提取所述待测主板CPU插槽连接线所对应的扫描单元信息；

在测试控制主机上通过TAP控制器控制所述待测主板CPU、虚拟DIMM治具、虚拟PCIE治具进入边界扫描模式；

运行多种类型的边界扫描子测试，收集并分析响应结果；

根据响应结果，判断所述待测主板是否存在故障并定位故障位置。

2.根据权利要求1所述的连接测试方法，其特征在于，该方法还包括，测试时待测主板上的DIMM插槽和PCIE插槽分别插接虚拟DIMM治具和虚拟PCIE治具，测试控制主机上通过TAP控制器控制待测主板CPU、所述虚拟DIMM治具、所述虚拟PCIE治具进入边界扫描模式。

3.根据权利要求1所述的连接测试方法，其特征在于，所述多种类型的边界扫描子测试包括：扫描链完整性测试、引脚采样测试、直连互联测试、自激励自响应方式测试、差分互联测试。

4.一种基于边界扫描的主板CPU插槽的连接测试装置，该连接测试装置包括：测试控制主机，TAP控制器，待测主板；

该待测主板包括主板CPU，且主板CPU能够工作于边界扫描模式；

在连接测试时，所述测试控制主机用于将测试指令和测试数据发送至所述TAP控制器，

所述TAP控制器用于将所述测试数据和测试指令转换成JTAG信号发送到待测主板上的各个扫描链，并将各个扫描链的响应数据发送给所述测试控制主机进行收集分析，

主板CPU用于根据收到的所述JTAG信号工作于边界扫描模式，并响应于所述测试数据向所述TAP控制器反馈扫描链响应数据，

所述测试控制主机还用于判断CPU插槽是否存在连接故障并定位故障位置。

5.根据权利要求4所述的连接测试装置，其特征在于，所述待测主板上还插接有虚拟DIMM治具和虚拟PCIE治具，用于分别与DIMM插槽和PCIE插槽连接，在测试时通过TAP控制器控制待测主板CPU、所述虚拟DIMM治具、所述虚拟PCIE治具进入边界扫描模式。

6.根据权利要求4或5所述的连接测试装置，其特征在于，所述连接测试装置用于对所述待测主板执行边界扫描子测试，包括：扫描链完整性测试、引脚采样测试、直连互联测试、自激励自响应方式测试、差分互联测试。

7.根据权利要求4至6中任一项所述的连接测试装置，其特征在于，所述连接测试装置还包括USB接口，所述测试控制主机通过所述USB接口与所述TAP控制器通讯连接。