CN110658438A - 扫描测试系统及其控制装置和控制方法 - Google Patents
扫描测试系统及其控制装置和控制方法 Download PDFInfo
- Publication number
- CN110658438A CN110658438A CN201810699949.3A CN201810699949A CN110658438A CN 110658438 A CN110658438 A CN 110658438A CN 201810699949 A CN201810699949 A CN 201810699949A CN 110658438 A CN110658438 A CN 110658438A
- Authority
- CN
- China
- Prior art keywords
- standard
- level test
- scan chain
- instruction information
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000013519 translation Methods 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims 3
- 230000007704 transition Effects 0.000 claims 2
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请公开了扫描测试系统及其控制装置和控制方法。所述控制方法将器件级测试模式转换为板级测试模式，包括以下步骤：解析所述第一标准的第一脚本文件，获得第一指令信息，所述第一指令信息描述多个器件级测试模式；将所述第一指令信息翻译成第二标准的第二指令信息；以及将所述多个器件级测试模式转换为多个板级测试模式。该控制方法提供一种高度自动化的方法，将器件级测试模式转换为板级测试模式。
Description
技术领域
本发明属于集成电路芯片测试领域，具体设计一种应用于扫描测试 系统及其控制装置和控制方法。
背景技术
随着集成芯片(IC)工业的发展，印刷电路板(PCB)的复杂程度日益提 高。这种复杂度体现在同一块PCB上存在的元器件数量的增加和元器件 之间的相互连接关系的复杂度的提高。这为印刷电路板在装配完成后的 连接质量检测带来了极大的挑战。
为了方便测试集成芯片和电路板，20世纪80年代中期，电气电子 工程师协会(IEEE)颁布了IEEE 1149.1标准，IEEE 1149.1标准定义了 JTAG TAP(测试访问接口)实现整个电路板的边界扫描。后期又提出兼容 IEEE 1149.1标准的IEEE 1687标准，复用IEEE1149.1测试访问接口访 问嵌入到半导体器件的仪器(instrument)，实现对于仪器数据的配置，操 作和收集。IEEE 1687标准中定义了将半导体器件中的仪器连接到芯片 引脚的硬件网络结构，和描述硬件网络结构的硬件描述语言(ICL， Instrument ConnectionLanguage)以及通过所述硬件网络结构连接仪器的 软件过程语言(PDL,ProceduralDescription Language)。基于IEEE 1687标 准，生成ICL和PDL语言的测试模式(testpattern)，运行在相应的IEEE 1687测试平台上，从而实现对IEEE 1687器件的测试。
但是，由于大多数基于IEEE 1149.1标准的测试平台无法识别ICL 和PDL语言，导致采用IEEE 1687标准的测试模式无法在大多数IEEE 1149.1标准的测试平台上运行。对于简单构造的IEEE 1687器件，可以 采用手工方式修改IEEE 1687测试模式，尽管手工修改繁琐而且容易出 错，而复杂构造的IEEE 1687器件，一般包括上百种以至于上千种的电 路模块和段插入位(SIB)，手工修改测试IEEE测试模式几乎不可能成功。
由此，迫切需要一种高度自动化的方法以便于转化IEEE 1687的测 试模式，使得转化后的测试模式能够运行在IEEE 1149.1测试平台上。
发明内容
有鉴于此，本发明提出一种控制方法，提供一种高度自动化的修改 方法，以便于修改ICL和PDL语言的测试模式，使得修改后的ICL和 PDL语言的测试模式能够运行在IEEE1149测试平台上。
……
根据本发明实施例，通过改写ICL和PDL测试模式，使之可以运行 在已有的IEEE1149.1测试平台，实现对IEEE 1687器件的测试。由于 本发明的实现对硬件没有任何改动，而且改写过程无需人工干预，从而 大大节省了测试成本。
附图说明
通过参照以下附图对本发明实施例的描述，本发明的上述以及其它 目的、特征和优点将更为清楚，在附图中：
图1是现有技术中基于IEEE 1149.1标准的扫描测试系统的示意图；
图2是现有技术中基于IEEE 1149.1标准的扫描测试系统中扫描链 的示意图。
图3是现有技术中的扫描测试系统的边界扫描器件的结构示意图；
图4示出了IEEE 1149.1标准的TAP控制器实现访问IEEE 1687兼 容性设备(compliance device)的架构；
图5是根据本发明实施例的控制装置的体系结构图；
图6是图5所示的控制装置的主控程序的流程图；
图7是本发明实施例的控制装置的主控程序中的步骤S607的一具 体流程图；
图8是本发明实施例的控制装置的主控程序中的步骤S607的另一 具体流程图；
图9是本发明实施例的控制装置的主控程序中的步骤S609的具体 流程图；
图10a和10b是本发明实施例的控制装置的输入文件ICL和PDL 文件；
图10c是本发明实施例的控制装置输出的STAPL文件。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件 采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按 比例绘制。此外，可能未示出某些公知的部分。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于 描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描 述中，除非另有说明，“多个”的含义是两个或两个以上。
边界扫描(Boundary Scan，简称为BS)技术通过在待测试器件的输入 和输出管脚之间引入边界扫描单元(BSC)从而借助这些边界扫描单元对 待测试器件的核心电路及外围电路进行测试，从而提高了器件的可控性 和可观察性。边界扫描技术很好地解决了现代电子技术发展带来的半导 体器件的测试问题，从而得到了广泛的应用。今天大多数的印刷电路板 上都设置有边界扫描单元。有关边界扫描技术的详细描述可参见 IEEE 1149.1标准文档。
图1是现有技术中基于IEEE 1149.1标准的扫描测试系统的示意图。
参考图1，扫描测试系统包括测试装置101、符合IEEE 1149.1标准 的TAP控制器102和部署有多个边界扫描器件104的印刷电路板103。
测试装置101和TAP控制器102之间信号连接，测试装置101例如， 为安装有边界扫描软件的计算机，边界扫描软件基于对印刷电路板103 的分析，提取电路板信息和器件信息，根据测试算法生成测试指令发送 TAP控制器。TAP控制器102负责将测试指令整理为JTAG信号，并施 加到印刷电路板的相应端口上以驱动印刷电路板103以执行边界扫描测试。JTAG信号包括TDI、TMI、TDO、TCK信号，相应地，经由的输 入端口为TDI、TMI、TDO、TCK端口，经由的输出端口为TDO端口。 具体地，TDI端口用于输入测试指令，TCK端口用于输入测试时钟信 号，TMS端口用于接收测试方式选择信号输入，TDO端口用于输出测 试结果数据。TAP控制器102还包括一个可选的端口TRST，用于发送 TRST信号(测试复位信号)。印刷电路板103上串行互连多个边界扫描器 件104，当接收到测试启动的信号后，启动边界扫描器件的测试功能， 电路板的输入接口TDI接收测试指令，从输出接口TDO输出结果数据。 输出的结果数据由TAP控制器负责返回给计算机供其分析。
应该指出，图1中的TAP控制器可以位于边界扫描器件中，或者， 作为独立器件位于印刷电路板上，或者作为独立器件位于印刷电路板之 外(位于外部设备上)。
图2是图1中的一个边界扫描器件的结构示意图。
如图2所示，每个扫描器件104包括连接在输入/输出管脚与内核电 路201之间的边界扫描BS单元和控制单元200，边界扫描单元BSC是 和内核电路相连的寄存器。控制单元200经由TAP输入端口接收和输出 信号，TAP端口根据输入输出信号类型分为TDI、TCK、TMS端口、TDO 端口。控制单元包含指令寄存器(IR)203、数据寄存器204(DR)、BYPASS 寄存器(BSR)205和状态控制器(FSM)202。状态控制器202由信号TMS 和TCK驱动，以确定输入到器件中的数据是测试数据还是指令数据，测 试数据存储在一个数据寄存器，指令数据存储在指令寄存器中。在正常 操作过程中，边界扫描器件200的内核电路201执行预定功能，就好像 边界扫描器件的控制单元不存在一样。当测试激活后，测试数据进入到 TDI端口，根据控制逻辑进行处理，并将中间测试数据暂存到寄存器中， 多个输入数据经过选择器206的数据选择，结果数据从TDO端口输出。 其中，根据控制逻辑处理测试数据，所述控制逻辑由指令寄存器203中 存储的指令数据和状态控制器202的控制逻辑构成。指令寄存器203内的指令数据也可作为选择器206的数据选择逻辑，帮助选择器206根据 多个输入数据得到结果数据。
图3示出了将图1中的边界扫描器件连接起来的扫描链的示意图。
在图3中，将印刷电路板上的每个边界扫描器件的边界扫描单元串 联连接起来，得到扫描链。测试数据通过TDI端口输入，经过边界扫描 单元和控制逻辑BSC的交互，生成测试结果数据，测试结果数据逐一经 过串联连接的边界扫描单元，最终从TDO端口输出。系统可以访问扫 描链上的任意一个边界扫描单元，获取测试结果数据。设计人员在设计 阶段规划和设计边界扫描单元的功能，测试阶段经由边界扫描单元将印 刷电路板上的多个不同的边界扫描器件串联起来，得到多个扫描链。同 时，一个扫描链包含至少一个边界扫描器件。输入的测试数据经过扫描 链的处理和缓存，得到最终的测试结果数据。边界扫描单元为寄存器或 寄存器组，包括一个或多个比特位。
应该指出，由于IEEE 1687的标准兼容之前推出IEEE 1149.1和IEEE 1500标准的规范，因此，基于IEEE 1687设备可采用IEEE 1149.1的TAP 控制器访问。
图4示出了IEEE 1149.1标准的TAP控制器实现访问IEEE 1687兼 容性设备的架构。
不同于IEEE 1149.1架构，IEEE1687架构能够更有效率地访问边界 扫描器件，这是由于IEEE 1687架构能够动态配置扫描链。通过数据在 扫描网络上的移动，使得扫描链上包含的边界扫描器件的数量发生变化， 从而实现动态配置扫描链实现动态访问。参见图4，通过TAP控制器402 经由扫描网络401访问边界扫描器件400中的仪器(instrument)，可将仪 器理解为隐藏在边界扫描器件400中的隐藏逻辑或寄存器中的数据。扫 描网络404通过串并联的SIB(Segment Insertion Bit,段插入位)实现。可 将SIB理解成选择开关，通过控制SIB使得扫描链测试对应的仪器或者 使得扫描链绕过对应的仪器。从而，通过SIB的开关，使得扫描链上测 试的仪器发生变化。
图4所述的架构图提供了基于IEEE 1149.1标准的测试平台测试 IEEE 1687设备的硬件基础。但是在软件方面，IEEE 1149.1标准采用 STAPL(Standard Test andProgramming Language)语言编写测试模式，支 持板级测试模式，而IEEE 1687标准采用ICL和PCL编写测试模式， 支持器件级测试模式，从而导致IEEE 1687标准的测试模式无法直接运 行在IEEE1149.1标准的测试平台上。因此本发明提供一种控制装置， 将IEEE 1687标准的测试模式转换为IEEE 1149.1的测试模式。
图5是根据本发明实施例的控制装置的体系结构图。所述控制装置 的输入是ICL文件和PCL编写的测试模式，输出是STAPL编写的测试 模式。
参考图5，控制装置500包含可重用的软件包组件和主控程序组件， 软件包组件用于提供各种功能接口，主控程序调用软件包内的功能接口 实现转换功能。软件包组件包括包含ICL解析器501和PDL解析器502 的解析器组件，翻译器组件503、复写组件504和重定向组件505。ICL 解析器501的输入是ICL文件，输出是ICL数据结构，PDL解析器502 的输入是PDL文件，输出是PDL数据结构。翻译器组件503输入ICL 和PDL数据结构，输出测试模式列表，并存储到数据结构中，该列表包 含多个器件级测试模式(device testing pattern)。复写组件504将输入的测 试模式列表从数据结构转化为文件格式输出。定向组件505接收复写组 件的输出文件，将其转换为板级测试模式(board testing pattern)的文件。 板级测试模式的文件是STAPL语言的文件。应该理解，计算机世界中， 多种格式之间进行数据转换，不影响发明的实质。例如，在本实施例中， 省略复写组件504，不影响控制装置500的功能。
图6是图5所示的控制装置的主控程序的流程图。
在步骤S601中，检查命令行。
在步骤S602中，判断命令行是否有错。如果没有错误，执行步骤 S604，否则执行步骤S611。
在步骤S603中，解析ICL文件。
在步骤S604中，判断是否解析成功。如果成功执行步骤S606，否 则执行步骤S611。
在步骤S605中，解析PDL文件。
在步骤S606中，判断是否解析成功。如果成功执行步骤S608，否 则执行步骤S611。
在步骤S607中，翻译PDL命令。
在步骤S608中，判断是否翻译成功，如果成功执行步骤S609，否 则执行步骤S611。
在步骤S609中，改写器件级测试模式。
在步骤S610中，将器件级测试模式重定向到印刷电路板上。
在步骤S611中，输出错误信息。
在本实施例中，主控程序启动后，首先检查命令行参数，确定参数 格式，例如，输入参数是否为ICL文件和PDL文件，然后调用ICL解 析器601和PCL解析器602的功能接口解析ICL和PDL文件，在功能 接口中会根据ICL和PDL语法规则检查ICL和PDL文件，并根据IEEE1687标准的规则来校验ICL和PDL文件，最终从ICL和PDL中解析出 指令信息。如果解析成功，ICL和PDL文件内解析出的指令信息会存储 到预定义的ICL和PDL数据结构，然后翻译PDL数据结构中的PDL命 令信息，将其译成器件级测试模式。翻译完成后，将数据结构中的器件 级测试模式写入到文件中。最终将文件中的器件级测试模式重定向为板 级测试模式。在此过程中，提供步骤S611作为错误出口，例如，如果步 骤ICL和PDL文件中存在语法错误或对其校验失败，则经由步骤S611 报告行号和错误消息，并结束流程。
图7是本发明实施例的控制装置的主控程序中的步骤S607的一具 体流程图。如前所述，在步骤S707之前的步骤中，已经完成对ICL和 PDL文件的解析，并将解析出的指令信息存储到预定义的ICL和PDL 数据结构。因此在S707步骤中，将翻译ICL和PDL数据结构中的指令。 具体包括以下步骤。
在步骤S701中，从PDL数据结构中逐行读取PDL指令。
在步骤S702中，判断iWrite或iRead标模块是否在ICL数据结构 中。如果是，执行步骤S704，否则执行步骤S703。
iWrite和iRead为PCL中的读写指令，表示对扫描链写入和读取操 作。iWrite表示写入数据，包含两个参数，第一参数表示写入的目标模 块，该目标模块需要预先定义在ICL文件中，第二参数表示写入的数据 内容。iRead表示读取数据，同样包含两个参数，第一参数表示读取的 目标模块，该目标模块也需要预先定义在ICL文件中，第二参数表示期 望值，如果读取结果和期望值匹配，则表示器件有缺陷。在本步骤中， 如果读取到的PDL指令为iWrite或iRead指令，检查其对应的目标模块 是否在ICL有定义，如果没有，则跳转到步骤S703输出错误信息，如 果有定义，获得目标模块。此处，写入目标模块的过程是向扫描链输入 数据的过程，读取目标模块是从扫描链获取结果的过程。
在步骤S703中，如果ICL没有定义目标模块，则输出错误，程序 结束。
在步骤S704，判断目标模块是否在当前的扫描链中。即iWrite和 iRead操作的目标模块是否包含在当前的扫描链中。如果是，执行步骤 S706，否则执行步骤S713。当前的扫描链为当前已经激活的扫描链。
在步骤S705中，创建新的扫描链。
在步骤S706中，设置新的扫描链对应器件的数据寄存器和指令寄 存器。
在步骤S707中，设置扫描链的输入输出数据。
在本步骤中，新的扫描链或原来的扫描链设置输入输出数据。
图8是本发明实施例的控制装置的主控程序中的步骤S607的另一 具体流程图。
其中步骤S801-805和步骤S701-705相同，步骤S812和S707相同， 这里就不再赘述。
步骤S806-S811是步骤S706的一个具体实施方式。当通过步骤S805 创建新的扫描链之后，必须使得该新的扫描链包含目标模块所属的器件。
在步骤S806中，检查是否需要设置器件对应的指令寄存器。
在步骤S807中，判断步骤。
在步骤S808中，如果是，增加IRSCAN。
在步骤S809中，检查目标模块是否由未激活的SIB控制。
在步骤S810中，判断步骤。
在步骤S811中，增加DRSCAN激活SIB。
IRSCAN和DRSCANS是STAPL命令。IRSCAN向器件的指令寄存 器发送指令，DRSCAN向器件的数据寄存器发送数据，IRSCAN和 DRSCAN用于激活一个新的扫描链。
在图7和8所示的实施例中，将PCL语言的器件测试模式翻译成 STAPL语言的器件测试模式，实施例的输入是ICL和PDL数据结构， 输出是由器件测试模式组成的列表，每个器件测试模式形成一个扫描链， 每个扫描链测试一个器件。因此，翻译ICL和PDL文件的过程即生成器 件测试模式的过程。
图9是本发明实施例的控制装置的主控程序中的步骤S609的具体 流程图，包括以下步骤。
在步骤S6091中，获取电路板上所有边界扫描器件。
在步骤S6092中，获得指令长度和BYPASS寄存器。
在本步骤中，解析每个边界扫描器件的BSDL信息，获得每个扫描 链上每个边界扫描器件的指令长度和BYPASS寄存器。BSDL用于描述 指令寄存器和数据寄存器信息。
在步骤S6093中，获得目标器件之前和之后的所有器件。目标器件 为前述目标模块所属的边界扫描器件。
在步骤S6094中，根据步骤S6092和S6093中获得的信息，向目标 器件之前和之后的器件的指令寄存器输入BYPASS指令，使得目标器件 之前和之后的器件被BYPASS掉，使得数据得以快速通过。
在步骤S6095中，将目标器件之前和之后的器件整合到扫描链中。
在增加目标器件之前和之后的器件寄存器中增加测试数据，使扫描 链整合到一起。
在本步骤中，计算目标器件之前和之后的指令、数据寄存器长度， 将之前和之后的扫描模式创建出来，形成完整的扫描链。
本实施例中，通过将目标器件之前和之后的器件BYPASS掉，生成 使得该板级测试模式主要针对目标器件，从而实现在系统级别对单一器 件进行测试和诊断，提高测试效率。在本例中器件为IEEE1687标准的 器件。该方法实现了在系统层级对IEEE 1687器件的诊断和测试。
图10a和10b是本发明实施例的控制装置的输入文件ICL和PDL 文件。图10c是本发明实施例的控制装置输出的STAPL文件。
结合上述附图，本领域的技术人员能够更好地理解本发明。通过该 控制装置，无需人工参与，无需改动硬件，能够实现利用IEEE 1149.1 的测试平台测试IEEE 1687器件。
本发明实施例虽然以较佳实施例公开如上，但其并不是用来限定权 利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以 做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求 所界定的范围为准。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本 领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神 和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的 保护范围之内。
Claims (16)
1.一种用于扫描测试系统的控制方法，包括以下步骤：
获得符合第一标准的第一指令信息；
将所述第一指令信息翻译成器件级测试模式；以及
将所述器件级测试模式转换为符合第二标准的板级测试模式。
2.根据权利要求1所述的控制方法，其中，所述获得符合第一标准的第一指令信息包括：
解析符合第一标准的输入文件，获得所述第一指令信息。
3.根据权利要求1所述的控制方法，其中，所述板级测试模式包含在输出文件中。
4.根据权利要求2所述的控制方法，其中，所述解析符合第一标准的输入文件包括：对输入文件基于所述第一标准进行语法检查。
5.根据权利要求1所述的控制方法，其中，将所述第一指令信息翻译成器件级测试模式之后，还包括：将所述器件级测试模式从数据结构格式转换为文件格式。
6.根据权利要求1所述的控制方法，还包括：将所述第一指令信息翻译成器件级测试模式包括：
逐行读取第一指令信息；
对于每行的第一指令信息，判断读写操作的目标模块是否在当前的扫描链中；
如果所述目标模块已经在当前的扫描链中，则为当前的扫描链设置输入和输出；以及
如果所述目标模块未在当前的扫描链中，则执行以下步骤以获得新的扫描链：
创建一个新的扫描链；
激活目标模块所属器件的指令寄存器和数据寄存器；以及
为所述新的扫描链设置输入输出。
7.根据权利要求6所述的控制方法，其中，所述激活目标模块所属器件的指令寄存器和数据寄存器包括：
检查是否需要设置所属器件的指令寄存器；
如果是，则通过IRSCAN指令设置；
检查所述目标模块是否由未激活的SIB控制；以及
如果是，则通过DRSCAN激活SIB。
8.根据权利要求1所述的控制方法，其中，所述将所述器件级测试模式转换为符合第二标准的板级测试模式包括：
对于每个器件级测试模式，执行以下步骤以转换为一个板级测试模式，包括：
获得扫描链上所有器件；
获取每个器件的指令寄存器长度和BYPASS指令；
获取所述目标器件之前和之后的器件；
向相应的指令寄存器中输入指令，使得得目标器件之前和之后的器件被BYPASS掉；以及
将目标器件之前和之后的器件整合到扫描链中。
9.根据权利要求1至8任一项所述的控制方法，所述第一标准为IEEE1687标准，所述第二标准为IEEE 1149，所述第一指令信息为ICL和PDL指令信息。
10.一种用于扫描测试系统的控制装置，包括：
解析器组件，用于解析符合第一标准的输入文件，获得符合第一标准的第一指令信息
翻译组件，用于将所述第一指令信息翻译成器件级测试模式；
重定向组件，用于将所述器件级测试模式转换为符合第二标准的板级测试模式；
主控组件，用于调用组件中的功能接口，将所述输入文件转换为包含器件级测试模式的输出文件。
11.根据权利要求10所述的控制装置，还包括：所述复写组件，用于将所述器件级测试模式从数据结构格式转换为文件格式。
12.根据权利要求10所述的控制装置，其中，所述解析器组件包括：对所述输入文件基于所述第一标准进行语法检查。
13.根据权利要求10所述的控制装置，所述翻译组件还包括：
逐行读取第一指令信息；
对于每行的第一指令信息，判断读写操作的目标模块是否在当前的扫描链中；
如果所述目标模块已经在当前的扫描链中，则为当前的扫描链设置输入和输出；以及
如果所述目标模块未在当前的扫描链中，则执行以下步骤以获得新的扫描链：
创建一个新的扫描链；
激活目标模块所属器件的指令寄存器和数据寄存器；以及
为所述新的扫描链设置输入输出。
14.根据权利要求10所述的控制装置，其中，所述重定向组件包括：
对于每个器件级测试模式，执行以下步骤以转换为一个板级测试模式，包括：
获得扫描链上所有器件；
获取每个器件的指令寄存器长度和指令；
获取所述目标器件之前和之后的器件；
向相应的指令寄存器中输入BYPASS指令，使得目标器件之前和之后的器件被BYPASS掉；以及
将目标器件之前和之后的器件整合到扫描链中。
15.根据权利要求10至14任一项所述的控制装置，所述第一标准为IEEE 1687标准，所述第二标准为IEEE 1149，所述第一指令信息为ICL和PDL指令信息。
16.一种扫描测试系统，包括：如权利要求10-15任一项所述的控制装置，第一标准的测试平台和印刷电路板，所述印刷电路板上至少设置有一个第二标准的器件，所述控制装置将包含器件级测试模式的输入文件转换为包含板级测试模式的输出文件，并将所述包含板级测试模式的输出文件发送到所述测试平台上执行，以实现对所述第二标准的器件的板级测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810699949.3A CN110658438A (zh) | 2018-06-29 | 2018-06-29 | 扫描测试系统及其控制装置和控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810699949.3A CN110658438A (zh) | 2018-06-29 | 2018-06-29 | 扫描测试系统及其控制装置和控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110658438A true CN110658438A (zh) | 2020-01-07 |
Family
ID=69026910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810699949.3A Pending CN110658438A (zh) | 2018-06-29 | 2018-06-29 | 扫描测试系统及其控制装置和控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110658438A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112485029A (zh) * | 2020-11-04 | 2021-03-12 | 网易有道信息技术（北京）有限公司 | 一种扫描设备测试系统、方法和装置 |
| CN112595966A (zh) * | 2021-03-03 | 2021-04-02 | 南京邮电大学 | 一种基于IEEE标准Chiplet电路测试方法 |
| CN112763898A (zh) * | 2020-12-22 | 2021-05-07 | 中国电子科技集团公司第五十八研究所 | 一种基于bsc单元特性的系统级边界扫描链的集成设计方法 |
| CN117741411A (zh) * | 2024-02-19 | 2024-03-22 | 西安简矽技术有限公司 | 一种芯片的调校系统和方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1748154A (zh) * | 2003-02-10 | 2006-03-15 | 皇家飞利浦电子股份有限公司 | 集成电路的测试 |
| US20100293423A1 (en) * | 2009-03-04 | 2010-11-18 | Suresh Goyal | Method and apparatus for virtual in-circuit emulation |
| CN102341718A (zh) * | 2009-03-04 | 2012-02-01 | 阿尔卡特朗讯 | 用于使用多个指令类型进行系统测试的方法与设备 |
| CN102590733A (zh) * | 2012-03-20 | 2012-07-18 | 中国人民解放军国防科学技术大学 | 一种基于边界扫描机制的电路系统机内测试装置 |
| CN102818986A (zh) * | 2012-08-20 | 2012-12-12 | 桂林电子科技大学 | 混合信号电路边界扫描测试系统及测试方法 |
| CN107843828A (zh) * | 2017-10-26 | 2018-03-27 | 电子科技大学 | 一种基于fpga的数字电路边界扫描控制系统 |
-
2018
- 2018-06-29 CN CN201810699949.3A patent/CN110658438A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1748154A (zh) * | 2003-02-10 | 2006-03-15 | 皇家飞利浦电子股份有限公司 | 集成电路的测试 |
| US20100293423A1 (en) * | 2009-03-04 | 2010-11-18 | Suresh Goyal | Method and apparatus for virtual in-circuit emulation |
| CN102341718A (zh) * | 2009-03-04 | 2012-02-01 | 阿尔卡特朗讯 | 用于使用多个指令类型进行系统测试的方法与设备 |
| CN103080761A (zh) * | 2010-06-30 | 2013-05-01 | 阿尔卡特朗讯 | 用于虚拟内电路仿真的方法和设备 |
| CN102590733A (zh) * | 2012-03-20 | 2012-07-18 | 中国人民解放军国防科学技术大学 | 一种基于边界扫描机制的电路系统机内测试装置 |
| CN102818986A (zh) * | 2012-08-20 | 2012-12-12 | 桂林电子科技大学 | 混合信号电路边界扫描测试系统及测试方法 |
| CN107843828A (zh) * | 2017-10-26 | 2018-03-27 | 电子科技大学 | 一种基于fpga的数字电路边界扫描控制系统 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112485029A (zh) * | 2020-11-04 | 2021-03-12 | 网易有道信息技术（北京）有限公司 | 一种扫描设备测试系统、方法和装置 |
| CN112763898A (zh) * | 2020-12-22 | 2021-05-07 | 中国电子科技集团公司第五十八研究所 | 一种基于bsc单元特性的系统级边界扫描链的集成设计方法 |
| CN112595966A (zh) * | 2021-03-03 | 2021-04-02 | 南京邮电大学 | 一种基于IEEE标准Chiplet电路测试方法 |
| CN117741411A (zh) * | 2024-02-19 | 2024-03-22 | 西安简矽技术有限公司 | 一种芯片的调校系统和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110658438A (zh) | 扫描测试系统及其控制装置和控制方法 | |
| US7386775B2 (en) | Scan verification for a scan-chain device under test | |
| US7139955B2 (en) | Hierarchically-controlled automatic test pattern generation | |
| US5682392A (en) | Method and apparatus for the automatic generation of boundary scan description language files | |
| US5517637A (en) | Method for testing a test architecture within a circuit | |
| JP2004509425A (ja) | テストコントローラアクセスデータを用いて回路をテスト及び／または診断する方法及びシステム | |
| CN115656792B (zh) | 芯片可测性设计的测试方法及测试平台 | |
| CN116224042B (zh) | 生成测试待测器件的测试向量的方法、系统、设备和介质 | |
| US6707313B1 (en) | Systems and methods for testing integrated circuits | |
| US7308631B2 (en) | Wrapper serial scan chain functional segmentation | |
| US10528689B1 (en) | Verification process for IJTAG based test pattern migration | |
| US10963612B2 (en) | Scan cell architecture for improving test coverage and reducing test application time | |
| CN106546910A (zh) | 基于位流回读的fpga测试平台 | |
| CN115684894B (zh) | 芯片可测性设计的测试方法及测试平台 | |
| US6760904B1 (en) | Apparatus and methods for translating test vectors | |
| JP2660028B2 (ja) | Ｌｓｉのテスト装置 | |
| CN113868046A (zh) | 一种pad控制单元的功能验证方法、系统及相关组件 | |
| Van Ngo et al. | Use of JTAG boundary-scan for testing electronic circuit boards and systems | |
| JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
| CN102645609B (zh) | Jtag链路测试装置及其测试方法 | |
| JP2837703B2 (ja) | 故障診断装置 | |
| US7146539B2 (en) | Systems and methods for testing a device-under-test | |
| De Sousa et al. | Boundary-scan interconnect diagnosis | |
| Ferreira et al. | Automatic generation of a single-chip solution for board-level BIST of boundary scan boards | |
| Larsson et al. | Graceful Degradation of Reconfigurable Scan Networks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |