CN117741411A - 一种芯片的调校系统和方法 - Google Patents

Abstract

本公开实施例公开了一种芯片的调校系统和方法，芯片的调校系统可以包括主测试访问端口、第一数据分发模块、至少一个第一从测试访问端口以及至少一个第一测试寄存器。其中，主测试访问端口用于生成配置信息，主测试访问端口通过第一联合测试工作组JTAG接口连接于调校设备；第一数据分发模块连接于主测试访问端口，用于根据配置信息配置多个第一从测试访问端口的工作模式，以及每个第一从测试访问端口的连接关系；第一从测试访问端口的输入端与输出端均连接于第一数据分发模块；至少一个第一测试寄存器连接于第一从测试访问端口。

Description

一种芯片的调校系统和方法

技术领域

本公开实施例涉及芯片测试技术领域，尤其涉及一种芯片的调校系统和方法。

背景技术

芯片的测试与调试是芯片生产的一个重要环节，用于对芯片进行筛选以及对芯片内部的数据进行修改，芯片内部通常会包括多个测试寄存器，用户通过对测试寄存器中的数据进行测试或者调试以实现对芯片的调校。

现有的调校设备与待测芯片之间是通过联合测试工作组（Joint Test ActionGroup，JTAG）接口作为通讯方式的，芯片内部通常会存在多个测试寄存器，也就需要配置多个JTAG接口来实现对不同测试寄存器的调校，导致调校成本较高且调校效率较低。

发明内容

有鉴于此，本公开实施例期望提供一种芯片的调校系统和方法；能够解决调校成本较高且调校效率较低的技术问题。

本公开实施例的技术方案是这样实现的：

第一方面，本公开实施例提供了一种芯片的调校系统，包括主测试访问端口、第一数据分发模块、至少一个第一从测试访问端口以及至少一个第一测试寄存器，其中：

所述主测试访问端口用于生成配置信息，所述主测试访问端口通过第一联合测试工作组JTAG接口连接于调校设备；

所述第一数据分发模块连接于所述主测试访问端口，用于根据所述配置信息配置所述至少一个第一从测试访问端口的工作模式，以及每个所述第一从测试访问端口的连接关系；

所述第一从测试访问端口的输入端与输出端均连接于所述第一数据分发模块；

所述至少一个第一测试寄存器连接于所述第一从测试访问端口。

第二方面，本公开提供一种芯片的调校方法，包括：

将调校设备连接于第一方面所述的芯片的调校系统；

所述调校设备获取所述第一测试寄存器中的待测数据，并对所述待测数据进行测试。

第三方面，本公开提供一种芯片的调校方法，包括：

将调校设备连接于第一方面所述的芯片的调校系统；

所述调校设备向所述主测试访问端口发送数据修改信息；

所述主测试访问端口将所述数据修改信息通过所述第一数据分发模块和所述第一从测试访问端口传输至所述第一测试寄存器，以完成对所述第一测试寄存器中数据的修改。

本公开实施例提供了一种芯片的调校系统和方法；通过第一从测试访问端口和第一数据分发模块可以将不同的第一测试寄存器连接到主测试访问端口，以使得调校设备能够通过一个第一JTAG接口对不同的第一测试寄存器进行调校，提升了调校效率，无需为多个第一测试寄存器分别配置不同的第一JTAG接口，能够降低调校成本。

附图说明

图1为本公开实施例提供的第一种芯片的调校系统的结构示意图。

图2为本公开实施例提供的一种主测试访问端口的示意图。

图3为本公开实施例提供的第二种芯片的调校系统的结构示意图。

图4为本公开实施例提供的芯片的调校系统的连接关系示意图。

图5为本公开实施例提供的第三种芯片的调校系统的结构示意图。

图6为本公开实施例提供的第四种芯片的调校系统的结构示意图。

图7为本公开实施例提供的一种芯片的调校方法的流程图。

图8为本公开实施例提供的另一种芯片的调校方法的流程图。

通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。

芯片测试是利用联合测试工作组（Joint Test ActionGroup，JTAG）接口来进行芯片内部测试，常见的测试方法是通过访问芯片的接口，使用边界扫描的方法来进行测试，简单来说，便是输入一测试信号至芯片，如果芯片输出的信号为错误的信号，则可以得知芯片内部回路发生错误。

JTAG又称为标准测试访问端口和边界扫描结构协议，此协议又经过电机电子工程师学会（Institute OfElectrical and Electronics Engineers，IEEE）的认证，即为IEEE1149.1号标准。

现有技术中对芯片进行调校时，会预留测试点以供调校设备使用，在测试的过程中需要针床设备来生成测试接口，由于芯片内部具有不同的测试寄存器，在调校时需要针对不同的测试寄存器配置不同的JTAG接口，导致测试、制造的成本较高。

基于此，本公开首先提供一种芯片的调校系统，参照图1，芯片的调校系统可以包括主测试访问端口（Main Test Access Port，MTAP）110、第一数据分发模块120、至少一个第一从测试访问端口（Secondary Test Access Port，STAP）130以及至少一个第一测试寄存器140。其中，主测试访问端口（MTAP）110用于生成配置信息，主测试访问端口（MTAP）110通过第一联合测试工作组JTAG接口连接于调校设备；第一数据分发模块120连接于主测试访问端口（MTAP）110，用于根据配置信息配置至少一个第一从测试访问端口（STAP）130的工作模式，以及每个第一从测试访问端口（STAP）130的连接关系；第一从测试访问端口（STAP）130的输入端与输出端均连接于第一数据分发模块120；至少一个第一测试寄存器140连接于第一从测试访问端口（STAP）130。

在一些示例中，上述主测试访问端口（MTAP）110可以通过第一JTAG接口150连接于调校设备，用于从调校设备中获取数据或者向调校设备传输数据，其中，主测试访问端口（MTAP）110可以用于接收调校设备发送的配置指令，生成配置信息，并将配置信息发送至第一数据分发模块120。

第一数据分发模块120连接于上述主测试访问端口（MTAP）110，用于接收主测试访问端口（MTAP）110发送的配置信息，并基于上述配置信息配置多个第一从测试访问端口（STAP）130的工作模式，以及每个第一从测试访问端口（STAP）130的连接关系，其中，当第一从测试访问端口（STAP）130的数量是多个时，第一数据分发模块120可以配置多个第一从测试访问端口（STAP）130之间的连接关系。

第一从测试访问端口（STAP）130的数量可以是一个，也可以是多个，具体数量可以基于用户需求进行自定义，在本示例实施方式中不再赘述。

举例而言，参照图1，芯片的调校系统可以包括三个第一从测试访问端口（STAP）130，分别为第一个第一从测试访问端口（STAP）130-1、第二个第一从测试访问端口（STAP）130-2和第三个第一从测试访问端口（STAP）130-3。三个第一从测试访问端口（STAP）130均连接于上述第一数据分发模块120。

其中，上述第一从测试访问端口（STAP）130可以包括输入端和输出端，其中，输入端和输出端均连接于上述第一数据分发模块120，第一数据分发模块120可以通过配置信息配置多个第一从测试访问端口130之间的连接关系。由于上述第一从测试访问端口（STAP）130的输入端和输出端均连接于上述第一数据分发模块120，因此，第一数据分发模块120可以控制上述多个第一从测试访问端口（STAP）130之间是串联还是并联。

举例而言，第一数据分发模块120可以将第一个第一从测试访问端口（STAP）130-1的输出端和第二个第一从测试访问端口（STAP）130-2的输入端连接，即可实现两个第一从测试访问端口（STAP）130的串联设置。第一数据分发模块120可以将第一个第一从测试访问端口（STAP）130-1的输入端和第二个第一从测试访问端口（STAP）130-2的输入端均连接至上述主测试访问端口（MTAP）110，将第一个第一从测试访问端口（STAP）130-1的输出端和第二个第一从测试访问端口（STAP）130-2的输出端均连接于第一测试寄存器140，即可实现两个第一从测试访问端口（STAP）130的并联。

在一些示例中，上述第一从测试访问端口（STAP）130还可以包括一个数据端，用于与上述第一测试寄存器140连接，数据端用于向第一测试寄存器140发送数据，或者用于接收第一测试寄存器140发送的数据。

第一测试寄存器140连接于上述第一从测试访问端口（STAP）130，具体的，第一测试寄存器140连接于上述数据端，用于向第一从测试访问端口（STAP）130发送待测数据以及从第一从测试访问接口（STAP）130接收数据修改信息。

其中，上述第一测试寄存器140的数量可以是多个，具体数量可以基于用户需求进行自定义，在本示例实施方式中不再赘述。

举例而言，参照图1，芯片的调校系统可以包括三个第一测试寄存器140，分别为第一个第一测试寄存器140-1、第二个第一测试寄存器140-2和第三个第一测试寄存器140-3，其中，第一个第一测试寄存器140-1连接于第一个第一从测试访问端口（STAP）130-1；第二个第一测试寄存器140-2连接于第二个第一从测试访问端口（STAP）130-2；第三个第一测试寄存器140-3连接于第三个第一从测试访问端口（STAP）130-3。

本公开的芯片的调校系统，通过第一从测试访问端口（STAP）130和第一数据分发模块120可以将不同的第一测试寄存器140连接到主测试访问端口（MTAP）110，以使得调校设备能够通过一个第一JTAG接口150对不同的第一测试寄存器140进行调校，提升了调校效率，无需为多个第一测试寄存器140分别配置不同的第一JTAG接口150，能够降低调校成本。

在一些示例中，主测试访问端口（MTAP）110是本公开芯片的调校系统的主控制器，通过主测试访问端口（MTAP）110可以选择性的连通第一数据分发模块120上连接的第一从测试访问端口（STAP）130。

参照图2，主测试访问端口（MTAP）110的接口可以分为四个部分，第一部分为JTAG接口的五个接口加1bit的tdo使能信号，具体可以包括Jtag_tdi接口、Jtag_tms接口、Jtag_tck接口、Jtag_trst接口、Jtag_tdo接口以及Jtag_tdo_en接口。第二部分接口是一个JTAP_tap_reset接口。

第三部分是Boundary scan（边界扫描）接口，Boundary scan接口具体可以包括bscan_tdi接口、bscan_tck接口、bscan_shift接口、bscan_capture接口、bscan_update接口、bscan_tdo接口。其中，bscan_tdi接口、bscan_tck接口、bscan_shift接口、bscan_capture接口、bscan_update接口、bscan_tdo接口的具体功能可以参照相关技术，在此不再赘述。

第四部分为Jtag_channel_sel接口与Stap_select接口，第四部分的接口连接于第一数据分发模块120，用于配置第一从测试访问端口（STAP）130的工作模式和连接关系，其中，每一个第一从测试访问端口（STAP）130会对应两个比特的sel（位选）信号，经过译码（配置信息标识）选择相应的4种模式。也就是说，上述配置信息是经过Jtag_channel_sel接口与Stap_select接口发送至第一数据分发模块120的。

主测试访问端口（MTAP）110的指令寄存器（Instruction Register，IR）的地址位宽可以任意指定，包含了Boundary scan（边界扫描）的常用指令、STAP选择指令、JTAG通道选择指令等配置指令。指令寄存器中包括的内容还可以根据用户需求进行自定义，在本示例中不做具体限定。

在一些示例中，参照图3，芯片的调校系统还包括至少一个第二JTAG接口160，连接于上述第一数据分发模块120，用于连接调校设备，即本公开的芯片的调校系统可以支持同时接入至少两个调校设备。

在一些示例中，第一数据分发模块120包括两个控制寄存器，具体为TAP_SEL_REG寄存器和TM_JTAG_SEL寄存器，控制寄存器的连接方式可以参照相关技术，在此不再赘述。

TAP_SEL_REG寄存器用于给第一数据分发模块120提供控制数据，其数据宽度为2N+3(N为第一从测试访问端口（STAP）130的数量)，用于对第一数据分发模块120下挂载的每个第一从测试访问端口（STAP）130进行相应的模式选择。TAP_SEL_REG数据的第0位有着比较关键的作用，即去除主测试访问端口（MTAP）110。当第0位为1时，主测试访问端口（MTAP）110的JTAG通道会被直接绕开，JTAG接口会直接连接到下层的第一从测试访问端口（STAP）130。

考虑到在主测试访问端口（MTAP）110在被去除的情况下，无法通过JTAG接口把主测试访问端口（MTAP）110连接回去。因此，可以加入了一个单独的接口，即上述JTAG_tap_reset接口，当这个接口设置为0的时候会对TAP_SEL_REG数据进行重置操作。这个时候主测试访问端口（MTAP）110就会被重新接入到第一数据分发模块120中。

TM_JTAG_SEL寄存器的数据宽度为N+1（N为第一从测试访问端口（STAP）130的数量），另外的1比特是为内部自测测试访问端口提供的。TM_JTAG_SEL数据前N位中的每一位对应一个第一从测试访问端口（STAP）130，为0时为默认模式，即当前第一从测试访问端口（STAP）130选择第一JTAG接口150输入或者输出数据。当设置为1时，当前第一从测试访问端口（STAP）130会选择第二JTAG接口输入或者输出数据。

上述第一从测试访问端口（STAP）130会选择性的挂载在上述主测试访问端口（MTAP）110上，第一从测试访问端口（STAP）130是标准的1149.1的测试访问端口（TestAccess Port，TAP）结构，主要由两种类型构成，一种是自定义的TAP，另外一种是网际互连协议（Internet Protocol，IP）内自带的TAP。对于自定义的TAP，主要作用是产生当前报表的从属关系表相关的控制信号。

第一从测试访问端口130的控制寄存器与主测试访问端口（MTAP）110的相类似，不同的是主测试访问端口（MTAP）110的控制寄存器是1149.1的协议，也就是指令寄存器IR加数据寄存器（Data Register，DR）的结构。而STAP中的寄存器是遵循P1687的协议，是插入调试开关（Segment Insertion Bit，SIB）结构加DR的结构。

在一些示例中，参照图4，每一个上述第一从测试访问端口（STAP）130均可以通过第一数据分发模块120连接到上述主测试访问端口（MTAP）110上，由于上述多个第一从测试访问端口（STAP）130的输入端和输出端均连接于上述第一数据分发模块120，因此，多个第一从测试访问端口（STAP）130可以无限制串联，每个第一从测试访问端口（STAP）130对应的控制寄存器是两个比特位，可以有四种模式，具体如表1：

表1

其中，移除模式为第一数据分发模块120把当前的第一从测试访问端口（STAP）130的测试模式选择（Test Mode Select，TMS）接口会被置为0，使它的状态机锁死在run idle（空转）的模式中。正常模式的第一从测试访问端口（STAP）130的TMS接口、测试时钟（TestClock，TCK）接口以及复位信号（Test Reset Input TRST）接口的数据会直接从JATP接口获取，测试数据输入（Test Data In，TDI）接口的数据会从主测试访问端口（MTAP）110的测试数据输入（Test Data Out，TDO）接口获取。复位模式的第一从测试访问端口（STAP）130的复位信号（Test Reset Input TRST）接口的数据会被置成常0的状态，当前第一从测试访问端口（STAP）130的所有寄存器均会被复位。最后一种是屏蔽模式，在这种模式下，第一从测试访问端口（STAP）130的数据可以正常配置与访问，与正常模式不同的地方在于它的TDO接口数据通路会被关闭。

在一些示例中，主测试访问端口（MTAP）110可以生成不同的配置信息，以实现对第一从测试访问端口（STAP）130的控制，举例而言，需要将使用过的第一从测试访问端口（STAP）130移除，并将另一个第一从测试访问端口（STAP）130挂载时，可以将使用过的第一从测试访问端口（STAP）130对应的工作模式配置为移除模式，将待挂载的第一从测试访问端口（STAP）130的工作模式配置为正常模式。

配置信息的转发是由上述第一数据分发模块120来实现的，同理，可以同时对上述多个第一从测试访问端口（STAP）130进行挂载，均可以通过上述配置信息实现。

需要说明的是，上述多个第一从测试访问端口（STAP）130之间的连接关系也是根据上述配置信息实现的，即上述配置信息中也包括了上述多个第一从测试访问端口（STAP）130的连接关系信息，以使得上述第一数据分发模块120能够根据上述连接关系信息配置上述多个第一从测试访问端口（STAP）130之间的连接关系。

参照图1和图4，可以包括三个第一从测试访问端口（STAP）130，分别为STAP1、STAP2以及STAP3。三个第一从测试访问端口（STAP）130均连接于上述第一数据分发模块120。其中，stap1_tdi接口、stap2_tdi接口、stap3_tdi接口分别为三个第一从测试访问端口（STAP）130的输入接口，stap1_tdo接口、stap2_tdo接口、stap3_tdo接口分别为第一从测试访问端口（STAP）130的输出接口，stap1_tdo_en接口、stap2_tdo_en接口、stap3_tdo_en接口分别为三个第一从测试访问端口（STAP）130的输出接口的使能接口；stap_tck接口为第一从测试访问端口（STAP）130的时钟信号接口，stap_trst接口为第一从测试访问端口（STAP）130的复位信号接口，stap_sel[N:0]接口为接收测试寄存器选择信号的接口。stapselect TDR数据为测试寄存器选择信号，stap select TDR数据通过上述stap_sel[N:0]接口传输至上述第一数据分发模块120。

tap_tms[N-1:0]接口为第一数据分发模块120向第一从测试访问端口（STAP）130发送配置信息的接口，tap_tms[N-1:0]接口同时与上述三个第一从测试访问端口（STAP）130连接。Jtag_tdi接口、Jtag_tms接口、Jtag_tck接口、Jtag_trst接口、Jtag_tdo接口、Jtag_tdo_en接口为JTAG接口与第一数据分发模块120的连接接口。cltap_tdo接口为主测试访问端口（MTAP）110向第一数据分发模块120输出数据的输出接口，cltap_tdo_en接口为cltap_tdo接口的使能接口。

在一些示例中，上述Jtag_tck接口、Jtag_trst接口可以是同一个接口，stap_tck接口和stap_trst接口也可以是同一个接口。

其中，参照图4，TDI接口、TCK接口、TRST接口、TDO接口以及TDO_EN接口用于连接JTAG接口，用于通过JTAG接口与调校设备通信。

在一些示例中，由于多个第一从测试访问端口130的输入端和输出端均连接于上述第一数据分发模块120，因此，第一数据分发模块120可以控制多个第一从测试访问端口（STAP）130之间连接关系，具体的，第一数据分发模块120可以控制多个第一从测试访问端口（STAP）130并联，或者第一数据分发模块120可以控制多个第一从测试访问端口（STAP）130串联。

在一些示例中，参照图5，上述芯片的调校系统还可以包括第二数据分发模块170，连接于上述第一从测试访问端口（STAP）130与所述第一测试寄存器140之间，第二数据分发模块170主要用于实现对数据的转发。具体的，第二数据分发模块170可以连接在第一个第一从测试访问端口（STAP）130-1与第一个测试寄存器140-1之间。

在一些示例中，上述芯片的调校系统还可以包括至少一个数据分发端口（未图示），数据分发端口可以包括第三数据分发模块和第二从测试访问端口，其中，第三数据分发模块连接于所述第一从测试访问端口（STAP）130；第二从测试访问端口连接于所述第三数据分发模块与所述第一测试寄存器140之间。

在一些示例中，上述芯片的调校系统还可以包括插入调试开关（SegmentInsertion Bit，SIB）结构180，其中，SIB结构180可以与第一测试寄存器140并联设置，也可以设置与上述第一从测试访问端口（STAP）130与所述第一测试寄存器140之间。在一些示例中，上述芯片的调校系统还可以包括至少一个第二测试寄存器190，连接于上述与第一测试寄存器140并联设置SIB结构180。

举例而言，参照图6，SIB结构可以连接于上述第二数据分发模块170与第二测试寄存器190之间，SIB结构也可以连接于第二个第一从测试访问端口（STAP）130-2与第二个第一测试寄存器140-2之间。

SIB结构180能够提升了测试访问端口的可扩展性。原本的IR-DR结构一旦下层寄存器有任何的变动会导致整个测试访问端口都需要重新产生。现在基于SIB结构，下层寄存器有任何的改变只需要增减相应的SIB结构180即可，其余电路均可不做变更。

SIB结构180实质是一个1个比特位的DR，它本身起一个开关作用。SIB结构180的输入是通用的测试寄存器（Test Data Register，TDR）的7个输入信号，再加上一个from_so信号。from so信号来自于下级SIB结构180或者测试寄存器TDR。输出信号由so信号、tosel信号和tosi信号三个信号组成。其中so信号会送入第一从测试访问端口（STAP）130或者同级的SIB结构180。tosel信号会送入下一级的SIB结构180，tosi信号会送入下级的SIB结构180或者测试寄存器TDR中。

在一些示例中，芯片的调校系统还可以包括其他需要测试或者调试的寄存器连接于上述第一从测试访问端口（STAP）130或者SIB结构180，寄存器的具体类型和数量可以基于用户需求进行自定义，在本示例中不做具体限定。

本公开的芯片的调校系统，通过第一从测试访问端口和第一数据分发模块120可以将不同的第一测试寄存器140连接到主测试访问端口（MTAP）110，以使得调校设备能够通过一个第一JTAG接口150对不同的第一测试寄存器140进行调校，提升了调校效率，无需为多个第一测试寄存器140分别配置不同的第一JTAG接口150，能够降低调校成本。进一步的，通过SIB结构180实现在下层寄存器有任何的改变时，只需要增减相应的SIB结构180即可，其余电路均可不做变更，能够进一步降低调校成本，且能够提升调校效率。更进一步的，可以在上述第一数据分发模块120上连接至少一个JTAG接口，以使得芯片的调校系统能够同时接入多个调校设备，进一步的提升了调校效率。

进一步的，本公开还提供一种芯片的调校方法，参照图7，芯片调校方法可以包括步骤S710至步骤S720。

在步骤S710中，将调校设备连接于芯片的调校系统。

在步骤S720中，调校设备获取第一测试寄存器中的待测数据，并对待测数据进行测试。

在本公开的一些示例中，参照图5，可以通过上述第一JTAG接口150或者第二JTAG接口160将调校设备连接于上述芯片的调校系统中。

在一些示例中，调校设备可以通过上述第一JTAG接口150或者第二JTAG接口160获取上述第一测试寄存器140中的待测数据，并对上述待测数据进行测试，具体的测试过程可以参照相关技术，在此不再赘述。

需要说明的是，在接入上述调校设备之前，主测试访问端口（MTAP）110已经将上述配置信息发送至上述第一数据分发模块120，上述第一数据分发模块120已经配置了能够输出待测数据的第一测试寄存器140。

再进一步的，本公开还提供一种芯片的调校方法，参照图8，芯片调校方法可以包括步骤S810至步骤S830。

在步骤S810中，将调校设备连接于芯片的调校系统。

在步骤S820中，调校设备向主测试访问端口发送数据修改信息。

在步骤S830中，主测试访问端口将数据修改信息通过第一数据分发模块和第一从测试访问端口传输至第一测试寄存器，以完成对第一测试寄存器中数据的修改。

在本公开的一些示例中，参照图5，可以通过上述第一JTAG接口150或者第二JTAG接口160将调校设备连接于上述芯片的调校系统中。

在一些示例中，调校设备可以通过上述第一JTAG接口150或者第二JTAG接口160向主测试访问端口（MTAP）110发送修改数据，主测试访问端口（MTAP）110将上述数据修改信息通过上述第一数据分发模块120、第一从测试访问端口（STAP）130传输至第一测试寄存器140，用于对上述第一测试寄存器140中的数据进行修改。

具体的修改方式可以基于用户需求进行自定义，在本示例实施方式中不再赘述。

需要说明的是，在本公开中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。上述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

本领域技术人员在考虑说明书及实践这里申请的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未申请的本技术领域中的公知常识或惯用技术手段。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。

Claims (10)

1.一种芯片的调校系统，其特征在于，包括主测试访问端口、第一数据分发模块、至少一个第一从测试访问端口以及至少一个第一测试寄存器，其中：

所述主测试访问端口用于生成配置信息，所述主测试访问端口通过第一联合测试工作组JTAG接口连接于调校设备；

所述第一数据分发模块连接于所述主测试访问端口，用于根据所述配置信息配置所述至少一个第一从测试访问端口的工作模式，以及每个所述第一从测试访问端口的连接关系；

所述第一从测试访问端口的输入端与输出端均连接于所述第一数据分发模块；

所述至少一个第一测试寄存器连接于所述第一从测试访问端口。

2.根据权利要求1所述的芯片的调校系统，其特征在于，所述芯片的调校系统还包括：

至少一个第二JTAG接口，连接于所述第一数据分发模块和所述调校设备之间。

3.根据权利要求1所述的芯片的调校系统，其特征在于，所述芯片的调校系统还包括：

第二数据分发模块，连接于所述第一从测试访问端口与所述第一测试寄存器之间。

4.根据权利要求1所述的芯片的调校系统，其特征在于，所述芯片的调校系统还包括至少一个数据分发端口，所述数据分发端口包括：

第三数据分发模块，连接于所述第一从测试访问端口；

第二从测试访问端口，连接于所述第三数据分发模块与所述第一测试寄存器之间。

5.根据权利要求1所述的芯片的调校系统，其特征在于，所述第一从测试访问端口的工作模式包括移除模式、正常模式、复位模式以及屏蔽模式；所述配置信息包括所述第一从测试访问端口的工作模式标识；

所述第一数据分发模块根据所述工作模式标识配置各所述第一从测试访问端口的工作模式。

6.根据权利要求1所述的芯片的调校系统，其特征在于，所述芯片的调校系统还包括：

插入调试开关SIB结构，与所述第一测试寄存器并联设置。

7.根据权利要求6所述的芯片的调校系统，其特征在于，所述芯片的调校系统还包括：

至少一个第二测试寄存器，连接于所述插入调试开关SIB结构。

8.根据权利要求1所述的芯片的调校系统，其特征在于，所述芯片的调校系统还包括：

SIB结构，连接于所述第一从测试访问端口与所述第一测试寄存器之间。

9.一种芯片的调校方法，其特征在于，包括：

将调校设备连接于权利要求1至8任一项所述的芯片的调校系统；

所述调校设备获取所述第一测试寄存器中的待测数据，并对所述待测数据进行测试。

10.一种芯片的调校方法，其特征在于，包括：

将调校设备连接于权利要求1至8任一项所述的芯片的调校系统；

所述调校设备向所述主测试访问端口发送数据修改信息；

所述主测试访问端口将所述数据修改信息通过所述第一数据分发模块和所述第一从测试访问端口传输至所述第一测试寄存器，以完成对所述第一测试寄存器中数据的修改。