CN107290656A - 一种集成双向crc校验功能的可扩展jtag调试结构 - Google Patents

一种集成双向crc校验功能的可扩展jtag调试结构 Download PDF

Info

Publication number
CN107290656A
CN107290656A CN201710452885.2A CN201710452885A CN107290656A CN 107290656 A CN107290656 A CN 107290656A CN 201710452885 A CN201710452885 A CN 201710452885A CN 107290656 A CN107290656 A CN 107290656A
Authority
CN
China
Prior art keywords
debugging
controller
sub
data
jtag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710452885.2A
Other languages
English (en)
Other versions
CN107290656B (zh
Inventor
颜伟
李俊玲
沈拉民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201710452885.2A priority Critical patent/CN107290656B/zh
Publication of CN107290656A publication Critical patent/CN107290656A/zh
Application granted granted Critical
Publication of CN107290656B publication Critical patent/CN107290656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test

Abstract

本发明提供了一种集成双向CRC校验功能的可扩展JTAG调试结构，包括调试主控器和调试子控制器；调试主控器通过接收JTAG接口的数据，进行数据校验和指令解析后，将校验无误的数据送往相应的调试子控制器，进一步进行处理和执行，调试子控制器接受调试主控器的控制，并按照相应的数据指令，实现对调试对象的调试操作并返回调试数据；本发明的JTAG调试结构在支持IEEE1149.1标准JTAG时序的基础上，实现了双向32位CRC串行数据校验功能，能够检测数据传输过程中出现的异常，提高了数据传输过程的可靠性。

Description

一种集成双向CRC校验功能的可扩展JTAG调试结构
【技术领域】
本发明属于多核超大规模集成电路的JTAG调试设计领域，用于ASIC、DSP、SOC等大规模、超大规模集成电路的JTAG调试，尤其涉及一种集成双向CRC校验功能的可扩展JTAG调试结构。
【背景技术】
随着集成电路工艺的发展，单片电路的集成度越来越高，实现的功能越来越复杂。多核处理、片上系统SoC(System-on-Chip)等形式电路的出现，使得电路的调试要求变得越来越迫切，但由于片上系统和多IP集成的复杂性，调试实现也越来越困难，如何在集成度越来越高的芯片上，实现对多核IP和多功能模块的调试已成为一项重大的研究课题。
调试技术在发展过程中，形成了DSU调试、UART串口调试直至后期的JTAG调试等多种方法。JTAG边界扫描测试技术最初用于板级互连测试，但由于其很好的灵活性和集成性，基于IEEE1149.1标准的JTAG调试技术已成为芯片调试设计中应用最广泛的一种技术。
目前，Intel、ARM、Atemal等公司都在自己的产品中使用了JTAG调试技术，但鉴于技术保密，各公司不对外公开其调试设计的具体结构。且从应用角度而言，各公司之间的JTAG调试设计，均具有很强的针对性，可扩展性和重用性较差。
此外，由于JTAG调试技术直接面向应用领域，在调试过程中，数据传输的可靠性则尤为重要，对调试结果会有较大的影响，这就需要在JTAG调试技术中增加数据校验和保护功能，以提高调试结构数据传输的可靠性。而对于多核集成电路而言，若每个单核独立拥有一套调试结构，势必会造成较大的资源开销，这就要求JTAG调试结构具备很强的可扩展性和集成性，以方便大规模、超大规模集成电路的调试设计。
【发明内容】
本发明的目的在于提供一种采用分级指令控制，集成双向CRC校验功能的可扩展JTAG调试结构，为各类大规模数字集成电路的JTAG调试设计提供可靠的解决方案。
为实现上述目的，本发明采用以下技术方案：
一种集成双向CRC校验功能的可扩展JTAG调试结构，包括调试主控器和调试子控制器；
调试主控器中设计有子控制器选择与使能单元、输入/输出数据CRC校验模块、调试子控制器接口，调试主控器受IEEE1149.1标准的JTAG接口和TAP控制器控制，通过接收JTAG接口的数据，进行数据校验和指令解析后，将校验无误的数据送往相应的调试子控制器，进一步进行处理和执行，调试子控制器返回的数据由主控器进行CRC保护后，按照标准JTAG时序送至外部JTAG端口；
调试子控制器接受调试主控器的控制，并按照相应的数据指令，实现对调试对象的调试操作并返回调试数据，调试子控制器中有指令解析模块、地址/数据发生寄存器、调试命令寄存器、读写控制结构，在接收到调试指令和数据后，通过指令解析和转换，将串行指令和数据转换为对被调试对象的读写操作，并将结果储存和返回。
进一步，调试子控制器中设计有调试状态寄存器和冲突检测结构，可实现读写冲突、过写、过读、读写响应异常等状况的检测。
进一步，一个调试主控器挂载多路调试子控制器，通过设置主控器中的子控制器ID寄存器宽度，进行多核扩展和调试集成。
进一步，调试主控器支持Module Select指令，在调试主控器中被解析，ModuleSelect指令用于调试子控制器的选择和使能。
进一步，每一个调试子控制器可以拥有不同的子控制器指令或采用相同的子控制器指令。子控制器指令包括Write_Command指令用于将调试访问地址、访问类型和读写操作次数等信息写入调试子控制器，Read_Command指令用于读取当前的调试子控制器指令内容，Go_Command用于执行调试操作，按照调试访问读操作/写操作的差异，Go_Command指令的数据流结构分为读操作型Go_Command指令和写操作型Go_Command指令，分别用于控制读操作调试和写操作调试访问。
有益效果：
本发明和现有JTAG调试技术相比，有如下有益效果：
1)本发明的JTAG调试结构在支持IEEE1149.1标准JTAG时序的基础上，实现了双向32位CRC串行数据校验功能，能够检测数据传输过程中出现的异常，提高了数据传输过程的可靠性。
2)本发明实现了分级指令控制，多模块调试的模块级调试指令可重用，大大简化了整体调试结构的调试指令设计，降低了应用难度。
3)本发明采用可扩展调试结构，一个调试主控器可方便的挂载多个调试子模块，易于多核和多IP设计的调试集成。
本发明的调试结构具备完整的调试状态检测与反馈逻辑，在调试过程中，能够及时的反馈调试指令的执行状态，提高了调试结构与外部的交互性。
【附图说明】
图1可扩展JTAG调试结构框图
图2调试主控器Module Select指令数据流
图3子控制器Write_Command指令数据流
图4子控制器Read_Command指令数据流
图5子控制器读操作型Go_Command指令数据流
图6子控制器写操作型Go_Command指令数据流
图7多核处理器电路可扩展JTAG调试结构图
【具体实施方式】
下面结合附图和具体实施例对本发明作进一步详细描述，但不作为对本发明的限定。
本发明的JTAG调试结构是以符合IEEE1149.1标准的测试访问端口和边界扫描结构为基础，通过设计双向串行数据校验、调试模块选择、读写控制、调试状态检测等多种结构，实现完整的JTAG调试功能。
本发明的技术方案由可扩展JTAG调试结构实现和JTAG调试指令设计两大部分组成。
(1)可扩展JTAG调试结构实现
为实现整体结构的可扩展、易复用，本发明的JTAG调试结构，采用了调试主控器和调试子控制器的双控制器设计思想，其整体架构如图1所示。
调试主控器中设计有子控制器选择与使能单元、输入/输出数据CRC校验模块、调试子控制器接口等结构。调试主控器受IEEE1149.1标准的JTAG接口和TAP控制器控制，通过接收JTAG接口的数据，进行数据校验和指令解析后，将校验无误的数据送往相应的调试子控制器，进一步进行处理和执行。调试子控制器返回的数据由主控器进行CRC保护后，按照标准JTAG时序送至外部JTAG端口。
调试子控制器的主要功能是接受调试主控器的控制，并按照相应的数据指令，实现对调试对象的调试操作并返回调试数据。调试子控制器中有指令解析模块、地址/数据发生寄存器、调试命令寄存器、读写控制结构、调试状态及冲突检测结构，在接收到调试指令和数据后，通过指令解析和转换，将串行指令和数据转换为对被调试对象的读写操作，并将结果储存和返回。为保证调试的正确性，调试子控制器中设计有调试状态寄存器和冲突检测结构，可实现读写冲突、过写、过读、读写响应异常等状况的检测，大大提高JTAG调试的交互性，有效降低调试难度。
本发明的JTAG调试结构中，一个调试主控器可挂载多路调试子控制器，通过设置主控器中的子控制器ID寄存器宽度，可方便的进行多核扩展和调试集成，对于大规模、超大规模多核、多IP集成电路的JTAG调试设计有较大优势。
(2)JTAG调试指令设计
为易于软件开发和调试应用，并适应调试主控制器和调试子控制器的设计结构，本发明在可扩展JTAG调试结构的基础上，开发了相应的JTAG调试指令。
本发明的可扩展JTAG调试结构支持两种类型的指令：
1)Module Select指令
2)子控制器指令(包括Write_Command、Read_Command、Go_Command等指令)
调试指令的第一位数据用于区分指令类型，Module Select指令首位数据为‘1’，子控制器指令首位数据为‘0’。Module Select指令为调试主控器指令，在调试主控器中被解析，用于调试子控制器的选择和使能；子控制器指令是调试子控制器的专属指令，每一个调试子控制器可以拥有不同的子控制器指令，也可采用相同的子控制器指令，以便于多IP的设计集成和指令复用。
本发明的所有指令数据均采用32位CRC校验进行保护，且均在Shift_DR(TAP控制器的数据寄存器移位状态，详见IEEE1149.1标准)状态下串行移入，简化了指令操作。Module Select指令的移位操作序列如下：
1)1位数据’1’，该位为Module Select标志位；
2)(ID bits)位调试子模块ID编码(MSB shifted first)；
3)32位CRC校验码(MSB shifted first)，作为前(ID bits+1)位数据的CRC保护；
4)(Status bits+32)位数据’0’(移位补偿，调试接口忽略此数据)。
在移入Module Select指令数据时，JTAG接口会同时移位输出以下数据：
1)(ID bits+32+1)位数据’0’(输出等待，该数据可忽略)；
2)(Status bits)位状态位(MSB shifted first)；
3)32位CRC校验码(MSB shifted first)，对(Status bits)位Module Select状态位数据进行CRC保护。
子控制器调试指令的数据流和工作方式与调试主控器指令相似，在指令施加的同时，会输出相应的指令状态和指令执行结果。Write_Command指令用于将调试访问地址、访问类型和读写操作次数等信息写入调试子控制器，Read_Command指令用于读取当前的调试子控制器指令内容，Go_Command用于执行调试操作，按照调试访问类型(读操作/写操作)的差异，Go_Command指令的数据流结构分为读操作型Go_Command指令和写操作型Go_Command指令，分别用于控制读操作调试和写操作调试访问。
在主控器指令选中并使能子控制器后，后续子控制器指令将施加至该子控制器并被解析，实现对调试命令寄存器的读写和执行，最终达到调试目的。本发明中JTAG调试指令的数据流如图2至图6所示。
实施例
在某款65nm工艺的超大规模多核处理器电路中，成功应用了上述可扩展JTAG调试结构，实现了电路中多核IP、多外设、多存储器IP的整体调试结构设计。
该款电路中集成有16个协处理器核，QDR、DDR控制器，EMIF、PIU、RapidIO等外设接口，并且其中的部分模块为硬IP和软IP设计。其中，协处理器核为软IP设计，其自带JTAG调试接口，但其JTAG接口仅支持协处理器核中寄存器的调试，对于其中的大量存储器无法提供调试。为了使该款电路具备完善的调试功能，需要针对其中的协处理器存储器、多路外设IP以及其他片内逻辑进行调试结构设计。
协处理器中应用的JTAG调试结构需要每一个IP都自带一整套的TAP控制器和JTAG接口，这已经使得片上的TAP控制器数量超过了16个，若外设的调试结构再采用类似的独立调试结构，则会大大增加逻辑开销，并增加设计集成的复杂度。为以最小的逻辑开销，有效地实现多外设和存储器IP的调试设计，在电路中采用了本发明的可扩展JTAG调试结构，在使用一路TAP控制器的前提下，实现了16组协处理器存储器及QDR、DDR、RapidIO等多路外设的调试。
本电路设计中采用了一个调试主控器挂载16个多核子控制器和8个外设子控制器方案，该多核处理器电路中应用的本发明JTAG调试结构框图如图7所示。在多核处理器的调试电路中，调试子控制器实现结构的重用，有效降低了设计复杂度。
本电路JTAG调试结构中集成两个CRC模块，分别用于输入数据的CRC校验和输出数据的CRC保护。CRC生成多项式如下：
1+x1+x2+x4+x5+x7+x8+x10+x11+x12+x16+x22+x23+x26+x32,CRC计算初始值为0xFFFFFFFF，CRC接收和发送均高位优先。调试主控器为满足挂载16路协处理器子控制器和8路外设子控制器的要求，将ID寄存器宽度设置为5，最多可提供32路挂载能力。多核处理器中各子控制器ID及对应关系如下：
本设计中由于调试子控制器的重用，所有协处理器核和外设的二级调试指令也实现重用，只需要Module_Select、Write_Command、Read_Command、Go_Command(读写分开)共计五条指令即可实现全部模块的调试功能。
该多核处理器芯片中增加的可扩展JTAG调试结构能够对内部多核、多外设IP进行完整的调试，并可对存储器空间进行遍历式读写访问，并支持连续读写、单次读写等自定义操作，所有有效数据均进行了CRC保护，提高了调试过程数据的可靠性。该结构的调试指令设计也大大降低了调试软件的设计难度。
电路中增加的可扩展JTAG调试结构符合IEEE1149.1标准协议，与其他硬核IP内部固有JTAG调试结构能够有效兼容，按照IEEE1149.1标准进行顶层互连，共同构成全芯片完整的JTAG调试结构。基于该结构，我们在测试平台上成功实现了对该款多核处理器电路的功能调试，达到了预期的良好效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。

Claims (5)

1.一种集成双向CRC校验功能的可扩展JTAG调试结构，其特征在于：包括调试主控器和调试子控制器；
调试主控器中设计有子控制器选择与使能单元、输入/输出数据CRC校验模块、调试子控制器接口，调试主控器受IEEE1149.1标准的JTAG接口和TAP控制器控制，通过接收JTAG接口的数据，进行数据校验和指令解析后，将校验无误的数据送往相应的调试子控制器，进一步进行处理和执行，调试子控制器返回的数据由主控器进行CRC保护后，按照标准JTAG时序送至外部JTAG端口；
调试子控制器接受调试主控器的控制，并按照相应的数据指令，实现对调试对象的调试操作并返回调试数据，调试子控制器中有指令解析模块、地址/数据发生寄存器、调试命令寄存器、读写控制结构，在接收到调试指令和数据后，通过指令解析和转换，将串行指令和数据转换为对被调试对象的读写操作，并将结果储存和返回。
2.如权利要求1所述的集成双向CRC校验功能的可扩展JTAG调试结构，其特征在于：调试子控制器中设计有调试状态寄存器和冲突检测结构，可实现读写冲突、过写、过读、读写响应异常等状况的检测。
3.如权利要求1所述的集成双向CRC校验功能的可扩展JTAG调试结构，其特征在于：一个调试主控器挂载多路调试子控制器，通过设置主控器中的子控制器ID寄存器宽度，进行多核扩展和调试集成。
4.如权利要求1所述的集成双向CRC校验功能的可扩展JTAG调试结构，其特征在于：调试主控器支持Module Select指令，在调试主控器中被解析，ModuleSelect指令用于调试子控制器的选择和使能。
5.如权利要求1所述的集成双向CRC校验功能的可扩展JTAG调试结构，其特征在于：每一个调试子控制器可以拥有不同的子控制器指令或采用相同的子控制器指令；子控制器指令包括Write_Command指令用于将调试访问地址、访问类型和读写操作次数等信息写入调试子控制器，Read_Command指令用于读取当前的调试子控制器指令内容，Go_Command用于执行调试操作，按照调试访问读操作/写操作的差异，Go_Command指令的数据流结构分为读操作型Go_Command指令和写操作型Go_Command指令，分别用于控制读操作调试和写操作调试访问。
CN201710452885.2A 2017-06-15 2017-06-15 一种集成双向crc校验功能的可扩展jtag调试结构 Active CN107290656B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710452885.2A CN107290656B (zh) 2017-06-15 2017-06-15 一种集成双向crc校验功能的可扩展jtag调试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710452885.2A CN107290656B (zh) 2017-06-15 2017-06-15 一种集成双向crc校验功能的可扩展jtag调试结构

Publications (2)

Publication Number Publication Date
CN107290656A true CN107290656A (zh) 2017-10-24
CN107290656B CN107290656B (zh) 2019-08-27

Family

ID=60096993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710452885.2A Active CN107290656B (zh) 2017-06-15 2017-06-15 一种集成双向crc校验功能的可扩展jtag调试结构

Country Status (1)

Country Link
CN (1) CN107290656B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109286471A (zh) * 2018-09-30 2019-01-29 中国人民解放军战略支援部队信息工程大学 面向srio控制器的crc校验方法及装置
CN110351012A (zh) * 2018-04-05 2019-10-18 西门子股份公司 经由故障安全的通信连接传输数据时识别数据损坏的方法
CN117741411A (zh) * 2024-02-19 2024-03-22 西安简矽技术有限公司 一种芯片的调校系统和方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237842A (zh) * 1998-05-29 1999-12-08 日本电气株式会社 数字数据传输系统中识别删除帧的方法
US6668339B1 (en) * 1999-07-28 2003-12-23 Mitsubishi Denki Kabushiki Kaisha Microprocessor having a debug interruption function
KR20050096006A (ko) * 2004-03-29 2005-10-05 대한민국(충북대학교총장) Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템
CN101154184A (zh) * 2006-09-29 2008-04-02 上海海尔集成电路有限公司 一种微控制器jtag调试方法
CN102722151A (zh) * 2012-06-11 2012-10-10 昆山纬度数码科技有限公司 一种蓄能器蓄能和释能控制系统
CN102938565A (zh) * 2012-09-28 2013-02-20 上海交通大学 基于大规模并联系统的分布式通讯系统及其控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237842A (zh) * 1998-05-29 1999-12-08 日本电气株式会社 数字数据传输系统中识别删除帧的方法
US6668339B1 (en) * 1999-07-28 2003-12-23 Mitsubishi Denki Kabushiki Kaisha Microprocessor having a debug interruption function
KR20050096006A (ko) * 2004-03-29 2005-10-05 대한민국(충북대학교총장) Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템
CN101154184A (zh) * 2006-09-29 2008-04-02 上海海尔集成电路有限公司 一种微控制器jtag调试方法
CN102722151A (zh) * 2012-06-11 2012-10-10 昆山纬度数码科技有限公司 一种蓄能器蓄能和释能控制系统
CN102938565A (zh) * 2012-09-28 2013-02-20 上海交通大学 基于大规模并联系统的分布式通讯系统及其控制方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110351012A (zh) * 2018-04-05 2019-10-18 西门子股份公司 经由故障安全的通信连接传输数据时识别数据损坏的方法
CN110351012B (zh) * 2018-04-05 2022-02-15 西门子股份公司 经由故障安全的通信连接传输数据时识别数据损坏的方法
CN109286471A (zh) * 2018-09-30 2019-01-29 中国人民解放军战略支援部队信息工程大学 面向srio控制器的crc校验方法及装置
CN109286471B (zh) * 2018-09-30 2021-01-22 中国人民解放军战略支援部队信息工程大学 面向srio控制器的crc校验方法及装置
CN117741411A (zh) * 2024-02-19 2024-03-22 西安简矽技术有限公司 一种芯片的调校系统和方法

Also Published As

Publication number Publication date
CN107290656B (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
US5418976A (en) Processing system having a storage set with data designating operation state from operation states in instruction memory set with application specific block
CN103744009B (zh) 一种串行传输芯片测试方法、系统及集成芯片
CN102880536B (zh) 一种多核处理器的jtag调试方法
US6105154A (en) Multi-bus multi-data transfer protocols controlled by a bus arbiter coupled to a CRC signature compactor
CN102540050A (zh) 一种测试芯片的方法及装置
US7844867B1 (en) Combined processor access and built in self test in hierarchical memory systems
CN101458971A (zh) 一种嵌入式存储器的测试系统及测试方法
US10026499B2 (en) Memory testing system
CN107290656A (zh) 一种集成双向crc校验功能的可扩展jtag调试结构
TW324825B (en) On-chip automatic procedures for memory testing
US9529686B1 (en) Error protection for bus interconnect circuits
CN106484581A (zh) 空间辐射环境下可编程soc器件单粒子翻转检测系统及方法
JPH0396879A (ja) 集積回路装置のテスト方法及び該方法でテストするのに好適な集積回路装置
US7805644B2 (en) Multiple pBIST controllers
CN101727980A (zh) 多芯片模块
CN110415751B (zh) 一种可参数化配置的存储器内建自测试电路
CN105518475A (zh) 柔性接口
CN110717311A (zh) 一种fpga内部访问系统、fpga验证方法
US7526691B1 (en) System and method for using TAP controllers
Mohor SoC Debug Interface
JP5623035B2 (ja) 集積回路の機能回路と通信するようにＩＥＥＥ１１４９．１ＪｏｉｎｔＴｅｓｔＡｃｔｉｏｎＧｒｏｕｐ標準を拡張するための装置、及びその方法
CN109065093A (zh) 片上存储器测试电路及方法
CN108804747B (zh) 一种海量信息处理器的应用验证系统及其验证方法
KR20030055150A (ko) 마이크로프로세서 및 마이크로프로세서의 처리 방법
CN113892144A (zh) 具有经改进感测结构的存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant