CN1661385A - 一种jtag模块及应用该模块的调试方法 - Google Patents

一种jtag模块及应用该模块的调试方法 Download PDF

Info

Publication number
CN1661385A
CN1661385A CN 200410003197 CN200410003197A CN1661385A CN 1661385 A CN1661385 A CN 1661385A CN 200410003197 CN200410003197 CN 200410003197 CN 200410003197 A CN200410003197 A CN 200410003197A CN 1661385 A CN1661385 A CN 1661385A
Authority
CN
China
Prior art keywords
register
module
signal
security module
access port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410003197
Other languages
English (en)
Other versions
CN100357751C (zh
Inventor
谢巍
王新成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CNB2004100031970A priority Critical patent/CN100357751C/zh
Publication of CN1661385A publication Critical patent/CN1661385A/zh
Application granted granted Critical
Publication of CN100357751C publication Critical patent/CN100357751C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供了一种JTAG模块，其核心是在JTAG模块中增加一安全模块，该安全模块接收JTAG模块中测试访问端口(TAP)的指令，并将接收到的指令传送给相应的寄存器或测试访问端口控制器。同时，本发明还提供了一种应用上述JTAG模块的调试方法，当需要调试时，首先将安全模块关闭，然后再进行正常的调试工作，此时安全模块不干预芯片的测试与开发流程从，当调试工作完成后，开启安全模块，从而关闭JTAG边界扫描测试结构中的测试访问端口，即封闭JTAG接口中的时钟，输入，输出信号，从而使攻击者无法利用JTAG口获取SOC芯片内部的数据，因而解决了针对SOC的可测性与可控性及安全性的矛盾。

Description

一种JTAG模块及应用该模块的调试方法
技术领域
本发明涉及集成电路设计与测试技术领域，特别是指一种JTAG(JointTest Action Group)模块及应用该模块的调试方法。
背景技术
测试是集成电路设计与生产过程中最重要的环节之一，一般分为功能测试和结构测试两种。其中，功能测试的目的在于保证所设计的操作系统芯片(SOC)与设计意图相匹配，即验证SOC内的集成电路能否正确地按照技术条件实现预先设计的功能；结构测试的目的在于测试所生产的每一个SOC在结构上是否合格。
目前，大部分CPU核都提供JTAG边界扫描测试结构以供测试、开发与仿真。边界扫描测试技术最初是由各大半导体公司(Philips、IBM、Intel等)成立的联和测试行动小组(JTAG，Join Test Action Group)于1988年提出的，1990年被IEEE规定为电子产品可测试性设计的标准(IEEE1149.1/2/3)。
JTAG边界扫描测试结构是在芯片的每一I/O引脚及内部所有要求逻辑测试的部位增加一个边界扫描寄存器(BSR)单元，并将所有的BSR依次连接，从而形成扫描链。在芯片正常工作时，所有BSR单元都是透明的，不影响芯片的正常工作；在对芯片进行测试时，所有BSR单元根据接收到的指令串行地存储、读出测试数据，实现对芯片内部状态以及数据的观察与控制。
图1所示为现有技术的带有JTAG边界扫描链的芯片的结构示意图。图示虚框内为JTAG模块，待测芯片的每个引脚通过JTAG模块中的边界扫描寄存器连接于待测芯片的内核逻辑。JTAG模块包括以下四个部分：用于提供测试所需各种数据的测试访问端口(TAP)；用于将串行输入的测试模式选择(TMS)信号进行译码，使边界扫描系统进入相应测试模式并产生各种控制信号的TAP控制器；用来寄存测试指令的由附有锁存器的移位寄存器来担任的指令寄存器(IR)和由旁路寄存器、边界扫描寄存器和数据寄存器组成的测试数据寄存器组(TDR)。其中，TAP端口内包含有5个端口，分别为测试时钟(TCK)端口，测试模式选择(TMS)端口，测试数据输入(TDI)端口，测试数据输出(TDO)端口以及可选的测试复位信号(TRST)端口。
图2所示为现有技术的带有JTAG边界扫描链的芯片的工作原理示意图。测试访问端口控制器240接收来自测试访问端口250内的控制指令，对接收到的指令进行译码后，控制边界扫描寄存器进入控制指令所要求的状态，如测试状态、仿真状态或开发状态等，其中，TMS端口接收测试模式选择指令，TCK端口接收时钟信号，TRST端口接收测试复位指令；指令寄存器230用于接收来自测试访问端口250内TDI端口的控制指令，并对接收到的控制指令进行寄存；测试数据寄存器组220内数据寄存器用于接收来自测试访问端口250内TDI端口的数据，并对接收到的数据进行寄存，指令寄存器根据接收到的指令对数据寄存器中的数据进行控制，进而实现对边界扫描寄存器的控制。来自TDI端口的信号是传送给指令寄存器还是传送给数据寄存器是根据TMS端口的信号加以区分的；测试数据寄存器组220内的边界扫描寄存器对待测芯片的内核逻辑210进行调试，并由边界扫描寄存器将调试结果经测试访问端口250内的TDO端口传送给外部设备。
应用JTAG模块即可实现对芯片内部的功能测试，或通过控制芯片引脚实现参数测试，如测试输出缓冲的驱动能力，漏电，输入阀值等交流和直流特性等，或实现访问内部扫描路径，以提高难以访问的内部节点的可观测性，或在不需要额外引脚的情况下，用于片上调试。
上述可测性设计能够很方便地观察和控制SOC的电路输入、输出以及SOC芯片内部的各个节点，便于系统的测试、仿真和软件的跟踪开发与调试。但由于可测试设计与JTAG的存在，使得SOC失去了最基本的安全性，原本用来增加器件内部可观测性的逻辑电路也可以被攻击者用来查看SOC内部状态信息，从而轻而易举的通过JTAG获取SOC中的全部程序与数据，这对于IP的保护是极其不利的，特别是对于密码芯片，这种可测性设计方式与JTAG的存在使得其中的密钥与敏感信息毫无安全可言。
为了解决上述可测性设计中可测性与可靠性及安全性的矛盾，目前主要采用以下两种方法来解决：
方法一：人工破坏法。该方法是在SOC测试完成，SOC中的固件(FIRMWARE)装载后，人为破坏JTAG模块的TAP，通过加大攻击者攻击难度来实现对SOC芯片的保护。
上述方法的缺陷在于：由于芯片内部的可测性结构与JTAG电路并没有破坏，因而并不能从根本上防止被攻击。同时，该方法需要生产厂商具备专用的生产设备，实现难度大，成本高，且应用该方法大批量生产芯片时，效率很低。
方法二：消除JTAG法。该方法是首先应用具有仿真与调试功能的带有JTAG模块的芯片样片对FIRMWARE进行开发，待FIRMWARE开发调试完成后，再进行第二次流片，去掉芯片中JTAG模块的TAP，从而实现保护SOC内的IP和敏感信息特别是密码芯片中的密钥等信息。
上述方法的缺陷在于：由于需要第二次流片，增加了生产成本，且该方法为以后的FIRMWARE升级开发带来不便。
发明内容
有鉴于此，本发明的目的在于提供一种JTAG模块及其应用该模块的调试方法，以解决针对SOC的可测性、可控性及安全性的矛盾。
为达到上述目的，本发明的技术方案是这样实现的：
一种JTAG模块，至少包括测试访问端口460，测试访问端口控制器440、指令寄存器430和包含边界扫描寄存器的测试数据寄存器组420，该JTAG模块进一步包括：
由寄存器模块451和逻辑处理模块452构成的安全模块450，其中，
所述寄存器模块451，接收来自待测芯片内核逻辑410的片选信号和启闭安全模块的数据信号，并将接收的信号传送给逻辑处理模块452；
所述逻辑处理模块452，经测试访问端口460接收来自外部设备的控制指令或数据，并根据来自寄存器模块451的信号对接收到的指令进行逻辑处理后，将逻辑处理后的控制指令传送给测试访问端口控制器440和指令寄存器430，将逻辑处理后的数据传送给测试数据寄存器组420；或者，接收来自测试数据寄存器组420的测试结果信息，并根据来自寄存器模块451的信号将该接收到结果信息进行逻辑处理后，将逻辑处理后的结果信息经测试访问端口460传送给外部设备。
较佳地，所述测试访问端口内包括一个以上端口，所述逻辑处理模块内包括一个以上逻辑门，所述寄存器模块内包括一个以上寄存器，所述寄存器模块内的每个寄存器分别独立接收来自待测芯片内核逻辑的片选信号和开启安全模块的数据信号，每个寄存器的输出信号分别对应逻辑处理模块内一个逻辑门的一个输入端，逻辑处理模块内每个逻辑门的另一输入端分别对应测试访问端口内的一个端口的信号。
较佳地，所述测试访问端口内包括一个以上端口，所述逻辑处理模块内包括一个以上逻辑门，所述寄存器模块内包括两个寄存器，
较佳地，所述逻辑处理模块内每个逻辑门的一个输入端分别对应测试访问端口内一个端口的信号，所述寄存器模块内的每个寄存器分别独立接收来自待测芯片内核逻辑的片选信号和开启安全模块的数据信号，一个寄存器的输出信号对应所有高电平有效逻辑门的另一个输入端，另一个寄存器的输出信号对应所有低电平有效逻辑门的另一个输入端。
较佳地，所述逻辑门为与门，所述寄存器为1位寄存器。
一种应用如上所述JTAG模块的调试方法，该方法包括以下步骤：
当需要对待测芯片进行调试时，首先判断安全模块是否处于开启状态，如果是，则向安全模块的寄存器中写入关闭安全模块的控制字后，进行正常的调试操作，否则，直接进行正常的调试操作。
较佳地，如果安全模块处于关闭状态，该方法进一步包括：判断安全模块内寄存器的值是否正常，如果是，则直接进行正常的调试操作，否则向安全模块的寄存器中写入关闭安全模块的控制字后，再进行正常的调试操作。
较佳地，当对待测芯片调试完毕后，该方法进一步包括：向安全模块的寄存器中写入开启安全模块的控制字。
较佳地，所述向安全模块的寄存器中写入的控制字能够同时开启或关闭测试访问端口内的一个或一个以上端口。
本发明的核心是在现有的JTAG模块中增加一安全模块，该安全模块能够用控制字的方式控制JTAG模块中的测试访问端口开启或关闭，即在芯片的测试与FIRMWARE的调试开发时，该安全模块处于关闭状态，其不干预芯片的测试与开发流程，在FIRMWARE的调试开发结束后，该安全模块在控制字的操作下进入开启状态，关闭JTAG边界扫描测试结构中的测试访问端口，即封闭JTAG模块中的时钟、输入和或输出信号等端口，从而使攻击者无法利用JTAG模块内的TAP获取SOC芯片内部的数据，进而解决了针对SOC的可测性、可控性及安全性的矛盾。
本发明易于实现，且成本低廉。与人工破坏法相比，本发明的方法实现可靠，且效率高；与消除JTAG法相比，无需进行第二次流片，降低了成本。并且，能够随时方便地对FIRMWARE或芯片进行升级调试操作。
附图说明
图1所示为现有技术的带有JTAG边界扫描链的芯片的结构示意图；
图2所示为现有技术的带有JTAG边界扫描链的芯片的工作原理示意图；
图3所示为本发明的带有JTAG边界扫描链的芯片的结构示意图；
图4所示为应用本发明的带有JTAG边界扫描链的芯片的工作原理示意图；
图5所示为应用本发明实施例一的安全模块的原理结构图；
图6所示为应用本发明实施例二的安全模块的原理结构图；
图7所示为应用本发明的开启关闭JTAG模块测试访问端口处理流程图。
具体实施方式
为使本发明的技术方案更加清楚，下面结合附图及具体实施例再对本发明做进一步详细说明。
本发明的思路是：在现有的JTAG模块中增加一安全模块，该安全模块在控制字的控制下，开启或关闭JTAG模块中的测试访问端口，即在芯片测试与FIRMWARE的调试开发时，控制该安全模块处于关闭状态，使其不干预芯片的测试与开发流程，当芯片测试结束，对FIRMWARE的调试开发完成后，通过控制字控制该安全模块进入开启状态，关闭JTAG边界扫描测试结构中的测试访问端口，即封闭JTAG模块中的时钟、输入和或输出信号等端口，从而使攻击者无法利用JTAG模块内的TAP获取SOC芯片内部的数据，进而解决了针对SOC的可测性、可控性及安全性的矛盾。
图3所示为本发明的带有JTAG边界扫描链的芯片的结构示意图。图示虚框内为应用本发明的带有安全模块的JTAG模块，待测芯片的每个引脚通过JTAG模块中的边界扫描寄存器连接于待测芯片的内核逻辑。此时，该JTAG模块中的TAP端口接收到的所有指令或数据，需通过安全模块才能送达相应的寄存器或控制器。这样，在安全模块关闭的情况下，来自TAP端口的指令或信号能够正常到达相应的寄存器或控制器，即通过JTAG边界扫描链能够对芯片进行正常的调试，同时也能获取芯片内部状态、数据等信息；在安全模块开启的情况下，来自TAP端口的指令或数据无法达到相应的寄存器或控制器，即通过JTAG边界扫描链不能对芯片进行调试操作，因而也就不能通过JTAG边界扫描链获取芯片内部状态、数据等信息。
图4所示为应用本发明的带有JTAG边界扫描链的芯片工作原理示意图。本发明的JTAG模块内进一步包括由寄存器模块451和逻辑处理模块452构成的安全模块450，其中，安全模块450内的寄存器模块451，接收来自待测芯片内核逻辑410的片选信号和启闭安全模块数据的信号，并将接收的信号传送给逻辑处理模块452；安全模块450内的逻辑处理模块452，经测试访问端口460接收到的控制指令或数据，并根据来自寄存器模块451的信号对接收到的指令信号进行逻辑处理后，将经逻辑处理后的控制指令传送给测试访问端口控制器460和指令寄存器430，将经逻辑处理后的数据传送给测试数据寄存器组420；或者，安全模块450内的逻辑处理模块452接收来自测试数据寄存器组420的测试结果信息，并根据来自寄存器模块451的信号对该接收到结果信息进行逻辑处理，并将逻辑处理后的结果信息经测试访问端口460传送给外部设备。
测试访问端口控制器440接收来自安全模块的控制指令后，对接收到的指令进行译码，控制边界扫描寄存器进入控制指令所要求的状态，如测试状态、仿真状态或开发状态等，其中，来自安全模块的Inner_TMS端口的指令为测试模式选择指令，来自安全模块的Inner_TCK端口的为时钟信号，来自安全模块的Inner_TRST端口为测试复位指令；指令寄存器430用于接收来自安全模块的Inner_TDI端口的控制指令，并对接收到的控制指令进行寄存；测试数据寄存器组420内数据寄存器用于接收来自安全模块的Inner_TDI端口的数据，并对接收到的数据进行寄存，指令寄存器根据接收到的指令对数据寄存器中的数据进行控制，进而实现对边界扫描寄存器的控制。来自Inner_TDI端口的信号是传送给指令寄存器还是传送给数据寄存器是根据Inner_TMS端口的信号加以区分的；测试数据寄存器组420内的边界扫描寄存器对待测芯片的内核逻辑410进行调试，并由边界扫描寄存器将调试结果经Inner_TDO端口传送给安全模块，再由安全模块通过TDO端口传送给外部设备。这样，在安全模块的控制下，实现开启或关闭测试访问端口的目的。
图5所示为应用本发明实施例一的安全模块的原理结构图。在本实施例中，安全模块中的逻辑处理模块内包括一个以上逻辑门，安全模块中的寄存器模块内包括一个以上寄存器。每个逻辑门的一个输入端分别对应测试访问端口内的一个端口，每个逻辑门的输出端与输入该逻辑门的测试访问端口的信号相对应，即TMS、TDI、TDO、TCK和TRST端口分别对应一个逻辑门的输入端，相应地，每个逻辑门的输出端依次为Inner_TMS、Inner_TDI、Inner_TDO、Inner_TCK和Inner_TRST，每个逻辑门的另一个输入端分别对应寄存器模块内一个寄存器的输出端，每个寄存器分别独立的接收来自待测芯片内核逻辑的片选信号和开启安全模块的数据信号。
参见图5，假设安全芯片中的逻辑处理模块内的逻辑门为“与门”和“或门”，寄存器模块内的寄存器均为1位寄存器，且待测芯片在正常调试期间，测试访问端口内的TMS、TDI、TDO、TCK和TRST端口分别为高、低、低、高、高电平有效，则在调试待测芯片时，向安全模块内的寄存器中分别写入数据信号1、0、0、1、1，使安全模块输出的Inner_TMS、Inner_TDI、Inner_TDO、Inner_TCK和Inner_TRST信号分别与TMS、TDI、TDO、TCK和TRST信号保持相同的电平信号，即关闭安全模块，这样，安全模块对JTAG模块的测试访问端口没有任何影响。当对待测芯片的调试结束时，向安全模块内的寄存器中分别写入数据信号0、1、1、0、0，使安全模块输出的Inner_TMS、Inner_TDI、Inner_TDO、Inner_TCK和Inner_TRST信号分别与TMS、TDI、TDO、TCK和TRST的正常工作信号保持相反的电平信号，即开启安全模块，这样，使得外部的TMS、TDI、TDO、TCK和TRST信号不再起作用，进而到达了封闭JTAG模块的访问测试端口的目的。
图6所示为应用本发明实施例二的安全模块的原理结构图。在本实施例中，安全模块中的逻辑处理模块内包括一个以上逻辑门，安全模块中的寄存器模块内包括两个寄存器。每个逻辑门的一个输入端分别对应测试访问端口内的一个端口，每个逻辑门的输出端与输入该逻辑门的测试访问端口的信号相对应，即TMS、TDI、TDO、TCK和TRST端口分别对应逻辑门的一个输入端，相应地，每个逻辑门的输出端依次为Inner_TMS、Inner_TDI、Inner_TDO、Inner_TCK和Inner_TRST，寄存器模块内一个寄存器的输出信号对应所有低电平有效端口所在逻辑门的另一输入端，另一个寄存器的输出信号对应所有高电平有效端口所在逻辑门的另一输入端，即让所有需要相同电平信号的逻辑门另一输入端口接受同一个寄存器的控制；每个寄存器分别独立接收来自待测芯片内核逻辑的片选信号和开启安全模块的数据信号。
参见图6，在本实施例中，假设安全芯片中的逻辑处理模块内的逻辑门为“与门”和“或门”，寄存器模块内的寄存器均为1位寄存器，且待测芯片在正常调试期间，测试访问端口内的TMS、TDI、TDO、TCK和TRST端口分别为高、低、低、高、高电平有效，则在调试待测芯片时，向安全模块内的寄存器中分别写入数据信号1、0，使安全模块输出的Inner_TMS、Inner_TDI、Inner_TDO、Inner_TCK和Inner_TRST信号分别与TMS、TDI、TDO、TCK和TRST信号保持相同的电平信号，即关闭安全模块，这样，安全模块对JTAG模块的测试访问端口没有任何影响。当对待测芯片的调试结束时，向安全模块内的寄存器中分别写入数据信号0、1，使安全模块输出的Inner_TMS、Inner_TDI、Inner_TDO、Inner_TCK和Inner_TRST信号分别与TMS、TDI、TDO、TCK和TRST的正常工作信号保持相反的电平信号，即开启安全模块，使外部的TMS、TDI、TDO、TCK和TRST信号不再起作用，进而到达了封闭JTAG模块的访问测试端口的目的。
以上所述仅为安全芯片的两种具体实施方式，但并不限于此，安全模块可以有多种实现方式，只要保证通过向寄存器中写入不同的控制字达到同时开启、关闭JTAG模块中测试访问端口内的一个或一个以上端口的目的即可。例如，安全模块中的寄存器模块可以用1位寄存器也可以用多位寄存器，该寄存器可以控制多条信号线，也可以只控制其中1条信号线，只要达到通过软件实现开启、关闭JTAG内测试访问端口中的一个或一个以上端口的目的即可。
图7所示为应用本发明的开启关闭JTAG模块测试访问端口处理流程图。
步骤701，系统启动并初始化；
步骤702，系统检测安全模块内的寄存器设定值；
步骤703，用户根据检测得到的设定值输入启动或关闭安全模块的信息，系统根据用户输入的信息判断是否启动安全模块，如果是，则执行步骤707，否则执行步骤704；
步骤704，根据安全模块内的寄存器的设置值，判断安全模块当前是否处于正常关闭状态，如果是，则执行步骤706，否则执行步骤705；
步骤705，向安全模块的寄存器中写入关闭安全模块的控制字；
步骤706，对FIRMWARE和芯片进行调试，调试完毕后执行步骤709；
步骤707，向安全模块的寄存器中写入开启安全模块的控制字；
步骤708，判断通过JTAG内的测试访问端口是否能够检测芯片内部状态、数据等信息，如果是，重新执行步骤707，否则执行步骤709；
步骤709，结束本流程。
至此，本流程保证了在安全模块关闭的状态下，JTAG的测试访问端口能够正常工作，即通过JTAG的测试访问端口能够获取芯片内部状态、数据等信息；在安全模块开启的状态下，JTAG内的测试访问端口不可用，即不能通过JTAG的测试访问端口获取芯片内部状态、数据等信息。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1、一种JTAG模块，至少包括测试访问端口460，测试访问端口控制器440、指令寄存器430和包含边界扫描寄存器的测试数据寄存器组420，其特征在于，该JTAG模块进一步包括：
由寄存器模块451和逻辑处理模块452构成的安全模块450，其中，
所述寄存器模块451，接收来自待测芯片内核逻辑410的片选信号和启闭安全模块的数据信号，并将接收的信号传送给逻辑处理模块452；
所述逻辑处理模块452，经测试访问端口460接收来自外部设备的控制指令或数据，并根据来自寄存器模块451的信号对接收到的指令进行逻辑处理后，将逻辑处理后的控制指令传送给测试访问端口控制器440和指令寄存器430，将逻辑处理后的数据传送给测试数据寄存器组420；或者，接收来自测试数据寄存器组420的测试结果信息，并根据来自寄存器模块451的信号将该接收到结果信息进行逻辑处理后，将逻辑处理后的结果信息经测试访问端口460传送给外部设备。
2、根据权利要求1所述模块，其特征在于，所述测试访问端口内包括一个以上端口，所述逻辑处理模块内包括一个以上逻辑门，所述寄存器模块内包括一个以上寄存器，
所述寄存器模块内的每个寄存器分别独立接收来自待测芯片内核逻辑的片选信号和开启安全模块的数据信号，每个寄存器的输出信号分别对应逻辑处理模块内一个逻辑门的一个输入端，逻辑处理模块内每个逻辑门的另一输入端分别对应测试访问端口内的一个端口的信号。
3、根据权利要求1所述模块，其特征在于，所述测试访问端口内包括一个以上端口，所述逻辑处理模块内包括一个以上逻辑门，所述寄存器模块内包括两个寄存器，
所述逻辑处理模块内每个逻辑门的一个输入端分别对应测试访问端口内一个端口的信号，所述寄存器模块内的每个寄存器分别独立接收来自待测芯片内核逻辑的片选信号和开启安全模块的数据信号，一个寄存器的输出信号对应所有高电平有效逻辑门的另一个输入端，另一个寄存器的输出信号对应所有低电平有效逻辑门的另一个输入端。
4、根据权利要求2或3所述模块，其特征在于，所述逻辑门为与门，所述寄存器为1位寄存器。
5、一种应用权利要求1所述JTAG模块的调试方法，其特征在于，该方法包括以下步骤：
当需要对待测芯片进行调试时，首先判断安全模块是否处于开启状态，如果是，则向安全模块的寄存器中写入关闭安全模块的控制字后，进行正常的调试操作，否则，直接进行正常的调试操作。
6、根据权利要求5所述的方法，其特征在于，如果安全模块处于关闭状态，该方法进一步包括：判断安全模块内寄存器的值是否正常，如果是，则直接进行正常的调试操作，否则向安全模块的寄存器中写入关闭安全模块的控制字后，再进行正常的调试操作。
7、根据权利要求5或6所述的方法，其特征在于，当对待测芯片调试完毕后，该方法进一步包括：向安全模块的寄存器中写入开启安全模块的控制字。
8、根据权利要求7所述的方法，其特征在于，所述向安全模块的寄存器中写入的控制字能够同时开启或关闭测试访问端口内的一个或一个以上端口。
CNB2004100031970A 2004-02-26 2004-02-26 一种jtag模块及应用该模块的调试方法 Expired - Fee Related CN100357751C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100031970A CN100357751C (zh) 2004-02-26 2004-02-26 一种jtag模块及应用该模块的调试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100031970A CN100357751C (zh) 2004-02-26 2004-02-26 一种jtag模块及应用该模块的调试方法

Publications (2)

Publication Number Publication Date
CN1661385A true CN1661385A (zh) 2005-08-31
CN100357751C CN100357751C (zh) 2007-12-26

Family

ID=35010814

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100031970A Expired - Fee Related CN100357751C (zh) 2004-02-26 2004-02-26 一种jtag模块及应用该模块的调试方法

Country Status (1)

Country Link
CN (1) CN100357751C (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100422953C (zh) * 2005-12-30 2008-10-01 北京中电华大电子设计有限责任公司 利用HDL扩展串口的SoC系统在线调试方法
CN100568252C (zh) * 2006-04-11 2009-12-09 大唐移动通信设备有限公司 可实现数据自保护的片上系统的ip核
CN101021885B (zh) * 2006-05-24 2010-05-12 杭州晟元芯片技术有限公司 一种基于jtag端口控制的保护芯片内部信息安全的方法
CN101782626A (zh) * 2010-03-11 2010-07-21 苏州国芯科技有限公司 一种jtag端口控制器
CN101470170B (zh) * 2007-12-27 2011-04-13 华为技术有限公司 Jtag链路测试方法及其装置
CN102340304A (zh) * 2011-08-31 2012-02-01 北京时代民芯科技有限公司 一种tap接口优化电路
CN101517588B (zh) * 2006-07-14 2012-05-30 马维尔国际贸易有限公司 片上系统（soc）测试接口安全性
CN104076272A (zh) * 2013-03-28 2014-10-01 意法半导体公司 双主控jtag方法、电路及系统
CN104237666B (zh) * 2013-06-21 2017-05-03 京微雅格（北京）科技有限公司 联合测试行为组织串联链中器件的测试方法
CN107493685A (zh) * 2014-12-26 2017-12-19 英特尔公司 经由端口控制器自身的外部端口对端口控制器进行再编程
CN108008275A (zh) * 2017-11-20 2018-05-08 上海华力微电子有限公司 一种具备故障诊断的系统级芯片生产方法
CN109425824A (zh) * 2017-08-28 2019-03-05 意法半导体国际有限公司 在jtag接口中的组合串行和并行测试访问端口选择
CN109425823A (zh) * 2017-08-23 2019-03-05 意法半导体国际有限公司 Jtag接口中的顺序测试访问端口选择
CN109613421A (zh) * 2018-12-21 2019-04-12 郑州云海信息技术有限公司 一种jtag电路及测控装置
CN112444735A (zh) * 2020-11-27 2021-03-05 海光信息技术股份有限公司 可安全配置的芯片及其操作方法
CN114578217A (zh) * 2022-05-06 2022-06-03 南京邮电大学 一种可控的Chiplet串行测试电路
CN114637539A (zh) * 2022-02-25 2022-06-17 中电科申泰信息科技有限公司 一种核心安全启动平台及方法
CN115407708A (zh) * 2022-10-31 2022-11-29 摩尔线程智能科技(北京)有限责任公司 用于dft结构的安全电路
CN115562925A (zh) * 2022-12-06 2023-01-03 苏州浪潮智能科技有限公司 一种芯片接口测试系统、方法、设备及存储介质
CN117741411A (zh) * 2024-02-19 2024-03-22 西安简矽技术有限公司 一种芯片的调校系统和方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581197A (zh) * 2018-12-28 2019-04-05 中国电子科技集团公司第五十八研究所 一种基于JTAG接口的SiP封装用测试系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08189952A (ja) * 1994-09-29 1996-07-23 Sony Trans Com Inc 境界スキャン試験の試験方法及び装置
US6032279A (en) * 1997-11-07 2000-02-29 Atmel Corporation Boundary scan system with address dependent instructions
US6381717B1 (en) * 1998-04-24 2002-04-30 Texas Instruments Incorporated Snoopy test access port architecture for electronic circuits including embedded core having test access port with instruction driven wake-up

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100422953C (zh) * 2005-12-30 2008-10-01 北京中电华大电子设计有限责任公司 利用HDL扩展串口的SoC系统在线调试方法
CN100568252C (zh) * 2006-04-11 2009-12-09 大唐移动通信设备有限公司 可实现数据自保护的片上系统的ip核
CN101021885B (zh) * 2006-05-24 2010-05-12 杭州晟元芯片技术有限公司 一种基于jtag端口控制的保护芯片内部信息安全的方法
CN101517588B (zh) * 2006-07-14 2012-05-30 马维尔国际贸易有限公司 片上系统（soc）测试接口安全性
CN101470170B (zh) * 2007-12-27 2011-04-13 华为技术有限公司 Jtag链路测试方法及其装置
CN101782626A (zh) * 2010-03-11 2010-07-21 苏州国芯科技有限公司 一种jtag端口控制器
CN102340304A (zh) * 2011-08-31 2012-02-01 北京时代民芯科技有限公司 一种tap接口优化电路
CN102340304B (zh) * 2011-08-31 2013-05-01 北京时代民芯科技有限公司 一种tap接口优化电路
CN104076272A (zh) * 2013-03-28 2014-10-01 意法半导体公司 双主控jtag方法、电路及系统
CN104076272B (zh) * 2013-03-28 2017-04-12 意法半导体公司 双主控jtag方法、电路及系统
CN104237666B (zh) * 2013-06-21 2017-05-03 京微雅格（北京）科技有限公司 联合测试行为组织串联链中器件的测试方法
CN107493685A (zh) * 2014-12-26 2017-12-19 英特尔公司 经由端口控制器自身的外部端口对端口控制器进行再编程
CN109425823A (zh) * 2017-08-23 2019-03-05 意法半导体国际有限公司 Jtag接口中的顺序测试访问端口选择
US10890619B2 (en) 2017-08-23 2021-01-12 Stmicroelectronics International N.V. Sequential test access port selection in a JTAG interface
CN109425823B (zh) * 2017-08-23 2021-01-12 意法半导体国际有限公司 Jtag接口中的顺序测试访问端口选择
US11041905B2 (en) 2017-08-28 2021-06-22 Stmicroelectronics International N.V. Combinatorial serial and parallel test access port selection in a JTAG interface
CN109425824B (zh) * 2017-08-28 2021-02-12 意法半导体国际有限公司 在jtag接口中的组合串行和并行测试访问端口选择
CN109425824A (zh) * 2017-08-28 2019-03-05 意法半导体国际有限公司 在jtag接口中的组合串行和并行测试访问端口选择
CN108008275A (zh) * 2017-11-20 2018-05-08 上海华力微电子有限公司 一种具备故障诊断的系统级芯片生产方法
CN108008275B (zh) * 2017-11-20 2020-05-01 上海华力微电子有限公司 一种具备故障诊断的系统级芯片生产方法
CN109613421A (zh) * 2018-12-21 2019-04-12 郑州云海信息技术有限公司 一种jtag电路及测控装置
CN112444735A (zh) * 2020-11-27 2021-03-05 海光信息技术股份有限公司 可安全配置的芯片及其操作方法
CN114637539B (zh) * 2022-02-25 2024-02-13 中电科申泰信息科技有限公司 一种核心安全启动平台及方法
CN114637539A (zh) * 2022-02-25 2022-06-17 中电科申泰信息科技有限公司 一种核心安全启动平台及方法
CN114578217A (zh) * 2022-05-06 2022-06-03 南京邮电大学 一种可控的Chiplet串行测试电路
CN114578217B (zh) * 2022-05-06 2022-08-09 南京邮电大学 一种可控的Chiplet串行测试电路
CN115407708A (zh) * 2022-10-31 2022-11-29 摩尔线程智能科技(北京)有限责任公司 用于dft结构的安全电路
CN115562925A (zh) * 2022-12-06 2023-01-03 苏州浪潮智能科技有限公司 一种芯片接口测试系统、方法、设备及存储介质
CN115562925B (zh) * 2022-12-06 2023-07-14 苏州浪潮智能科技有限公司 一种芯片接口测试系统、方法、设备及存储介质
CN117741411A (zh) * 2024-02-19 2024-03-22 西安简矽技术有限公司 一种芯片的调校系统和方法

Also Published As

Publication number Publication date
CN100357751C (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
CN1661385A (zh) 一种jtag模块及应用该模块的调试方法
US5828825A (en) Method and apparatus for pseudo-direct access to embedded memories of a micro-controller integrated circuit via the IEEE test access port
US8145959B2 (en) Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit
US7137086B2 (en) Assertion checking using two or more cores
WO2023212998A1 (zh) 一种可控的chiplet串行测试电路
US11199579B2 (en) Test access port with address and command capability
CN100351638C (zh) 一种集成电路边界扫描测试装置
US7426705B1 (en) Combined hardware/software assertion checking
Cheng et al. Signature based diagnosis for logic BIST
US7793184B2 (en) Lowering power consumption during logic built-in self-testing (LBIST) via channel suppression
CN106610462B (zh) 电子系统、系统诊断电路与其操作方法
Abramovici et al. DIST-based detection and diagnosis of multiple faults in FPGAs
CN1230885C (zh) 一种边界扫描芯片容错测试方法及系统
CN101031809A (zh) 电路互联测试装置及其方法
US7882454B2 (en) Apparatus and method for improved test controllability and observability of random resistant logic
CN102645609B (zh) Jtag链路测试装置及其测试方法
Torreiter et al. Testing the enterprise IBM System/390/sup TM/multi processor
Vranken et al. System-level testability of hardware/software systems
CN1178137C (zh) 具自我测试与修复功能的资料缓冲器及其运作方法
Larsson et al. IEEE Std. P1687. 1 for Access Control of Reconfigurable Scan Networks
CN115686974A (zh) 以片内安全验证模块为基础的jtag接口安全管理模块及方法
Talacka et al. Improving Yield Using Scan and DFT Based Analysis for High Performance PowerPC© Microprocessor
Jinyi et al. A March-CL test for interconnection faults of SOC
Tehranipour et al. Signal integrity loss in SoC's interconnects: a diagnosis approach using embedded microprocessor
Guide SCANSTA101 STA Master

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071226

Termination date: 20210226

CF01 Termination of patent right due to non-payment of annual fee