JPH08189952A - 境界スキャン試験の試験方法及び装置 - Google Patents

境界スキャン試験の試験方法及び装置

Info

Publication number
JPH08189952A
JPH08189952A JP7247953A JP24795395A JPH08189952A JP H08189952 A JPH08189952 A JP H08189952A JP 7247953 A JP7247953 A JP 7247953A JP 24795395 A JP24795395 A JP 24795395A JP H08189952 A JPH08189952 A JP H08189952A
Authority
JP
Japan
Prior art keywords
analog signal
sample
bound
value
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7247953A
Other languages
English (en)
Inventor
Edward W Scott
スコット エドワード
Kaz Takata
タカタ カズ
Toshiharu Fukui
俊治 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Trans Com Inc
Original Assignee
Sony Trans Com Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Trans Com Inc filed Critical Sony Trans Com Inc
Publication of JPH08189952A publication Critical patent/JPH08189952A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 境界スキャン試験を拡張してアナログ信号に
対しても適用し得るようにする。 【構成】 境界スキャン式アナログ信号試験装置は、指
定された時刻に既知の上界値１４及び既知の下界値１６
を供給することによって、サンプル・アナログ信号２
が、それら上界値と下界値とで規定された境界内にある
か否かを試験する。サンプル・アナログ信号が既知の上
界値と既知の下界値との間になければ、この境界スキャ
ン式アナログ信号試験装置は、試験対象のデバイスの
「不合格」を表す結果フラグを発生する。試験対象のサ
ンプル・アナログ信号が既知の上界値と既知の下界値と
の間にあったならば、この試験装置は、試験対象のデバ
イスが試験に合格したことを表す結果フラグを発生す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子デバイス、プ
リント回路板、それに電子システム等を試験するための
組込形試験装置の分野に関する。より詳しくは、本発明
は、境界スキャン試験（boundary scan test）の環境で
アナログ信号の試験を実行するための、組込形アナログ
信号試験回路に関する。
【０００２】
【従来の技術】回路板等を試験するための従来の試験方
法に、ネイル・ベッド（bed of nails）形のフィクスチ
ャとメカニカル・プローブとを使用する方法がある。こ
の方法は早くも技術的限界に到達しかかっており、その
原因は、回路部品の複雑度が増大してきたこと、実装が
細密化してきたこと、それにテスト・ノードへのアクセ
スが困難になってきたことにあり、これらは特に集積回
路（ＩＣ）を使用する場合に顕著に見られることであ
る。更に、ネイル・ベッドを使用する試験方法では、表
面実装形のプリント回路板の試験は、適切に行うことが
できない。
【０００３】
【発明が解決しようとする課題】ＩＣの複雑度の増大と
細密化とによってもたらされた上述の困難を克服するた
めに、集積回路の中に試験回路を直接組込んでおく試験
方法が開発された。このような試験回路は、「ビルトイ
ン・セルフテスト」回路、或いは「スキャン・デザイ
ン」回路と呼ばれており、これが更に拡張されて、集積
回路の中ばかりでなくプリント回路板上にも組込まれる
ようになり、その組込回路で境界スキャン試験が行われ
るようになった。境界スキャン試験の具体例は、IEEE 1
149.1 規格及び JTAG 規格に記載されている。更に、 I
EEE P1149.5 提案規格には、バス方式の境界スキャン試
験の方法が記載されている。これまでのところ、IEEE 1
149.1または IEEE P1149.5 の試験プロトコルに基づい
てアナログ信号ないしアナログ回路を試験し、その試験
結果を明らかにする方法は存在していない。境界スキャ
ン試験が提供している、組込回路による試験方法は、デ
ィジタルのハードウェアに適用するための方法である
が、例えば航空機に搭載する娯楽システムや車載システ
ム等のように、アナログ回路を用いた装置も数多く存在
している。ディジタル回路ばかりでなくアナログ回路に
も適用することのできる境界スキャン試験の試験方法を
開発することが望まれている。
【０００４】
【課題を解決するための手段】本発明は、アナログ信号
を試験するための境界スキャン式アナログ信号試験装置
を提供することによって、境界スキャン試験の試験方法
を、アナログ信号ないしアナログ回路を試験できるよう
に拡張するものである。この境界スキャン式アナログ信
号試験装置は、タイム・オフセット（基準時刻からの経
過時間）が、指定されたタイム・オフセットになったと
きに、既知の上界値及び既知の下界値を供給して、それ
ら上界値及び下界値によって規定された指定範囲内にサ
ンプル・アナログ信号があるか否かを試験するようにし
たものである。
【０００５】本発明は、その好適な具体例においては、
試験すべきサンプル・アナログ信号を受取る手段と、そ
のサンプル・アナログ信号を捕捉して一時的に保持する
手段と、そのサンプル・アナログ信号を既知の上界値及
び既知の下界値と比較する手段と、試験対象のそのサン
プル・アナログ信号がそれら既知の上界値と既知の下界
値との間にあるのか、それともそれらの外側にあるのか
を表示する試験結果を発生する手段とを備えている。要
約すれば、本発明は、境界スキャン試験の試験方法を拡
張して、アナログのデバイス及びシステムに適用し得る
ようにするものである。
【０００６】
【発明の実施の形態】以下に、本発明の具体例にかか
る、境界スキャン式アナログ信号試験のための試験装置
及び試験方法を開示する。本発明を十分に理解させると
いうこの説明の目的を達するために、信号や回路部品等
については具体的なものを取り上げて説明して行く。た
だし当業者には明らかなように、本発明を実施する際の
具体的な細部はそれらに限られるものではない。
【０００７】図１は、具体的なアナログ信号（水平ビデ
オ走査線）２を示している。典型的な試験の設定状況に
おいては、このアナログ信号２は、例えばテレビ受像器
や航空機に装備した娯楽システムないしはそれらの一部
分等の被検回路から受取る信号である。試験対象のこの
アナログ信号２は、境界スキャン式アナログ信号試験装
置へ供給され、この試験装置の回路については後に図２
を参照して詳細に説明する。
【０００８】アナログ信号２は、図示の如く、画像デー
タ７と、水平帰線消去期間８と、同期パルス１２とを含
んでいる。図示した第１ゲート〜第６ゲートは、スラロ
ーム・ゲートの具体例を示したものであり、それらスラ
ローム・ゲートは上界値１４と下界値１６とを有し、ア
ナログ信号２は、それら上界値１４と下界値１６との間
を通過せねばならない。
【０００９】開始パルス１５と共に試験サイクルが開始
される。試験サイクルの開始後、信号２がスレショルド
値１０を正しい方向にクロスした（横切った）ときの時
刻をもって、時刻ｔ０であると定める。この時刻ｔ０か
ら所定の時間Δｔ１が経過した時刻ｔ１には、信号２
が、第１ゲートの上界値と下界値との間の許容範囲内に
あることが期待されている。図示例では、実際にこの信
号２が第１ゲートの上界値１４と下界値１６との間を通
過しており、そのため時刻ｔ１にはエラーは発生してい
ない。
【００１０】同様に、第２ゲート、第３ゲート、及び第
４ゲートでも、信号２はそれらスラローム・ゲートの上
界値と下界値との間を通過しており、従って試験に合格
している。信号２がスラローム・ゲートの上界値の上方
を通過するか、または下界値の下方を通過したならば、
フォールトが発生する。時刻ｔ５に、信号２が第５ゲー
トの下界値の下方を通過しているため、フォールトが発
生している。同様に、時刻ｔ６でも、信号２が第６ゲー
トの上界値の上方を通過しているため、フォールトが発
生している。本発明では、Δｔ１〜Δｔ６で例示したテ
スト・ポイント間の時間Δを一定の長さに揃える必要は
ない。また、スラローム・ゲートのゲート幅も様々な幅
としてよく、スレショルドである許容範囲の広さを夫々
に異ならせることができる。更に、信号２が２つの値の
間を通過するか否かを調べることに必ずしも限られず、
単にある１つの値の上方を通過するか否かの試験や、単
にある１つの値の下方を通過するか否かの試験を含める
ようにしてもよい。
【００１１】次に図２について説明する。図２は以上に
説明したスラローム・ゲート境界スキャン式アナログ信
号試験装置の回路を示した図である。この回路は、複数
のアナログ信号のうちから実際に試験するアナログ信号
を選択する高速アナログ・マルチプレクサ１６０と、指
定された時刻にその信号２の値を捕捉して保持する高速
サンプル・アンド・ホールド・デバイス１７０と、その
サンプル信号を既知の上界値及び下界値と比較する一対
のウィンドウ比較器１８０及び１９０で構成されたウィ
ンドウ比較回路とを含んでいる。このスラローム・ゲー
ト境界スキャン式アナログ信号試験装置の回路は更に、
ディジタル・ロジック・デバイス２００を含んでおり、
このディジタル・ロジック・デバイス２００は、比較器
１８０及び１９０の夫々の出力を受取り、受取ったそれ
ら出力を、指定された上界値と下界値との間に信号２の
値が位置しているか否かを表す、２ビットのディジタル
値１９５に変換する。
【００１２】図２に示したように、高速アナログ・マル
チプレクサ１６０は、試験すべき複数のアナログ信号を
受取っている。図示例では、このマルチプレクサ（ＭＵ
Ｘ）１６０が受取る入力信号の数を７つにしてあるが、
このＭＵＸ１６０が受取る入力信号の数は設計次第で任
意の数にすることができる。試験することのできる信号
の数を増やすためには、更に１つまたは複数のアナログ
ＭＵＸ１６５をカスケード接続すればよい。試験は、そ
の試験対象の信号を発生している回路が実際に動作をし
ているときにリアルタイムで行うようにしてもよく、或
いは、その回路に通常の動作限度を超えた特別の動作を
させてバックグラウンド・モードで行うようにしてもよ
い。
【００１３】図２に示したように、リード・オンリー・
メモリ（ＲＯＭ）またはランダム・アクセス・メモリ
（ＲＡＭ）で構成した記憶装置１００に、サンプル・タ
イム値（図１にｔ０〜ｔ６で示した値）を記憶させてお
くようにしている。この記憶装置１００は、それらサン
プル・タイム値をアドレス・シーケンサ１１０へ出力す
る。アドレス・シーケンサ１１０は、サンプル・タイム
値の他に、更に試験選択信号１０５とバンプ・アドレス
信号１１５とを受取っており、上界値用記憶装置１３０
と下界値用記憶装置１２０とに接続されている。上界値
用記憶装置１３０はディジタル形式の既知の上界値を上
界値用ディジタル・アナログ・コンバータ１５０へ出力
し、下界値用記憶装置１２０はディジタル形式の既知の
下界値を下界値用ディジタル・アナログ・コンバータ１
４０へ出力する。それらディジタル・アナログ・コンバ
ータ１５０、１４０は、夫々ディジタル形式の上界値と
下界値とを、試験対象の信号の値と比較することのでき
るアナログ形式の上界値と下界値とに変換する。
【００１４】これらディジタル・アナログ・コンバータ
を用いる代わりに、高速サンプル・アンド・ホールド装
置１７０の後段にアナログ・ディジタル・コンバータを
接続し、値の比較をディジタル形式で行うようにするこ
とも考えられる。しかしながら、アナログ・ディジタル
・コンバータを使用する場合の大きな問題として、アナ
ログ・ディジタル・コンバータはディジタル・アナログ
・コンバータより動作速度が遅いため、高い周波数での
試験が行い難いということがある。また、一般的に、ア
ナログ・ディジタル・コンバータはディジタル・アナロ
グ・コンバータより高価でもある。
【００１５】マイクロプロセッサ（或いはマイクロコン
トローラ）を使用して、上界値用記憶装置１３０及び下
界値用記憶装置１２０、並びにサンプル・タイム値用記
憶装置１００の再ロードを行うことにより、この試験の
プロセス管理を行うことができる。
【００１６】上界値用ディジタル・アナログ・コンバー
タ１５０が発生するアナログ信号は上界値用比較器１８
０へ供給され、下界値用ディジタル・アナログ・コンバ
ータ１４０が発生するアナログ信号は下界値用比較器１
９０へ供給される。上界値用比較器１８０及び下界値用
比較器１９０からはディジタル信号が出力され、このデ
ィジタル信号は、試験対象の信号の値が、ウィンドウの
中にあったのか、それともウィンドウの中になかったの
かを表している。
【００１７】２つの比較器１８０及び１９０とディジタ
ル・ロジック・デバイス２００とから成る部分を、より
複雑なウィンドウ比較回路に置き換えることもでき、例
えば試験対象の信号がウィンドウより上にあるのか、ウ
ィンドウより下にあるのか、それともウィンドウの中に
あるのかを示す比較回路に置き換えることが考えられ
る。
【００１８】２つの比較器１８０及び１９０からの夫々
の出力はディジタル・ロジック・デバイス２００へ供給
されており、ディジタル・ロジック・デバイス２００
は、それら出力を解析して、試験対象の信号が、指定さ
れた境界の中にあるか否かに基づいて判定した、合格ま
たは不合格を表す試験結果値１９５を出力する。
【００１９】試験対象のアナログ信号には、複数のテス
ト・ゲートの設定に応じて、様々な必要条件が課せられ
ることになる。その信号がビデオ信号等である場合に
は、その走査線の１本に必要とされるテスト・ポイント
の数は多くない。一方、重要なタイミング条件が多数付
随するような信号では、適正動作を保証するためには、
はるかに多くのテスト・ゲートを設定することが必要な
場合もある。
【００２０】本発明の境界スキャン式アナログ信号試験
装置は、娯楽システムのビデオ信号の試験を行うのに有
用である。また、この技法は、電源信号等の直流信号に
も適用可能である。その種の直流信号を試験して、その
直流信号が所定の許容範囲内にあるか否かを判定するこ
とができる。また、試験対象の装置が通常の動作を実行
しているときに試験を実行することもできれば、オフラ
イン試験として、或いはバックグラウンド・タスクとし
て試験を実行することもできる。
【００２１】更に、この境界スキャン式アナログ信号試
験装置は、衛星関係の用途にも適用可能である。衛星に
は大量のアナログ回路が使用されており、そのため衛星
及び衛星関係の信号にこのスラローム・ゲート境界スキ
ャン式アナログ信号試験を適用する余地が大いにある。
本発明の試験能力を衛星関係の回路に直接組込んでおく
ことが非常に有用な場合があり得る。この境界スキャン
式アナログ信号試験装置は、航空機の乗客用の娯楽装置
を試験するために用いることもでき、また、飛行中のフ
ィールド・サービス試験と工場試験とのいずれにも利用
することができる。更に、この境界スキャン式アナログ
信号試験装置は、自動車等の様々な車両におけるアナロ
グ信号試験にも、更には、その他の様々な分野における
アナログ信号試験にも利用することができる。
【００２２】以上に説明したのは、アナログ方式の装置
並びにシステムを試験するための境界スキャン式アナロ
グ信号試験装置である。容易に理解されるように、以上
に説明した発明は、その概念即ち本質的な特徴から離れ
ることなく、上述の具体例とは異なった様々な具体的な
形態でも実施することができるものである。従って、上
述の具体例は、そのあらゆる点において、具体的な形態
を例示するためのものであって、本発明を包括的に規定
するものではない。本発明は、図示して説明した具体的
な形態に限定されるものではなく、なぜならば、当業者
であればその他の具体的な形態にも想到し得るからであ
る。
【図面の簡単な説明】
【図１】試験対象のアナログ信号の具体例を示したグラ
フである。
【図２】本発明の一局面に従って構成した組込形アナロ
グ信号試験装置のブロック図である。
【図３】本発明要部の詳細ブロック図である。
【符号の説明】
１４ 上界値 １６ 下界値 １００ サンプル・タイム値用記憶装置 １２０ 下界値用記憶装置 １３０ 上界値用記憶装置 １６０ 高速アナログ・マルチプレクサ １７０ 高速サンプル・アンド・ホールド・デバイス １８０ 上界値用比較器 １９０ 下界値用比較器 ２００ ディジタル・ロジック・デバイス
フロントページの続き (72)発明者 カズ タカタ アメリカ合衆国 カリフォルニア州 プラ センチア，キルマ ドライブ 1907 (72)発明者 福井 俊治 日本国神奈川県厚木市森の里３−19−４

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 アナログ信号を試験する装置において、 振幅が時間と共に変化するサンプル・アナログ信号を受
    取る手段と、 前記サンプル・アナログ信号の前記振幅が所定の時刻に
    既知の上界値と既知の下界値との間にあるか否かを判定
    する判定手段と、を備えたことを特徴とする装置。
  2. 【請求項２】 振幅が一定のサンプル・アナログ信号を
    受取る手段を更に備えたことを特徴とする請求項１記載
    の装置。
  3. 【請求項３】 前記判定手段が、 前記サンプル・アナログ信号がそれらの間に存在すべき
    境界として用いる前記既知の上界値及び前記既知の下界
    値をディジタル形式で記憶させておく記憶手段と、 前記既知の上界値及び前記既知の下界値をディジタル値
    からアナログ値へ変換して前記サンプル・アナログ信号
    を前記既知の上界値及び前記既知の下界値とアナログ形
    式で比較できるようにする変換手段と、 前記既知の上界値及び前記既知の下界値を前記サンプル
    ・アナログ信号と比較して前記サンプル・アナログ信号
    が前記既知の上界値と前記既知の下界値との間にあるか
    否かを判定する比較手段と、を備えた判定手段であるこ
    とを特徴とする請求項１記載の装置。
  4. 【請求項４】 前記サンプル・アナログ信号が前記既知
    の上界値と既知の下界値との間にあれば合格結果を発生
    し、さもなくば不合格結果を発生する手段を更に備えた
    ことを特徴とする請求項３記載の装置。
  5. 【請求項５】 前記サンプル・アナログ信号が前記既知
    の上界値及び前記既知の下界値より上にあれば合格結果
    を発生し、さもなくば不合格結果を発生する手段を更に
    備えたことを特徴とする請求項３記載の装置。
  6. 【請求項６】 前記サンプル・アナログ信号が前記既知
    の上界値及び前記既知の下界値より下にあれば合格結果
    を発生し、さもなくば不合格結果を発生する手段を更に
    備えたことを特徴とする請求項３記載の装置。
  7. 【請求項７】 テスト・ゲートの上界値及び下界値を記
    憶させておくＲＡＭを再ロードする手段と、 テスト時刻を記憶させておくＲＡＭを再ロードする手段
    と、を更に備えたことを特徴とする請求項３記載の装
    置。
  8. 【請求項８】 境界スキャン式アナログ信号試験装置に
    おいて、 試験すべきサンプル・アナログ信号を受取るアナログ・
    マルチプレクサと、 試験すべき前記サンプル・アナログ信号を所定の時刻に
    前記アナログ・マルチプレクサから受取る高速サンプル
    ・アンド・ホールド・デバイスと、 前記サンプル・アナログ信号を試験すべき所定の時刻を
    規定しているサンプル・タイム値を記憶させておく第１
    記憶要素と、 前記サンプル・アナログ信号がそれより上に存在しては
    ならない上方境界として用いる既知の上界値をディジタ
    ル形式で記憶させておく第２記憶要素と、 前記サンプル・アナログ信号がそれより下に存在しては
    ならない下方境界として用いる既知の下界値をディジタ
    ル形式で記憶させておく第３記憶要素と、 前記第２記憶要素から前記既知の上界値を受取り、該既
    知の上界値をディジタル形式からアナログ形式に変換す
    る上界値用ディジタル・アナログ・コンバータと、 前記第３記憶要素から前記既知の下界値を受取り、該既
    知の下界値をディジタル形式からアナログ形式に変換す
    る下界値用ディジタル・アナログ・コンバータと、 試験すべき前記サンプル・アナログ信号を前記高速サン
    プル・アンド・ホールド・デバイスから受取り、前記既
    知の上界値を前記上界値用ディジタル・アナログ・コン
    バータから受取り、該サンプル・アナログ信号を該既知
    の上界値と比較する上界値用比較器と、 試験すべき前
    記サンプル・アナログ信号を前記高速サンプル・アンド
    ・ホールド・デバイスから受取り、前記既知の下界値を
    前記下界値用ディジタル・アナログ・コンバータから受
    取り、該サンプル・アナログ信号を該既知の下界値と比
    較する下界値用比較器と、 前記上界値用比較器及び前
    記下界値用比較器から夫々の出力を受取り、前記サンプ
    ル・アナログ信号が前記既知の上界値と前記既知の下界
    値との間にあれば合格を表す結果フラグを発生し、さも
    なくば不合格を表す結果フラグを発生するディジタル・
    ロジック・デバイスと、を備えたことを特徴とする境界
    スキャン式アナログ信号試験装置。
  9. 【請求項９】 前記第１記憶要素がＲＯＭから成ること
    を特徴とする請求項８記載の装置。
  10. 【請求項１０】 前記第１記憶要素がＲＡＭから成るこ
    とを特徴とする請求項８記載の装置。
  11. 【請求項１１】 前記第１記憶要素と、前記第２記憶要
    素と、前記第３記憶要素とに、値を再ロードするマイク
    ロプロセッサを更に備えたことを特徴とする請求項８記
    載の装置。
  12. 【請求項１２】 アナログ信号を試験する方法におい
    て、 試験すべきサンプル・アナログ信号を受取るステップ
    と、 前記サンプル・アナログ信号を既知の上界値及び既知の
    下界値と比較して前記サンプル・アナログ信号が前記既
    知の上界値と前記既知の下界値との間にあるかそれとも
    それらの外側にあるかを調べるステップと、 前記サンプル・アナログ信号が前記既知の上界値と前記
    既知の下界値との間にあれば合格を表す結果を発生し、
    また、前記サンプル・アナログ信号が前記既知の上界値
    と前記既知の下界値との外側にあれば不合格を表す結果
    を発生するステップと、を含んでいることを特徴とする
    方法。
  13. 【請求項１３】 試験すべき所定の時刻に前記サンプル
    ・アナログ信号を捕捉するステップと、 前記サンプル・アナログ信号を試験すべき前記所定の時
    刻を規定している所定のサンプル・タイム値を、記憶し
    ておいて供給するステップと、 既知の上界値及び既知の下界値をディジタル形式で記憶
    しておくステップと、 前記既知の上界値及び前記既知の下界値をディジタル形
    式からアナログ形式に変換するステップと、を更に含ん
    でいることを特徴とする請求項１２記載の方法。
  14. 【請求項１４】 前記既知の上界値と、前記既知の下界
    値と、前記サンプル・タイム値とを再ロードするステッ
    プを更に含んでいることを特徴とする請求項１２記載の
    方法。
  15. 【請求項１５】 通常動作中にアナログ信号を試験する
    ステップを更に含んでいることを特徴とする請求項１２
    記載の方法。
  16. 【請求項１６】 バックグラウンド・モードでアナログ
    信号を試験するステップを更に含んでいることを特徴と
    する請求項１２記載の方法。
JP7247953A 1994-09-29 1995-09-26 境界スキャン試験の試験方法及び装置 Pending JPH08189952A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31523794A 1994-09-29 1994-09-29
US315237 1994-09-29

Publications (1)

Publication Number Publication Date
JPH08189952A true JPH08189952A (ja) 1996-07-23

Family

ID=23223498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7247953A Pending JPH08189952A (ja) 1994-09-29 1995-09-26 境界スキャン試験の試験方法及び装置

Country Status (3)

Country Link
US (1) US5848235A (ja)
EP (1) EP0704708A3 (ja)
JP (1) JPH08189952A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266793B1 (en) 1999-02-26 2001-07-24 Intel Corporation JTAG boundary scan cell with enhanced testability feature
ATE359524T1 (de) * 2000-09-11 2007-05-15 Freescale Semiconductor Inc Prüfbare analog/digitalschnittstelleschaltung
CN100357751C (zh) * 2004-02-26 2007-12-26 联想(北京)有限公司 一种jtag模块及应用该模块的调试方法
WO2008033870A2 (en) 2006-09-11 2008-03-20 Lumexis Corporation Fiber-to-the-seat (ftts) fiber distribution system
ES2715850T3 (es) 2009-08-06 2019-06-06 Global Eagle Entertainment Inc Sistema de entretenimiento en vuelo de interconexión en red en serie de fibra hasta el asiento
WO2011020071A1 (en) 2009-08-14 2011-02-17 Lumexis Corp. Video display unit docking assembly for fiber-to-the-screen inflight entertainment system
US8416698B2 (en) 2009-08-20 2013-04-09 Lumexis Corporation Serial networking fiber optic inflight entertainment system network configuration
US10094110B2 (en) * 2016-02-26 2018-10-09 Board Of Regents, The University Of Texas System Masonry wall assembly
CN107340466B (zh) * 2016-04-28 2019-11-01 中芯国际集成电路制造(上海)有限公司 模拟信号检测系统和模拟信号检测方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210527A (en) * 1989-06-28 1993-05-11 Ceridian Corporation Programmable spike detector
US5066909A (en) * 1990-01-30 1991-11-19 Hewlett-Packard Company Apparatus for testing an electronic circuit having an arbitrary output waveform
US5282213A (en) * 1991-01-02 1994-01-25 Compaq Computer Corporation Computer-based logic analyzer timing and analysis system
US5285152A (en) * 1992-03-23 1994-02-08 Ministar Peripherals International Limited Apparatus and methods for testing circuit board interconnect integrity

Also Published As

Publication number Publication date
EP0704708A2 (en) 1996-04-03
EP0704708A3 (en) 1997-05-21
US5848235A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
JPH08189952A (ja) 境界スキャン試験の試験方法及び装置
US20080126897A1 (en) System and method for generating self-synchronized launch of last shift capture pulses using on-chip phase locked loop for at-speed scan testing
US20080126898A1 (en) System and method for generating on-chip individual clock domain based scan enable signal used for launch of last shift type of at-speed scan testing
US7222273B2 (en) Apparatus and method for testing semiconductor memory devices, capable of selectively changing frequencies of test pattern signals
KR100514335B1 (ko) 다중 주기 발생기를 구비하는 집적 회로 테스터
JPH09166646A (ja) 半導体装置
JPH11503831A (ja) 電子部品を並列に自動的に試験する方法及び装置
JPH11237454A (ja) 半導体試験装置
KR19980032311A (ko) 자동 시험 장치(ate) 테스터의 아날로그 채널에서의 펄스 발생
JPH102937A (ja) Ｉｃ試験装置
JP2002243808A (ja) アナログ・デジタル混成ｉｃ用テストシステム
JP2842446B2 (ja) アナログ‐ディジタル混成ｉｃ用試験装置
JP3328160B2 (ja) 論理集積回路のテスト装置
JP3089193B2 (ja) Ｉｃ試験装置
US6253341B1 (en) IC test system
JP3357821B2 (ja) スキャンパス用フリップフロップ回路及びスキャンパステストシステム
US20010004246A1 (en) Electric device, electric device testing apparatus, and electric device testing method thereof
JP2000149593A (ja) Ｉｃ試験装置
JP3891913B2 (ja) 半導体集積回路およびそのテスト方法
JPH11168380A (ja) Ａｄコンバータ
JPH05249191A (ja) 集積回路検査装置
JPH09152470A (ja) 高速データ取り込み装置及びｉｃ試験装置
JPH09171058A (ja) Ｉｃ試験装置のパターン発生装置
JP2769588B2 (ja) Ｉｃ試験装置内のデータ出力タイミング同期方式
JP2903443B2 (ja) Ｉｃ試験装置