CN114637539B - 一种核心安全启动平台及方法 - Google Patents
一种核心安全启动平台及方法 Download PDFInfo
- Publication number
- CN114637539B CN114637539B CN202210180963.9A CN202210180963A CN114637539B CN 114637539 B CN114637539 B CN 114637539B CN 202210180963 A CN202210180963 A CN 202210180963A CN 114637539 B CN114637539 B CN 114637539B
- Authority
- CN
- China
- Prior art keywords
- state
- core
- module
- chip
- starting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000012360 testing method Methods 0.000 claims abstract description 26
- 238000012549 training Methods 0.000 claims abstract description 11
- 238000011156 evaluation Methods 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000013461 design Methods 0.000 claims description 4
- 230000001174 ascending effect Effects 0.000 claims description 3
- 238000012423 maintenance Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 1
- 238000012795 verification Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明涉及一种核心安全启动平台及方法，所述核心安全启动平台包括SPI Master模块、SPBU模块、ASP核心模块，所述SPBU模块从SPI Flash中读取配置信息进行配置，根据主状态机的状态跳转完成PLL升频、时钟切换、存储器自测试、安全评估状态，通过BIST模块完成芯片的内建自测试，通过SCAN模块向芯片内部扫入扫出数据；所述SPI Master接口负责从SPI Flash中特定位置读取相关配置参数进行配置，所示ASP核心负责读取并校验子系统的SROM，进行安全评估，启动SROM，进行存控训练和PCI‑E接口链路训练，校验BIOS。本发明的核心安全启动流程能够对启动流程进行详细配置，在安全环境下进行核心启动，并能够通过BIST和SCAN控制芯片的内部状态，对于现有的核心启动方法，安全性和可配置性更高。
Description
技术领域
本发明涉及集成电路设计技术领域，尤其是指一种核心安全启动平台及方法。
背景技术
核心安全启动平台用来管控整个芯片的启动流程，随着集成电路工艺的发展，芯片的规模越来越大，需要引入核心安全启动平台来应对越来越负责的芯片结构和可能出现的不安全因素。核心安全启动平台通过一整套的安全模块和安全启动流程，保证芯片的正确启动，提高了启动的效率和安全性。
目前的核心启动方法多采用简单的BOOTROM加载，启动流程的安全性和效率都不足，难以适用大规模芯片。
发明内容
为此，本发明所要解决的技术问题在于克服现有技术中简单的BOOTROM加载，启动流程的安全性和效率都不足的问题，从而提供一种核心安全启动平台及方法，以解决芯片的安全启动流程，提高安全性和效率。
为解决上述技术问题，本发明的一种核心安全启动平台，能够在安全环境下启动核心，所述的核心安全启动平台中设有主体的安全管控模块，其安全管控模块包括：
SPI Master接口，所述的SPI Master接口可从SPI Flash中读取相关配置参数进行配置，其相关配置参数包括核心在位、核心使能、外设在位、CPU版本、FIFO级数、初始化控制、PLL配置、BIST控制；
SPBU模块，所述的SPBU模块包括主状态机模块、BIST模块、SCAN模块，其通过主状态机模块控制芯片的开工流程状态跳转，通过BIST模块和SCAN模块完成BIST测试和SCAN测试，监控芯片的内部状态；
ASP核心模块，所述的ASP核心模块负责读取并校验子系统的SROM，进行安全评估，启动SROM，进行存控训练和PCI-E接口链路训练，校验BIOS。
在本发明的一个实施例中，所述的主状态机模块控制芯片的开工流程包括有包含上电复位、冷复位、配置一状态、PLL升频、时钟切换一状态、结束复位状态、配置二状态、存储器自测试状态、配置三状态、初始化加载状态、启动运行状态、运行状态。
在本发明的一个实施例中，所述的上电复位即选择芯片的低频时钟，设置初始化模式，然后进入冷复位状态。
在本发明的一个实施例中，所述的SPI Master接口中外设形式包括有I2C，GPIO，UART，LPC，SPI。
在本发明的一个实施例中，所述的ASP核心模块读取校验子系统的SROM若校验通过，向完成检查寄存器中写1，否则产生SROM校验错误信号。
在本发明的一个实施例中，所述的ASP核心模块进行安全评估可与外围的安控模块进行交互，安控模块完成SROM程序的可信度量之后才进行初始化加载。
在本发明的一个实施例中，所述的ASP核心模块中校验BIOS若校验通过，写入计算内存，然后向BIOS检查完成寄存器写1，通知计算机系统启动，否则产生BIOS检查错误信号。
在本发明还提供另一种可配置的核心安全启动方法，所述的核心安全启动方法基于核心安全启动平台的硬件设计搭建，包括如下步骤：
步骤S1：上电复位，选择芯片的低频时钟，设置初始化模式，然后进入冷复位状态；
步骤S2：冷复位状态，设置冷复位信号，然后进入配置一状态；
步骤S3：配置一状态，配置PLL寄存器、初始化寄存器；
步骤S4：PLL升频状态，等待时钟模块的PLL稳定，切换为时钟切换一状态；
步骤S5：时钟切换一状态，芯片进行顺序升频，完成升频后进入结束复位状态；
步骤S6：结束复位状态，结束芯片复位，等待一段时间，转向配置二状态；
步骤S7：配置二状态，设置与存储器自测试相关的控制信息；
步骤S8：存储器自测试状态，根据初始化控制寄存器和自测试控制寄存器进行测试，测试完成后转入配置三状态；
步骤S9：配置三状态，可配置芯片的各个寄存器；
步骤S10：可配置芯片的各个寄存器，具体包括有Flash_info寄存器，CPU_info寄存器，INIT_CTRL寄存器，PLL_CFG寄存器，BIST_CTRL寄存器，CHIP_MODE寄存器；
步骤S11：初始化加载状态，可根据初始化控制器将SROM程序加载到指令缓存中，所有程序加载完毕之后，发送一个加载结束的维护命令，转向启动运行状态；
步骤S12：所述的启动运行状态，向各个核心发送启动运行信号，并转向运行状态；
步骤S13：运行状态，芯片在此状态下正常启动运行。
本发明的上述技术方案相比现有技术具有以下优点：本发明所述的核心启动方法采用安全管控模块，来控制整个芯片的启动流程，保证芯片的正确启动，提高了启动的效率和安全性，能够对启动流程进行详细配置，在安全环境下进行核心启动，并能够通过BIST和SCAN控制芯片的内部状态，对于现有的核心启动方法，安全性和可配置性更高。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。
图1是本发明中所述的一种核心安全启动平台的结构示意图；
图2是本发明所述可配置的核心安全启动方法的运行方法流程框图。
具体实施方式
实施例一
如图1所示，本实施例提供一种核心安全启动平台，能够在安全环境下启动核心，所述的核心安全启动平台中设有主体的安全管控模块，其安全管控模块包括：
SPI Master接口11，所述的SPI Master接口11可从SPI Flash中读取相关配置参数进行配置，其相关配置参数包括核心在位、核心使能、外设在位、CPU版本、FIFO级数、初始化控制、PLL配置、BIST控制；
SPBU模块12，所述的SPBU模块12包括主状态机模块121、BIST模块122、SCAN模块123，其通过主状态机模块121控制芯片的开工流程状态跳转，通过BIST模块122和SCAN模块123完成BIST测试和SCAN测试，监控芯片的内部状态；
ASP核心模块13，所述的ASP核心模块13负责读取并校验子系统的SROM，进行安全评估，启动SROM，进行存控训练和PCI-E接口链路训练，校验BIOS。
进一步地，所述核心安全启动平台包括SPI Master接口11，从SPI Flash中特定位置读取相关配置参数进行配置，所述ASP核心13，负责读取并校验子系统的SROM，进行安全评估，启动SROM，进行存控训练和PCI-E接口链路训练，校验BIOS，所述SPBU模块12，负责整个系统的开工。
其中的存控训练包括读取SPBU中每路MC的存储器容量，并进行地址空间界标配置和本地的地址空间映射配置，读取BBL并进行校验，同时拷贝到内存。
所述的主状态机模块121控制芯片的开工流程包括有包含上电复位、冷复位、配置一状态、PLL升频、时钟切换一状态、结束复位状态、配置二状态、存储器自测试状态、配置三状态、初始化加载状态、启动运行状态、运行状态。
所述的上电复位即选择芯片的低频时钟，设置初始化模式，然后进入冷复位状态。
所述的SPI Master接口11中外设形式包括有I2C，GPIO，UART，LPC，SPI。
所述的ASP核心模块13读取校验子系统的SROM若校验通过，向完成检查寄存器中写1，否则产生SROM校验错误信号。
所述的ASP核心模块13进行安全评估可与外围的安控模块进行交互，安控模块完成SROM程序的可信度量之后才进行初始化加载。
进一步地，其中的安全评估包括，完成硬件初始化，读取初始化加载程序，校验子系统的SROM，从子系统SPI接口中加载SROM到各通用计算核心，而后启动SROM运行。
所述的ASP核心模块13中校验BIOS若校验通过，写入计算内存，然后向BIOS检查完成寄存器写1，通知计算机系统启动，否则产生BIOS检查错误信号。
进一步地，BIOS校验，读取子系统flash中的BIOS进行校验，若校验通过，则计算核心跳转至BIOS，开始正常启动流程。
实施例二
如图2所示，本实施例提供一种可配置的核心安全启动方法，所述的核心安全启动方法基于核心安全启动平台的硬件设计搭建，包括如下步骤：
步骤S1：上电复位，选择芯片的低频时钟，设置初始化模式，然后进入冷复位状态；
步骤S2：冷复位状态，设置冷复位信号，然后进入配置一状态；
步骤S3：配置一状态，配置PLL寄存器、初始化寄存器；
步骤S4：PLL升频状态，等待时钟模块的PLL稳定，切换为时钟切换一状态；
步骤S5：时钟切换一状态，芯片进行顺序升频，完成升频后进入结束复位状态；
步骤S6：结束复位状态，结束芯片复位，等待一段时间，转向配置二状态；
步骤S7：配置二状态，设置与存储器自测试相关的控制信息；
步骤S8：存储器自测试状态，根据初始化控制寄存器和自测试控制寄存器进行测试，测试完成后转入配置三状态；
步骤S9：配置三状态，可配置芯片的各个寄存器；
步骤S10：可配置芯片的各个寄存器，具体包括有Flash_info寄存器，CPU_info寄存器，INIT_CTRL寄存器，PLL_CFG寄存器，BIST_CTRL寄存器，CHIP_MODE寄存器；
步骤S11：初始化加载状态，可根据初始化控制器将SROM程序加载到指令缓存中，所有程序加载完毕之后，发送一个加载结束的维护命令，转向启动运行状态；
步骤S12：所述的启动运行状态，向各个核心发送启动运行信号，并转向运行状态；
步骤S13：运行状态，芯片在此状态下正常启动运行。
具体的，其中的Flash_info寄存器用于记录Flash的版本信息以及Flash的容量；
CPU_info寄存器用于表示CPU版本；
INIT_CTRL寄存器，用来表示各PLL频率以及初始化状态机状态使能；
PLL_CFG寄存器，用于配置全片顺序升频的间隔；
BIST_CTRL寄存器，用来控制BIST测试；
CHIP_MODE寄存器，用来配置各个外设的在位信息。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (8)
1.一种核心安全启动方法，能够在安全环境下启动核心，其特征在于，所述的核心安全启动方法基于核心安全启动平台的硬件设计搭建，包括如下步骤：
步骤S1：上电复位，选择芯片的低频时钟，设置初始化模式，然后进入冷复位状态；
步骤S2：冷复位状态，设置冷复位信号，然后进入配置一状态；
步骤S3：配置一状态，配置PLL寄存器、初始化寄存器；
步骤S4：PLL升频状态，等待时钟模块的PLL稳定，切换为时钟切换一状态；
步骤S5：时钟切换一状态，芯片进行顺序升频，完成升频后进入结束复位状态；
步骤S6：结束复位状态，结束芯片复位，等待一段时间，转向配置二状态；
步骤S7：配置二状态，设置与存储器自测试相关的控制信息；
步骤S8：存储器自测试状态，根据初始化控制寄存器和自测试控制寄存器进行测试，测试完成后转入配置三状态；
步骤S9：配置三状态，可配置芯片的各个寄存器；
步骤S10：可配置芯片的各个寄存器，具体包括有Flash_info寄存器，CPU_info寄存器，INIT_CTRL寄存器，PLL_CFG寄存器，BIST_CTRL寄存器，CHIP_MODE寄存器；
步骤S11：初始化加载状态，可根据初始化控制器将SROM程序加载到指令缓存中，所有程序加载完毕之后，发送一个加载结束的维护命令，转向启动运行状态；
步骤S12：所述的启动运行状态，向各个核心发送启动运行信号，并转向运行状态；
步骤S13：运行状态，芯片在此状态下正常启动运行；
其中的核心安全启动平台服务于核心安全启动方法，且其中设有主体的安全管控模块，其安全管控模块包括：
SPI Master接口（11），所述的SPI Master接口（11）可从SPI Flash中读取相关配置参数进行配置，其相关配置参数包括核心在位、核心使能、外设在位、CPU版本、FIFO级数、初始化控制、PLL配置、BIST控制；
SPBU模块（12），所述的SPBU模块（12）包括主状态机模块（121）、BIST模块（122）、SCAN模块（123），其通过主状态机模块（121）控制芯片的开工流程状态跳转，通过BIST模块（122）和SCAN模块（123）完成BIST测试和SCAN测试，监控芯片的内部状态；
ASP核心模块（13），所述的ASP核心模块（13）负责读取并校验子系统的SROM，进行安全评估，启动SROM，进行存控训练和PCI-E接口链路训练，校验BIOS。
2.一种核心安全启动平台，其特征在于：其中的核心安全启动平台服务于权利要求1中所述的核心安全启动方法。
3.根据权利要求2所述的核心安全启动平台，其特征在于：主状态机模块（121）控制芯片的开工流程包括有包含上电复位、冷复位、配置一状态、PLL升频、时钟切换一状态、结束复位状态、配置二状态、存储器自测试状态、配置三状态、初始化加载状态、启动运行状态、运行状态。
4.根据权利要求3所述的核心安全启动平台，其特征在于：所述的上电复位即选择芯片的低频时钟，设置初始化模式，然后进入冷复位状态。
5.根据权利要求2所述的核心安全启动平台，其特征在于：SPI Master接口（11）中外设形式包括有I2C，GPIO，UART，LPC，SPI。
6.根据权利要求2所述的核心安全启动平台，其特征在于：ASP核心模块（13）读取校验子系统的SROM若校验通过，向完成检查寄存器中写1，否则产生SROM校验错误信号。
7.根据权利要求2所述的核心安全启动平台，其特征在于：ASP核心模块（13）进行安全评估可与外围的安控模块进行交互，安控模块完成SROM程序的可信度量之后才进行初始化加载。
8.根据权利要求2所述的核心安全启动平台，其特征在于：ASP核心模块（13）中校验BIOS，若校验通过，写入计算内存，然后向BIOS检查完成寄存器写1，通知计算机系统启动，否则产生BIOS检查错误信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210180963.9A CN114637539B (zh) | 2022-02-25 | 2022-02-25 | 一种核心安全启动平台及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210180963.9A CN114637539B (zh) | 2022-02-25 | 2022-02-25 | 一种核心安全启动平台及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114637539A CN114637539A (zh) | 2022-06-17 |
| CN114637539B true CN114637539B (zh) | 2024-02-13 |
Family
ID=81947434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210180963.9A Active CN114637539B (zh) | 2022-02-25 | 2022-02-25 | 一种核心安全启动平台及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114637539B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1661385A (zh) * | 2004-02-26 | 2005-08-31 | 联想(北京)有限公司 | 一种jtag模块及应用该模块的调试方法 |
| CN101877040A (zh) * | 2009-12-07 | 2010-11-03 | 中国航天科工集团第二研究院七○六所 | 一种高信度计算平台 |
| CN104572208A (zh) * | 2015-01-21 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种保存tpm初始化log的方法 |
| CN108072827A (zh) * | 2016-11-18 | 2018-05-25 | 瑞士优北罗股份有限公司 | 有自测试能力的集成电路装置和对集成电路自测试的方法 |
| CN111033630A (zh) * | 2017-10-17 | 2020-04-17 | 微芯片技术股份有限公司 | 具有mbist的多处理器内核设备 |
| CN111782448A (zh) * | 2020-07-01 | 2020-10-16 | 长沙景嘉微电子股份有限公司 | 芯片自检测方法、装置、芯片、显示系统及存储介质 |
| CN113627109A (zh) * | 2021-07-09 | 2021-11-09 | 成都思科瑞微电子股份有限公司 | 一种soc芯片系统老化实验方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155370B2 (en) * | 2003-03-20 | 2006-12-26 | Intel Corporation | Reusable, built-in self-test methodology for computer systems |
| US7895426B2 (en) * | 2007-08-24 | 2011-02-22 | International Business Machines Corporation | Secure power-on reset engine |
| US10649028B2 (en) * | 2016-01-05 | 2020-05-12 | International Business Machines Corporation | Logic built in self test circuitry for use in an integrated circuit with scan chains |
| US10223531B2 (en) * | 2016-12-30 | 2019-03-05 | Google Llc | Secure device state apparatus and method and lifecycle management |
-
2022
- 2022-02-25 CN CN202210180963.9A patent/CN114637539B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1661385A (zh) * | 2004-02-26 | 2005-08-31 | 联想(北京)有限公司 | 一种jtag模块及应用该模块的调试方法 |
| CN101877040A (zh) * | 2009-12-07 | 2010-11-03 | 中国航天科工集团第二研究院七○六所 | 一种高信度计算平台 |
| CN104572208A (zh) * | 2015-01-21 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种保存tpm初始化log的方法 |
| CN108072827A (zh) * | 2016-11-18 | 2018-05-25 | 瑞士优北罗股份有限公司 | 有自测试能力的集成电路装置和对集成电路自测试的方法 |
| CN111033630A (zh) * | 2017-10-17 | 2020-04-17 | 微芯片技术股份有限公司 | 具有mbist的多处理器内核设备 |
| CN111782448A (zh) * | 2020-07-01 | 2020-10-16 | 长沙景嘉微电子股份有限公司 | 芯片自检测方法、装置、芯片、显示系统及存储介质 |
| CN113627109A (zh) * | 2021-07-09 | 2021-11-09 | 成都思科瑞微电子股份有限公司 | 一种soc芯片系统老化实验方法 |
Non-Patent Citations (1)
| Title |
|---|
| vivado开发笔记：xilinx zcu102 内建自测bist;robot.zhoy;《CSDN》;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114637539A (zh) | 2022-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2596423B1 (en) | Providing platform independent memory logic | |
| US6523136B1 (en) | Semiconductor integrated circuit device with processor | |
| US8170828B2 (en) | Test method using memory programmed with tests and protocol to communicate between device under test and tester | |
| JP6557220B2 (ja) | プログラム可能なインタフェースベースの検証及びデバッグ | |
| EP3391205B1 (en) | Hardware power-on initialization of an soc through a dedicated processor | |
| JPH07182204A (ja) | 集積マイクロプロセッサ、コンピュータ開発システム、および集積プロセッサのテスト方法 | |
| CN101093446B (zh) | 操作系统引导装置、方法及其应用的电脑系统 | |
| CN102917242A (zh) | 一种多格式视频解码器的测试系统和测试方法 | |
| CN102479121A (zh) | 独立磁盘冗余阵列实现及测试方法 | |
| US6421798B1 (en) | Chipset-based memory testing for hot-pluggable memory | |
| US9619011B2 (en) | System on chip for debugging a cluster regardless of power state of the cluster, method of operating the same, and system having the same | |
| JP2005135407A (ja) | 電圧マージニングを使用してコンピュータシステムのコンポーネントをテストするシステムおよび方法 | |
| CN109800032B (zh) | Bootrom多核加载方法及装置 | |
| US20140032888A1 (en) | Integrated Circuit Boot Code and Fuse Storage Implemented on Interposer-Mounted Non-Volatile Memory | |
| US20170110204A1 (en) | Enhanced memory built-in self-test architecture for de-featured memories | |
| CN114637539B (zh) | 一种核心安全启动平台及方法 | |
| CN114461142B (zh) | 一种读写Flash数据的方法、系统、装置及介质 | |
| CN102591669B (zh) | 模块化计算机固件及其实现方法 | |
| JP2008276691A (ja) | ハードディスクインターフェースを模擬したインターフェースカード | |
| US7533293B2 (en) | Systems and methods for CPU repair | |
| CN112912958A (zh) | 使用内置自测控制器测试只读存储器 | |
| US20060248312A1 (en) | Systems and methods for CPU repair | |
| US20240118340A1 (en) | Processor test pattern generation and application for tester systems | |
| US20240176887A1 (en) | Method for Running Startup Program of Electronic Device, and Electronic Device | |
| CN101231608A (zh) | 侦错装置及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |