CN1417683A - 一种异常逻辑业务仿真测试装置 - Google Patents
一种异常逻辑业务仿真测试装置 Download PDFInfo
- Publication number
- CN1417683A CN1417683A CN 01134615 CN01134615A CN1417683A CN 1417683 A CN1417683 A CN 1417683A CN 01134615 CN01134615 CN 01134615 CN 01134615 A CN01134615 A CN 01134615A CN 1417683 A CN1417683 A CN 1417683A
- Authority
- CN
- China
- Prior art keywords
- fault
- module
- signal
- interface
- eti
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种异常逻辑业务仿真测试装置，包括：ETI(异常仿真测试接口)接口控制台、命令接收模块和若干个通用ETI接口模块；所述通用ETI接口模块包括：命令接收与分解模块、故障位置定位模块、故障解释与插入模块和接口信号通道模块；由于本发明将故障插入设计从BFM的设计中分离出来，使得故障插入异常仿真测试可以通过专用的ETI接口来实现，因而使得BFM的设计变得简单，也使得ETI接口模块设计结构明晰、简单，具有较强的通用性，修改维护方便，因此本发明的独立性较强，功能较多，方便实现各种故障插入，可以在任何逻辑测试平台中使用。
Description
技术领域
本发明涉及一种用于大规模逻辑功能验证仿真的异常逻辑业务仿真测试装置。
背景技术
在对逻辑器件进行大规模逻辑功能验证仿真时，除了验证仿真逻辑的基本功能外，往往还要设计大量的异常仿真用例，用于验证逻辑的设计可靠性、容错性等，其中故障插入，如：信号毛刺、信号常高常低、信号时序偏移、数据误码、地址错误、时钟丢失、时钟瞬断、时钟频率变化、时钟占空比变化等，是异常仿真用例中的主要内容。目前，在实现逻辑功能验证仿真时，通常使用如图1的逻辑仿真测试平台(TestBench)，图1中的测试平台采用三层的分层设计：测试用例模块(TestCase)层、行为功能仿真模块(BFM：Behavioral Function Model)层和待测模块(DUV：Design UnderVerification)层。测试用例模块层用于设计各种仿真测试用例，生成相应的激励数据；行为功能仿真模块层通常由一系列行为功能模块组成，是待测逻辑的外围接口的行为功能仿真模型，它将测试用例模块层生成的激励数据，按照相应的接口时序施加到待测逻辑上，同时也接收待测逻辑的输出数据，并将输出数据存入到相应的文件中，以便分析处理。
在上述的仿真测试平台中，在进行故障插入异常仿真测试时，通常有两种方法：一是在行为功能模块中实现，增加所述行为功能模块的功能，使其对故障插入异常仿真测试提供支持；二是利用仿真工具的宏命令完成一些故障插入测试。上述第一种实现方法通常存在如下缺点：一是由于行为功能模块通常按接口的正常的行为功能来设计，要增加故障插入功能，就要十分清楚各个行为功能模块的设计和接口协议，设计难度很大。二是实现的功能十分有限，每一项故障插入异常仿真测试都需要对行为功能模块做相应的修改。三是由于故障插入的方法与行为功能模块的功能和接口协议有关，使得设计出来的代码不能在其他行为功能模块的设计中得到重用。四是难于实现测试自动化，测试效率低。上述第二种方法尽管设计比较简单，但同样存在着方法一的其它三个问题。
发明内容
本发明的目的在于提供一种设计简单、功能齐全、通用性较好、测试效率较高的异常逻辑业务仿真测试装置。
为达到上述目的，本发明提供的异常逻辑业务仿真测试装置包括：ETI(异常仿真测试接口)接口控制台、命令接收模块和若干个通用ETI接口模块；
所述ETI接口控制台，用于提供用户界面，以方便用户自行设置故障插入的方式，形成故障插入控制命令，并提供相应的命令参数；
所述命令接收模块，用于从所述ETI接口控制台获取故障插入控制命令和参数，以对通用ETI接口模块进行控制，实现不同的故障插入；
所述若干个通用ETI接口模块，所有的通用ETI接口模块共用一条命令总线，每个模块都具有一个唯一的端口号，并对应待测逻辑的一组接口信号，通过故障插入控制命令的控制，完成对于待测逻辑的一组信号的故障插入。
上述通用ETI接口模块包括：命令接收与分解模块、故障位置定位模块、故障解释与插入模块和接口信号通道模块；
所述命令接收与分解模块：用于接收故障插入控制命令及其参数，通过所述命令判断该命令是否发送给本模块，如果是，则接收该命令及其参数，对所述命令和参数进行分解，分别送到所述故障位置定位模块和所述故障解释与插入模块，对其进行控制，否则不做任何操作；
所述故障位置定位模块，用于接收命令接收与分解模块传送来的命令及参数，以选择故障插入的方式和确定故障插入的位置，将上述方式和位置信息送到所述故障解释与插入模块；
所述故障解释与插入模块，用于对要插入的故障模式进行解释，并根据故障位置定位模块输出的故障插入方式和故障插入位置信息控制所述接口信号通道模块，通过所述接口信号通道模块对通过本模块的的接口信号实施故障插入。
所述通用ETI接口模块，还包括下述接收故障插入控制命令、以及完成对于待测逻辑的一组信号的故障插入的信号线：
复位信号线、时钟信号线、控制命令总线、输入控制信号线、输出控制信号线、输入总线、输出总线和双向总线。
所述命令接收与分解模块对接收到的命令和参数分解为下述组分：
信号选择信号、基准信号选择信号、基准控制线的触发事件、位置选择字或基准信号的触发事件、故障插入控制字。
所述命令接收与分解模块将信号选择信号、基准信号选择信号、基准控制线的触发事件、位置选择字或基准信号的触发事件输出到所述故障位置定位模块，将故障插入控制字输出到所述故障解释与插入模块。
由于本发明将故障插入设计从BFM的设计中分离出来，使得故障插入异常仿真测试可以通过专用的ETI接口来实现，这样不但使得BFM的设计变得简单，而且使得ETI接口模块设计结构明晰、简单，具有较强的通用性，修改维护方便，因此本发明的独立性较强，功能较多，方便实现各种故障插入，可以在任何逻辑测试平台中使用；同时，本发明的ETI接口控制台使用户可以自行设置故障插入的方式，使得故障插入的实现灵活，功能多样，适合于不同大规模逻辑项目异常仿真的测试，测试效率较高。
附图说明
图1是含有本发明所述装置的测试平台的分层结构图；
图2是本发明实施例的结构框图；
图3是本发明实施例的ETI接口控制台提供的用户界面示例图；
图4是本发明实施例的通用ETI接口模块逻辑框图；
图5是本发明实施例的通用ETI接口模块内部结构框图；
图6是本发明实际应用时的一个故障插入实例；
图7是本发明实际应用时的另一个故障插入实例。
具体实施方式
下面结合附图对本发明作进一步详细的描述。
本发明提供的异常仿真测试接口(ETI：Exception Test Interface)是一个独立的模块，可以和现有的逻辑仿真测试平台(TestBench)一起使用，形成四层的分层结构，参考图1。图1中，BFM模块层施加到待测逻辑的激励信号先通过本发明的ETI接口，实现故障插入后，再施加到待测逻辑上。因此本发明提供的ETI接口就象一块故障插入板，对待测逻辑的接口信号实施故障插入。
根据故障插入测试的需要，图1中的ETI接口在实际设计时，对于不同的逻辑仿真项目，可以生成相应的ETI接口模块。输入到该逻辑仿真项目的输入激励信号首先经过相应的ETI接口模块，然后输出到该逻辑仿真项目的输入端；同样，该逻辑仿真项目的输出信号首先经过相应的ETI接口，然后输出到BFM模块层。进入该ETI接口的信号采用分组的策略，相关的信号分为一组，比如UTOPIA(Universal Test & Operation PHY Interfacefor ATM，ATM通用测试与操作物理层接口)接口的接收端口信号分成一组，发送端口信号分成一组。在实际的逻辑仿真项目中，其分组方式由用户根据需要来决定。这样，可以把ETI接口看成是一个“接线盒”，其外部是一组一组的连线，这些连线根据需要接到其内部的通用的ETI接口模块中，参考图2。
图2是本发明实施例的结构框图。图2中，根据被测逻辑接口信号分组的情况，在ETI接口中引入1～n个通用ETI接口模块，n的最大值为15。通用ETI接口模块是组成ETI接口的基本单元，其设计可以参考下述原则。
1、由于ETI接口是DUV和BFM的联系通道，所以ETI接口应该集合DUV的所有接口信号，以便于对所有接口信号实现故障插入。
2、根据接口信号的相关性，将输入到ETI接口的接口信号分成多个信号分组，这些信号分组分别与ETI接口内部的通用ETI接口模块相连。
3、ETI接口应该包括由一系列通用ETI接口模块和一个命令接收模块组成的模块集合，通用ETI接口模块和命令接收模块具有通用性，不同的逻辑测试项目可以通用，或只作很小的改动即可使用。
4、通用ETI接口模块应当可以被控制，以使所有故障插入都由ETI接口的控制台来控制完成。
5、通用ETI接口模块要能实现与信号取值改变有关的所有故障插入测试，其设计与接口协议、接口类型无关。
6、通用ETI接口模块对BFM和DUV的接口信号没有延迟(时序调整故障插入测试除外)。
7、根据测试用例的需求，在ETI接口控制台的控制下，对正常接口信号实现故障插入。
按照上述原则设计的异常逻辑业务仿真测试装置参考图2，它包括：ETI接口控制台、命令接收模块和若干个通用ETI接口模块；
所述ETI接口控制台，用于提供用户界面，以方便用户自行设置故障插入的方式，形成故障插入控制命令，并提供相应的命令参数；
所述命令接收模块，用于从所述ETI接口控制台获取故障插入控制命令和参数，以对通用ETI接口模块进行控制，实现不同的故障插入；
所述若干个通用ETI接口模块，所有的通用ETI接口模块共用一条命令总线，每个模块都具有一个唯一的端口号，并对应待测逻辑的一组接口信号，通过故障插入控制命令的控制，完成对于待测逻辑的一组信号的故障插入。
通用ETI接口模块是ETI接口的基本组成单元，是ETI接口设计的关键。而通用ETI接口模块接口信号定义决定了ETI接口模块是否具有通用特性。图4是本发明实施例的通用ETI接口模块逻辑框图，图中的所述通用ETI接口模块，包括下述接收故障插入控制命令、以及完成对于待测逻辑的一组信号的故障插入的信号线：Reset复位信号线，Clock时钟信号线，Cmd_Bus为64位控制命令总线，由命令接收模块产生。在其输入端，有8根输入控制信号线Ctrl_in(n＝0-7)、2组Bus总线Bus1_in、Bus2_in和1组双向总线BBiBus，对应地，在输出端，有8根输出控制信号线Ctrl_out(n＝0-7)、2组Bus总线Bus1_out、Bus2_out和1组双向总线DBiBus。其中的总线的宽度可以在调用时分别设置。
图2和图4中的命令总线cmd_Bus为64位，具体定义参考下表：
| 保留 | |||||||
| bit63 | bit62 | bit61 | bit60 | bit59 | bit58 | bit57 | bit56 |
| 端口选择(4位) | 信号选择(高4位) | ||||||
| bit55 | bit54 | bit53 | bit52 | bit51 | bit50 | bit49 | bit48 |
| 信号选择(低8位) | |||||||
| bit47 | bit46 | bit45 | bit44 | bit43 | bit42 | bit41 | bit40 |
| 基准信号选择(4位) | 基准控制信号线的触发事件(1位：bit32) | ||||||
| bit39 | bit38 | bit37 | bit36 | bit35 | bit34 | bit33 | bit32 |
| 位置选择字高字节或基准总线的触发事件(高8位) | |||||||
| bit31 | bit30 | bit29 | bit28 | bit27 | bit26 | bit25 | bit24 |
| 位置选择字低字节或基准总线的触发事件(低8位) | |||||||
| bit23 | bit22 | bit21 | bit20 | bit19 | bit18 | bit17 | bit16 |
| 故障插入控制字的高字节(高8位) | |||||||
| bit15 | bit14 | bit13 | bit12 | bit11 | bit10 | bit9 | bit8 |
| 故障插入控制字的低字节(低8位) | |||||||
| bit7 | bit6 | bit5 | bit4 | bit3 | bit2 | bit1 | bit0 |
表中的端口选择为4位：共有15种选择，端口的选择和ETI接口模块的端口号PortNo相对应，两者一致，则相应的接口模块被选中，该接口模块接受控制命令。
信号选择为12位：在本例中最多可以选择11路信号，参考下表。
| signal_se1[11:0] | bit59 | bit58 | bit57 | bit56 | bit55 | bit54 | bit53 | bit52 | bit51 | bit50 | bit49 | bit48 |
| 选中的信号 | 未用 | DBiBus | Bus2_out | Bus1_out | Ctrl_out7 | Ctrl_out6 | Ctrl_out5 | Ctrl_out4 | Ctrl_out3 | Ctrl_out2 | Ctrl_out1 | Ctrl_out0 |
基准信号选择选择为4位：与信号选择的11位编号一致，其定义参考下表。
| Base_sel[3:0] | 4’hA | 4’h9 | 4’h8 | 4’h7 | 4’h6 | 4’h5 | 4’h4 | 4’h3 | 4’h2 | 4’h1 | 4’h0 |
| 选中的基准信号 | DBiBus | Bus2_out | Bus1_out | Ctrl_in7 | Ctrl_in6 | Ctrl_in5 | Ctrl_in4 | Ctrl_in3 | Ctrl_in2 | Ctrl_in1 | Ctrl_in0 |
基准控制线的触发事件为1位，即bit32：当基准信号为控制信号线时用于选择触发事件，有信号上升沿触发和下降沿触发两种方式。
位置选择字或基准总线的触发事件为16位：当基准信号为控制信号线时，用于异常测试定位；当基准信号为总线信号时，用于定义触发事件。
故障插入控制字为16位：对控制信号线和总线信号施加的故障定义，如定义毛刺、常高常低电平的宽度、误码数据、错误地址等。
命令总线Cmd_Bus由ETI接口控制台和命令接收模块共同产生。
图3是本发明实施例的ETI接口控制台提供的用户界面示例图。该用户操作界面较为简单，使用TCL/TK(Tool Command Language，工具命令语言/Tool Kit，工具包)等语言即可实现，可以在多种操作系统下运行。根据上述命令总线Cmd_Bus的定义，在图3中的左侧进行选择，通过右下角的“添加异常测试”按钮，即可生成固定格式的命令文件Cmd.txt。命令接收模块将从Cmd.txt文件中读取控制命令和数据，生成Cmd_Bus总线。
命令接收模块实际中可以使用Verilog(硬件描述语言)语言来实现，从命令文件Cmd.txt中读取控制命令和数据，生成64位的Cmd_Bus总线，去控制通用的ETI接口模块，对选定的接口信号实现各种故障插入。
图5是本发明实施例的通用ETI接口模块内部结构框图。图中所述的通用ETI接口模块包括：命令接收与分解模块、故障位置定位模块、故障解释与插入模块和接口信号通道模块；
所述命令接收与分解模块：用于接收故障插入控制命令及其参数，通过所述命令判断该命令是否发送给本模块，如果是，则接收该命令及其参数，对所述命令和参数进行分解，分别送到所述故障位置定位模块和所述故障解释与插入模块，对其进行控制，否则不做任何操作；具体参考下述操作步骤：
1、查询命令总线Cmd_Bus中的端口号PortNo是否和本ETI接口模块的端口号PortNo一致，不一致则结束，否则继续以下步骤；
2、接收Cmd_Bus中的命令和参数，并按前述命令总线的描述将命令和参数分解成不同的组成部分：信号选择Signal_sel、基准信号选择Base_sel、基准控制线的触发事件、位置选择字或基准总线的触发事件、故障插入控制字；
3、将信号选择Signal_sel、基准信号选择Base_sel、基准控制线的触发事件、位置选择字或基准总线的触发事件输出到故障位置定位模块；
4、将故障插入控制字输出到故障解释与插入模块。
所述故障位置定位模块，用于接收命令接收与分解模块传送来的命令及参数，以选择故障插入的方式和确定故障插入的位置，将上述方式和位置信息送到所述故障解释与插入模块；具体参考下述操作步骤：
1、从命令接收与分解模块接收到信号选择字，将被选中的接口信号打上标记，表示需要对该接口信号实施故障插入；
2、对应被选中的接口信号，接收其故障定位参数：基准信号选择Base_sel、基准控制线的触发事件、位置选择字或基准总线的触发事件；
3、根据接收到的故障定位参数，选中触发事件，等待触发事件发生，并根据位置选择字对故障插入的位置进行定位，当条件成立时，输出控制信号到故障解释与插入模块。
所述故障解释与插入模块，用于对要插入的故障模式进行解释，并根据故障位置定位模块输出的故障插入方式和故障插入位置信息控制所述接口信号通道模块，通过所述接口信号通道模块对通过本模块的的接口信号实施故障插入。具体参考下述操作步骤：
1、从命令接收与分解模块接收到故障插入控制字，根据其中的故障模式选定不同的故障插入方式；
2、从故障位置定位模块接收故障插入位置信息，当条件满足时，对选中的接口信号实施故障插入。
本发明实施例提供的通用ETI接口模块能够实现下述功能：
支持的故障插入触发方式有：1、沿触发(上升沿/下降沿)；2、地址/数据触发。
实现的故障模式：1、时钟毛刺：n/m个时钟周期宽度；2、时钟相移：移动n/m个时钟周期；3、时钟中断(常高、常低、高阻)：中断1或n个时钟周期；4、控制信号正负毛刺：一个时钟宽度；5、控制信号常高、常低、常为高阻：宽度大于一个时钟；6、控制信号相移：相移n/m、1或n个时钟周期；7、地址错误/数据误码；8、地址/数据相移：相移n/m、1或n个时钟周期。其中n和m均为整数。
故障插入位置设置模式有：1、直接指定，特征位置遍历；2、随机位置。
图6是本发明实际应用时的一个故障插入实例。
图6中的上半部分是接口信号输入端，下半部分是接口信号的输出端。现在要对Signal1_in和Signal2_in信号实施不同的故障插入，两者的基准信号均为Signal1_in信号，触发事件也都为Signal1_in信号的上升沿。
对于Signal1_in信号，在离Signal1_in信号上升沿Tp1的位置插入Tl1宽度的负毛刺。Tp1由Signal1_in信号的位置选择字控制，“Tl1宽度的负毛刺”由Signal1_in信号的故障插入控制字来定义。
对于Signal2_in信号，在离Signal1_in信号上升沿Tp2的位置插入Tl2宽度的正毛刺。Tp2由Signal2_in信号的位置选择字控制，“Tl2宽度的负毛刺”由Signal2_in信号的故障插入控制字来定义。
图7是本发明实际应用时的另一个故障插入实例。
图7中的上半部分是接口信号输入端，下半部分是接口信号的输出端。现在要对地址总线Addr_in和信号Signal_in实施不同的故障插入，两者的基准信号均为地址总线Addr_in。
对于地址总线Addr_in，其触发事件是Addr_in＝A2；当Addr_in＝A2后，其随后的地址由A3变为B3。此时，地址总线Addr_in的“位置选择字或基准总线的触发事件”定义触发事件“Addr_in＝A2”，“故障插入控制字”定义“地址由A3变为B3”的故障。
对于Signal_in信号，其触发事件是Addr_in＝A4；当Addr_in＝A4后，插入T宽度的负毛刺。此时，信号Signal_in的“位置选择字或基准总线的触发事件”定义触发事件“Addr_in＝A4”，“故障插入控制字”定义“插入T宽度的负毛刺”故障。
总之，本发明具有如下特点：
1、ETI接口中的通用异常仿真测试接口模块工作彼此独立，可以同时对所有的ETI模块实现故障插入。
2、在一个ETI模块内部，可以同时对所有的接口信号进行故障插入测试，且各种设置参数彼此独立，可以单独设置。
3、如果通用异常仿真测试接口模块提供的接口信号数量不能满足要求，可以使用2个或多个ETI模块来扩展接口信号数量。
4、通用异常仿真测试接口模块设计简单、内部结构清晰，根据需要可以很方便地修改其设计，或增加其功能
Claims (5)
1、一种异常逻辑业务仿真测试装置，包括：ETI(异常仿真测试接口)接口控制台、命令接收模块和若干个通用ETI接口模块；
所述ETI接口控制台，用于提供用户界面，以方便用户自行设置故障插入的方式，形成故障插入控制命令，并提供相应的命令参数；
所述命令接收模块，用于从所述ETI接口控制台获取故障插入控制命令和参数，以对通用ETI接口模块进行控制，实现不同的故障插入；
所述若干个通用ETI接口模块，所有的通用ETI接口模块共用一条命令总线，每个模块都具有一个唯一的端口号，并对应待测逻辑的一组接口信号，通过故障插入控制命令的控制，完成对于待测逻辑的一组信号的故障插入。
2、根据权利要求1所述的异常逻辑业务仿真测试装置，其特征在于所述通用ETI接口模块包括：命令接收与分解模块、故障位置定位模块、故障解释与插入模块和接口信号通道模块；
所述命令接收与分解模块：用于接收故障插入控制命令及其参数，通过所述命令判断该命令是否发送给本模块，如果是，则接收该命令及其参数，对所述命令和参数进行分解，分别送到所述故障位置定位模块和所述故障解释与插入模块，对其进行控制，否则不做任何操作；
所述故障位置定位模块，用于接收命令接收与分解模块传送来的命令及参数，以选择故障插入的方式和确定故障插入的位置，将上述方式和位置信息送到所述故障解释与插入模块；
所述故障解释与插入模块，用于对要插入的故障模式进行解释，并根据故障位置定位模块输出的故障插入方式和故障插入位置信息控制所述接口信号通道模块，通过所述接口信号通道模块对通过本模块的的接口信号实施故障插入。
3、根据权利要求1所述的异常逻辑业务仿真测试装置，其特征在于：所述通用ETI接口模块，包括下述接收故障插入控制命令、以及完成对于待测逻辑的一组信号的故障插入的信号线：
复位信号线、时钟信号线、控制命令总线、输入控制信号线、输出控制信号线、输入总线、输出总线和双向总线。
4、根据权利要求2所述的异常逻辑业务仿真测试装置，其特征在于：所述命令接收与分解模块对接收到的命令和参数分解为下述组分：
信号选择信号、基准信号选择信号、基准控制线的触发事件、位置选择字或基准信号的触发事件、故障插入控制字。
5、根据权利要求4所述的异常逻辑业务仿真测试装置，其特征在于：所述命令接收与分解模块将信号选择信号、基准信号选择信号、基准控制线的触发事件、位置选择字或基准信号的触发事件输出到所述故障位置定位模块，将故障插入控制字输出到所述故障解释与插入模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011346159A CN1189822C (zh) | 2001-11-07 | 2001-11-07 | 一种异常逻辑业务仿真测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011346159A CN1189822C (zh) | 2001-11-07 | 2001-11-07 | 一种异常逻辑业务仿真测试装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1417683A true CN1417683A (zh) | 2003-05-14 |
| CN1189822C CN1189822C (zh) | 2005-02-16 |
Family
ID=4672614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011346159A Expired - Fee Related CN1189822C (zh) | 2001-11-07 | 2001-11-07 | 一种异常逻辑业务仿真测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1189822C (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336348C (zh) * | 2003-10-10 | 2007-09-05 | 中国电信集团公司 | 端到端投入业务测试系统和方法 |
| CN100384161C (zh) * | 2005-12-31 | 2008-04-23 | 华为技术有限公司 | 一种业务行为异常处理方法及系统 |
| CN100403046C (zh) * | 2005-03-02 | 2008-07-16 | 华为技术有限公司 | 为逻辑电平提供故障插入的方法和装置 |
| CN1744599B (zh) * | 2005-09-27 | 2010-04-28 | 浪潮电子信息产业股份有限公司 | 一种基于JAAS和AspectJ的机群管理系统认证和授权的方法 |
| CN102413015A (zh) * | 2011-11-28 | 2012-04-11 | 瑞斯康达科技发展股份有限公司 | 一种电路仿真业务测试方法及系统 |
| CN105074670A (zh) * | 2013-03-26 | 2015-11-18 | 日本电气株式会社 | 日志输出控制设备、方法及程序 |
| CN108932355A (zh) * | 2017-05-23 | 2018-12-04 | 大唐移动通信设备有限公司 | 一种逻辑验证方法及装置 |
-
2001
- 2001-11-07 CN CNB011346159A patent/CN1189822C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336348C (zh) * | 2003-10-10 | 2007-09-05 | 中国电信集团公司 | 端到端投入业务测试系统和方法 |
| CN100403046C (zh) * | 2005-03-02 | 2008-07-16 | 华为技术有限公司 | 为逻辑电平提供故障插入的方法和装置 |
| CN1744599B (zh) * | 2005-09-27 | 2010-04-28 | 浪潮电子信息产业股份有限公司 | 一种基于JAAS和AspectJ的机群管理系统认证和授权的方法 |
| CN100384161C (zh) * | 2005-12-31 | 2008-04-23 | 华为技术有限公司 | 一种业务行为异常处理方法及系统 |
| CN102413015A (zh) * | 2011-11-28 | 2012-04-11 | 瑞斯康达科技发展股份有限公司 | 一种电路仿真业务测试方法及系统 |
| CN102413015B (zh) * | 2011-11-28 | 2014-05-07 | 瑞斯康达科技发展股份有限公司 | 一种电路仿真业务测试方法及系统 |
| CN105074670A (zh) * | 2013-03-26 | 2015-11-18 | 日本电气株式会社 | 日志输出控制设备、方法及程序 |
| CN105074670B (zh) * | 2013-03-26 | 2017-11-17 | 日本电气株式会社 | 日志输出控制设备、方法和计算机可读记录介质 |
| CN108932355A (zh) * | 2017-05-23 | 2018-12-04 | 大唐移动通信设备有限公司 | 一种逻辑验证方法及装置 |
| CN108932355B (zh) * | 2017-05-23 | 2020-11-20 | 大唐移动通信设备有限公司 | 一种逻辑验证方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1189822C (zh) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101036125A (zh) | 具有开发接口适用性的数据处理系统内的掩码 | |
| CN1243251C (zh) | 在基于事件的测试系统上用于存储器测试的模块化结构 | |
| Agnihotri et al. | Recursive bisection placement: Feng Shui 5.0 implementation details | |
| CN1608256A (zh) | 使用多个消息组的计算机系统中的代理之间的通信消息请求事务类型 | |
| CN1959686A (zh) | 模拟异步接口的行为的方法和系统 | |
| CN1608255A (zh) | 使用包括扩展类型/扩展长度字段的分组头部的计算机系统中的代理之间的通信事务类型 | |
| CN1960261A (zh) | 一种获取单板的物理槽位号和槽位类型的方法及系统 | |
| CN1851682A (zh) | 一种串行外设接口的实现方法 | |
| CN113128148B (zh) | 基于延时链的触发信号同步系统、方法及半导体测试设备 | |
| CN1313957C (zh) | 使用综合用于有效数据加载和下载的基于分组的协议的逻辑的硬件辅助的设计验证系统 | |
| CN1189822C (zh) | 一种异常逻辑业务仿真测试装置 | |
| Tessier et al. | The virtual wires emulation system: A gate-efficient ASIC prototyping environment | |
| CN1324499C (zh) | 处理不期望的完成分组和具有非成功完成状态的完成分组的方法 | |
| CN1949184A (zh) | 一种芯片验证的方法及系统 | |
| CN111176926B (zh) | 一种基于双口sram的ip核仿真系统及仿真方法 | |
| CN1885272A (zh) | Ps/2接口的检测装置与方法 | |
| CN117331881A (zh) | 一种适用于宇航chiplet互联协议的数据传输系统 | |
| CN109933553B (zh) | 一种控制系统及其设计方法、一组控制系统、电子装置 | |
| CN1477919A (zh) | 一种用于印刷电路板设计的方法及装置 | |
| CN1184826C (zh) | 一种用于宽带交换设备功能测试的系统 | |
| CN1862266A (zh) | 产品容错性测试方法及其故障插入装置 | |
| CN1190925C (zh) | 通用串行总线复合装置及其实现方法 | |
| CN117131824A (zh) | 自动生成芯片设计rtl代码的方法、电子设备和介质 | |
| CN111272212B (zh) | 一种i2c设备数据采集方法及其系统 | |
| CN1385710A (zh) | 用于混合信号测试的事件测试器结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050216 Termination date: 20161107 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |