CN101303708A - 一种芯片引脚复用的代码编码的方法及装置 - Google Patents
一种芯片引脚复用的代码编码的方法及装置 Download PDFInfo
- Publication number
- CN101303708A CN101303708A CNA2008101148316A CN200810114831A CN101303708A CN 101303708 A CN101303708 A CN 101303708A CN A2008101148316 A CNA2008101148316 A CN A2008101148316A CN 200810114831 A CN200810114831 A CN 200810114831A CN 101303708 A CN101303708 A CN 101303708A
- Authority
- CN
- China
- Prior art keywords
- logic module
- pin
- module
- chip
- chip pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000012360 testing method Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种芯片引脚复用的代码编码的方法,用以提供一种高效编写芯片引脚复用代码的方法。本发明所述方法包括:根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格,进程单元根据所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,从所述表格中获取所述位宽对应行/列中芯片引脚端口的数据,进程单元根据所述芯片引脚端口的数据生成引脚的代码。本发明还公开了一种芯片引脚复用的代码编码的装置。
Description
技术领域
本发明涉及硬件编程的技术领域,尤指一种芯片引脚复用的代码编码的方法及装置。
背景技术
随着硬件技术的发展,当前芯片的功能越来越复杂,需要与外部电路连接的信号越来越大,而出于制造成本的考虑,芯片引脚的数目往往有限,因此,芯片内部多个功能信号共用一个引脚到芯片外与片外电路连接就成为一种常用的做法。参见图1为芯片引脚的连接关系,OEN信号是用来控制引脚方向的,通常是低电平有效。如果OEN=0,那么PAD的值就等于I,此时C的值也等于I;如果OEN=1,那么PAD就由芯片外所连接的信号来驱动,和C都等于这个芯片外信号的值。参见图2为芯片引脚复用的连接关系,功能逻辑模块1和功能逻辑模块2复用一个引脚,控制逻辑模块会产生一个控制信号FS,来决定当前引脚是为模块1还是模块2服务。如果FS=0,那么OEN=f1_oen,I=f1_i,f1_c=C,如果FS=1,那么OEN=f2_oen,I=f2_i,f2_c=C。对每一个引脚都需要编写这样的代码。对于一般芯片而言,芯片引脚至少有几十根,多的甚至成百上千,每一引脚又有多达几个甚至十几个功能信号复用,因此这种编写做法不仅很费时间和精力,而且很容易由于疲劳或干扰而产生代码编写错误,这种错误也不容易检查。
发明内容
本发明实施例提供了一种芯片引脚复用的代码编码的方法及装置,用以简化引脚复用的代码的编码过程。
本发明实施例提供了一种芯片引脚复用的代码编码的方法,包括:
根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格;
进程单元根据所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,从所述表格中获取所述位宽对应行/列中芯片引脚端口的数据;
进程单元根据所述芯片引脚端口的数据生成引脚的代码。
本发明实施例提供了一种芯片引脚复用的代码编码的装置,包括:
创建模块,用于根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格;
获取模块,用于进程单元根据所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,从所述表格中获取所述位宽对应行/列中芯片引脚端口的数据;
生成模块,用于进程单元根据所述芯片引脚端口的数据生成引脚的代码。
本发明实施例根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格,进程单元根据所述表格中保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,从所述表格中获取所述位宽对应行/列中芯片引脚端口的数据,所述进程单元根据所述芯片引脚端口的数据生成引脚的代码,从而在编写引脚代码的过程,根据所述表格自动识别引脚端口的数据,简化了编写引脚代码的过程。
附图说明
图1是现有芯片引脚的端口连接图;
图2是现有芯片引脚复用的端口连接图;
图3是本发明实施例方法流程图;
图4是本发明实施例编写引脚代码装置的结构图。
具体实施方式
本发明实施例中,根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格,根据所述表格编写程序,产生对应的引脚复用的代码。
下面结合说明书附图对本发明实施例作进一步详细描述。
如图3所示,本发明实施例芯片引脚复用的代码的编码方法包括下列步骤:
步骤301:根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格。
本步骤具体实现过程如下:首先根据芯片引脚的控制逻辑模块发出的模式信号与功能逻辑模块第一对应关系创建表格第一部分;其次根据芯片引脚的控制逻辑模块发出的功能控制信号与功能逻辑模块第二对应关系创建表格第二部分;再次根据芯片引脚的控制逻辑模块发出的控制信号与功能逻辑模块第三对应关系创建表格第三部分;最后根据功能逻辑模块与引脚端口的第四对应关系创建表格第四部分。
这里可以创建一个表格样本,针对不同的芯片,根据其控制信号的不同可以对表格进行扩展或者删减。
步骤302:进程单元根据所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,从所述表格中获取所述位宽对应行/列中芯片引脚端口的数据。
本步骤可以是这样实现,首先进程单元判断所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,然后进程单元根据所述位宽识别所述位宽在所述表格中对应行/列中芯片引脚端口的数据。
步骤303:所述进程单元根据所述芯片引脚端口的数据生成对应引脚的代码。
本步骤可以通过脚本语言,根据所述引脚端口名字的数据产生对应的代码。
下面结合表1,对本发明实施例所述方法进行详细描述。具体执行步骤如下:
步骤1:根据芯片引脚的控制逻辑模块与功能逻辑模块对应关系创建表格,即根据芯片引脚的控制逻辑模块发出的模式信号与功能逻辑模块第一对应关系,和芯片引脚的控制逻辑模块发出的功能控制信号与功能逻辑模块第二对应关系,和芯片引脚的控制逻辑模块发出的控制信号与功能逻辑模块第三对应关系创建表格。
本实施例中控制逻辑模块发出的模式信号为Test,当Test=0时,芯片引脚处于功能模式,即作为正常的工作模式,为多个需要与芯片外互联的功能模块服务;当Test=1时,芯片引脚处于测试模式,用于辅助测试,比如用于测试静态和动态电流的引脚全部输入或者输出的测试模式,以及用于测试芯片制造情况的扫描测试模式。
在功能模式下,通过控制逻辑模块发出的功能控制信号通用串行输入输出接口控制信号gpio_a_cfg[i]来控制芯片引脚是处于直接输入输出模式还是非直接输入输出模式,gpio_a_cfg[i]=0时,芯片引脚处于非直接输入输出模式;gpio_a_cfg[i]=1时,芯片引脚处于直接输入输出模式。
当gpio_a_cfg[i]=0,芯片引脚处于非直接输入输出模式时,控制逻辑模块发出的控制信号FS[i]进一步控制芯片引脚的具体功能,本实施例中FS[i]的位宽为1,即有FS[i]=0或者FS[i]=1两种情况,当然根据芯片的实际应用,确定需要与芯片外互联的功能模块的多少,从而确定FS[i]的值,可以有FS[i]的位宽为2,即有FS[i]=0,1,2,3等等多种情况,也可以有FS[i]的位宽为3,即有FS[i]=0,1,2,3,4,5,6,7等等这些情况。所以表格1的分类很清楚,扩展性好。
本实施例中功能控制信号串行输入输出接口控制信号gpio_a_cfg[i]包含了通用串行输入输出接口的功能,程序自动产生了对应的信号名和逻辑。而在编写代码时,还需要其他几个与通用串行接口输入输出相关的信号:通用串行输入输出的方向名字,通用串行输入输出的输出信号名,通用串行输入输出的输
表1
入信号名。这里,根据功能控制信号串行输入输出接口控制信号gpio_a_cfg[i]自动产生了所述这几个信号名,简化了表格。
在测试模式下,控制逻辑模块发出的功能控制信号也有很多种,参见表1,可以有全部引脚设为输入的模式,扫描测试模式,也可以有更多的扩展,比如,全部引脚输出低电平模式,全部引脚输出高电平模式等等。
步骤2:根据功能逻辑模块与芯片引脚端口的对应关系完成表格,参照图1,引脚的端口有:端口I,端口OEN,端口C,每个引脚的端口在不同功能控制信号下数据不同。
步骤3:根据表格1所建立的关于一个引脚的所有的对应关系,设定的进程单元自动识别芯片引脚对应的引脚端口的数据。根据表格设定进程单元,则进程单元可以自动从表格中获取所述位宽对应行/列中芯片引脚端口的数据。
本实施例中,表格1种模式信号test=0或者test=1,即引脚有两个工作模式:功能模式和测试模式。
在功能模式下,有两种情况,gpio_a_cfg[i]=0和gpio_a_cfg[i]=1。当gpio_a_cfg[i]=0,芯片引脚处于非直接输入输出模式时,控制信号FS[i]进一步控制芯片引脚的具体功能,本实施例中首先进程单元判断控制信号FS[i]位宽后,然后进程单元根据其位宽n就可以知道该引脚复用最多有2n种方式,就可以自动识别后面的连续2n×4行数据为功能模式下的对应引脚端口的数据。本实施例中FS[i]的位宽为1,那么引脚复用最多有2种方式,进程单元则可以自动识别后面的连续8行数据为功能模式下的对应引脚端口的数据。这样可以极大地节省了编程的时间,简化了编程的过程,也避免了人为的错误。
当gpio_a_cfg[i]=1芯片引脚处于直接输入输出模式,本实施中芯片引脚处于直接输入输出模式时不需要控制信号,也就是控制信号的位宽为0,20=1,那么进程单元可以自动识别对应的连续4行数据为功能模式下的对应引脚端口的数据。
同理,测试模式下,根据控制信号自动识别控制信号对应的引脚端口的数据,比如,全部引脚设为输入的模式下控制信号的位宽为0,自动获得对应连续4行的引脚端口的数据。
步骤5:识别出引脚端口的数据后,进程单元设定的程序可以自动产生引脚的代码。
以表格1的引脚UART0_SDO为例,具体生成的代码如下:
端口C:
功能模式
If test=0且gpio_a_cfg[18]=0且fs_serial[0]=1,padc_aud_ws_adc=UART0_SDO_c
Else padc_aud_ws_adc=0
测试模式
If test=1且当前处于扫描测试模式,scan_in=UART0_SDO_c
Else scan_in=0
端口oen:
#注:当前处于功能模式中的GPIO模式
If test=0且gpio_a_cfg[18]=1,UART0_SDO_oen=gpio_a_oen[18]
#注:当前处于功能模式中的非GPIO模式且FS=0
Else If test=0且gpio_a_cfg[18]=0且fs_serial[0]=0,UART0_SDO_oen=0
#注:当前处于功能模式中的非GPIO模式且FS=1
Else if test=0且gpio_a_cfg[18]=0且fs_serial[0]=1,UART0_SDO_oen=aud_padc_ws_adc_oen
#注:当前处于测试模式中的全部引脚设为输入模式
Else if test=1且当前处于全部引脚设为输入的模式,UART0_SDO_oen=1
#注:当前处于其他模式
Else UART0_SDO_oen=0
端口i:
#注:当前处于功能模式中的GPIO模式
If test=0且gpio_a_cfg[18]=1,UART0_SDO_i=gpio_a_i[18]
#注:当前处于功能模式中的非GPIO模式且FS=0
Else If test=0且gpio_a_cfg[18]=0且fs_serial[0]=0,UART0_SDO_i=uart0_padc_sdo
#注:当前处于功能模式中的非GPIO模式且FS=1
Else if test=0且gpio_a_cfg[18]=0且fs_serial[0]=1,UART0_SDO_i=aud_padc_ws_adc
#注:当前处于测试模式中的全部引脚设为输入模式
Else if test=1且当前处于全部引脚设为输入的模式,UART0_SDO_i=0
#注:当前处于其他模式
Else UART0_SDO_i=0
由于所有引脚的复用结构上有很大的类似,因此其他引脚的程序编写也比较简单,可以自动批处理每一个引脚复用,从而能够高效的产生所需要的所有关于引脚复用的代码。而且,只需要检查这个表格,就能发现是否有错。
根据上述编写引脚代码的方法可以构建一种编写引脚代码的装置,如图4所示,本发明实施编写引脚代码的装置包括:创建模块10,获取模块20和生成模块30。
创建模块10,与获取模块20连接,用于根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格。
获取模块20,与创建模块10,生成模块30连接,用于进程单元根据所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,从所述表格中获取所述位宽对应行/列中芯片引脚端口的数据。
生成模块30,与获取模块20连接,用于进程单元根据所述芯片引脚端口的数据生成引脚的代码。
其中,创建模块10还可以包括:第一模块100,第二模块110,第三模块120和第四模块130。
第一模块100,用于根据芯片引脚的控制逻辑模块发出的模式信号与功能逻辑模块第一对应关系创建表格第一部分。
第二模块110,用于根据芯片引脚的控制逻辑模块发出的功能控制信号与功能逻辑模块第二对应关系创建表格第二部分。
第三模块120,用于根据芯片引脚的控制逻辑模块发出的控制信号与功能逻辑模块第三对应关系创建表格第三部分。
第四模块130,用于根据功能逻辑模块与引脚端口的第四对应关系创建表格第四部分。
获取模块20进一步包括:判断模块200和识别模块210。
判断模块200,用于所述进程单元判断所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽。
识别模块210,用于所述进程单元从所述表格中识别所述位宽对应行/列中芯片引脚端口的数据。
综上所述,本发明实施例根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格,进程单元根据所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,从所述表格中获取所述位宽对应行/列中芯片引脚端口的数据,所述进程单元根据所述芯片引脚端口的数据生成引脚的代码,从而在编写引脚代码的过程,根据所述表格自动识别控制信号对应的引脚端口的数据,简化了编码过程。由于所有引脚的复用结构上有很大的类似,因此可以自动批处理每一个引脚复用,从而能够高效的产生所需要的所有关于引脚复用的代码。而且,只需要检查这个表格,就能发现是否有错。
虽然通过实施例描绘了本发明,但本领域普通技术人员知道,在不脱离本发明的精神和实质的情况下,就可使本发明有许多变形和变化,本发明的范围由所附的权利要求来限定。
Claims (6)
1、一种芯片引脚复用的代码编码的方法,其特征在于,该方法包括:
根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格;
进程单元根据所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,从所述表格中获取所述位宽对应行/列中芯片引脚端口的数据;
进程单元根据所述芯片引脚端口的数据生成引脚的代码。
2、如权利要求1所述的方法,其特征在于,所述根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格包括:
根据芯片引脚的控制逻辑模块发出的模式信号与功能逻辑模块第一对应关系创建表格第一部分;
根据芯片引脚的控制逻辑模块发出的功能控制信号与功能逻辑模块第二对应关系创建表格第二部分;
根据芯片引脚的控制逻辑模块发出的控制信号与功能逻辑模块第三对应关系创建表格第三部分;
根据功能逻辑模块与芯片引脚端口的第四对应关系创建表格第四部分。
3、如权利要求2所述的方法,其特征在于,所述进程单元根据所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,从所述表格中获取所述位宽对应行/列中芯片引脚端口的数据包括:
所述进程单元判断所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽;
所述进程单元从所述表格中识别所述位宽对应行/列中芯片引脚端口的数据。
4、一种实时芯片引脚复用的代码编码的装置,其特征在于,该装置包括:
创建模块,用于根据芯片引脚的控制逻辑模块与功能逻辑模块以及芯片引脚端口三者的对应关系创建表格;
获取模块,用于进程单元根据所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽,从所述表格中获取所述位宽对应行/列中芯片引脚端口的数据;
生成模块,用于进程单元根据所述芯片引脚端口的数据生成引脚的代码。
5、如权利要求4所述的装置,其特征在于,所述创建模块包括:
第一模块,用于根据芯片引脚的控制逻辑模块发出的模式信号与功能逻辑模块第一对应关系创建表格第一部分;
第二模块,用于根据芯片引脚的控制逻辑模块发出的功能控制信号与功能逻辑模块第二对应关系创建表格第二部分;
第三模块,用于根据芯片引脚的控制逻辑模块发出的控制信号与功能逻辑模块第三对应关系创建表格第三部分;
第四模块,用于根据功能逻辑模块与芯片引脚端口的第四对应关系创建表格第四部分。
6、如权力要求5所述的装置,其特征在于,所述获取模块包括:
判断模块,用于所述进程单元判断所述表格保存的芯片引脚的控制逻辑模块发出的控制信号的数据的位宽;
识别模块,用于所述进程单元从所述表格中识别所述位宽对应行/列中芯片引脚端口的数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810114831A CN101303708B (zh) | 2008-06-12 | 2008-06-12 | 一种芯片引脚复用的代码编码的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810114831A CN101303708B (zh) | 2008-06-12 | 2008-06-12 | 一种芯片引脚复用的代码编码的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101303708A true CN101303708A (zh) | 2008-11-12 |
CN101303708B CN101303708B (zh) | 2012-10-10 |
Family
ID=40113611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810114831A Expired - Fee Related CN101303708B (zh) | 2008-06-12 | 2008-06-12 | 一种芯片引脚复用的代码编码的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101303708B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101841640A (zh) * | 2010-04-19 | 2010-09-22 | 深圳市九洲电器有限公司 | 一种数据流处理可编程逻辑芯片及机顶盒 |
CN102169160A (zh) * | 2010-02-08 | 2011-08-31 | 无锡中星微电子有限公司 | 一种集成电路的管脚复用的验证装置和验证方法 |
CN101727970B (zh) * | 2009-11-03 | 2012-11-21 | 深圳市共进电子股份有限公司 | 一种减小sdram产生辐射的方法 |
CN102970026A (zh) * | 2012-11-22 | 2013-03-13 | 江苏格立特电子有限公司 | 一种模式选择电路 |
CN103401574A (zh) * | 2013-08-08 | 2013-11-20 | 北京昆腾微电子有限公司 | Fm接收芯片的解调模式转换装置和方法 |
WO2015196578A1 (zh) * | 2014-06-25 | 2015-12-30 | 深圳市中兴微电子技术有限公司 | 一种实现管脚复用的方法及装置 |
CN108132924A (zh) * | 2017-12-11 | 2018-06-08 | 珠海泰芯半导体有限公司 | 一种基于excel的芯片端口映射管理方法 |
CN111414192A (zh) * | 2020-03-31 | 2020-07-14 | 惠州华阳通用电子有限公司 | 一种控制器引脚代码自动生成方法 |
CN116737632A (zh) * | 2023-06-13 | 2023-09-12 | 珠海市凌珑宇芯科技有限公司 | 芯片引脚功能复用电路生成方法、计算机装置及存储介质 |
-
2008
- 2008-06-12 CN CN200810114831A patent/CN101303708B/zh not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101727970B (zh) * | 2009-11-03 | 2012-11-21 | 深圳市共进电子股份有限公司 | 一种减小sdram产生辐射的方法 |
CN102169160A (zh) * | 2010-02-08 | 2011-08-31 | 无锡中星微电子有限公司 | 一种集成电路的管脚复用的验证装置和验证方法 |
CN102169160B (zh) * | 2010-02-08 | 2015-09-16 | 无锡中星微电子有限公司 | 一种集成电路的管脚复用的验证装置和验证方法 |
CN101841640A (zh) * | 2010-04-19 | 2010-09-22 | 深圳市九洲电器有限公司 | 一种数据流处理可编程逻辑芯片及机顶盒 |
CN101841640B (zh) * | 2010-04-19 | 2012-01-11 | 深圳市九洲电器有限公司 | 一种数据流处理可编程逻辑芯片及机顶盒 |
CN102970026A (zh) * | 2012-11-22 | 2013-03-13 | 江苏格立特电子有限公司 | 一种模式选择电路 |
CN103401574A (zh) * | 2013-08-08 | 2013-11-20 | 北京昆腾微电子有限公司 | Fm接收芯片的解调模式转换装置和方法 |
WO2015196578A1 (zh) * | 2014-06-25 | 2015-12-30 | 深圳市中兴微电子技术有限公司 | 一种实现管脚复用的方法及装置 |
CN108132924A (zh) * | 2017-12-11 | 2018-06-08 | 珠海泰芯半导体有限公司 | 一种基于excel的芯片端口映射管理方法 |
CN111414192A (zh) * | 2020-03-31 | 2020-07-14 | 惠州华阳通用电子有限公司 | 一种控制器引脚代码自动生成方法 |
CN111414192B (zh) * | 2020-03-31 | 2023-09-12 | 惠州华阳通用电子有限公司 | 一种控制器引脚代码自动生成方法 |
CN116737632A (zh) * | 2023-06-13 | 2023-09-12 | 珠海市凌珑宇芯科技有限公司 | 芯片引脚功能复用电路生成方法、计算机装置及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN101303708B (zh) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101303708B (zh) | 一种芯片引脚复用的代码编码的方法及装置 | |
CN109596974B (zh) | 一种多层堆叠的3d-sip芯片测试方法 | |
CN103616937B (zh) | 一种主板、pcie网卡和服务器系统 | |
US7484188B2 (en) | On-chip test circuit and method for testing of system-on-chip (SOC) integrated circuits | |
CN111339731B (zh) | 一种面向SoC的FPGA验证平台和验证方法 | |
CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
CN112463243A (zh) | 基于边界扫描的在线级联加载固件系统及其方法 | |
CN114461579B (zh) | Pattern文件并行读取和动态调度的处理方法、系统及ATE设备 | |
CN102799479A (zh) | 具有多功能bios的主板及其测试方法 | |
CN105893685A (zh) | 一种超大规模集成电路vlsi形式化验证平台及方法 | |
CN101017496A (zh) | 基于最佳匹配测试结果类型自动格式化数据的方法和装置 | |
CN114816868A (zh) | 实现串行接口芯片测试的方法 | |
CN101398451A (zh) | 一种用于测试背板的快速检测方法 | |
US7610535B2 (en) | Boundary scan connector test method capable of fully utilizing test I/O modules | |
CN113160875B (zh) | 芯片测试系统和测试方法 | |
CN100375196C (zh) | 并列测试及烧录系统中读取半导体晶元数据的方法 | |
CN112462245A (zh) | 边界扫描互联线路的生成方法与装置 | |
CN109165030A (zh) | 一种单片机的在线编程测试方法 | |
US20050283693A1 (en) | Multi-chip digital system signal identification method and apparatus | |
CN111781490A (zh) | 芯片测试系统、方法、设备及介质 | |
CN101276285B (zh) | 一种电信系统级的烧结方法及系统 | |
US7478005B2 (en) | Technique for testing interconnections between electronic components | |
CN110704089A (zh) | 多cpld在线升级方法和装置 | |
CN220730355U (zh) | 芯片测试板、测试系统 | |
CN111552599B (zh) | 一种分布式进程处理系统、半导体老化测试方法及系统、分布式系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121010 Termination date: 20130612 |