CN101841640B - 一种数据流处理可编程逻辑芯片及机顶盒 - Google Patents
一种数据流处理可编程逻辑芯片及机顶盒 Download PDFInfo
- Publication number
- CN101841640B CN101841640B CN 201010154602 CN201010154602A CN101841640B CN 101841640 B CN101841640 B CN 101841640B CN 201010154602 CN201010154602 CN 201010154602 CN 201010154602 A CN201010154602 A CN 201010154602A CN 101841640 B CN101841640 B CN 101841640B
- Authority
- CN
- China
- Prior art keywords
- module
- data stream
- stream processing
- bit wide
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
本发明适用于数据流处理装置领域，提供了一种数据流处理可编程逻辑芯片及机顶盒。在本发明中，针对数据流的物理属性，芯片的输入模块和输出模块分别将输入引脚位宽和输出引脚位宽调整为与数据流物理属性中位宽信息相对应的输入引脚位宽和输出引脚位宽，并且针对数据流的物理属性和数据流处理控制信息，数据流处理模块将其输入引脚位宽调整为与位宽信息相对应的输入引脚位宽，并且数据流处理模块根据数据流处理控制信息对数据流进行处理，这样，数据流处理可编程逻辑芯片通用性很强，可以针对用户对数据流的处理需求，对不同物理属性的数据流进行处理。
Description
技术领域
本发明属于数据流处理装置领域，尤其涉及一种数据流处理可编程逻辑芯片及机顶盒。
背景技术
机顶盒作为实现电视信号数字化的重要设备已经广泛地应用在人们的日常生活当中。
数据流因为物理属性不同而不同，物理属性主要包括位宽等信息，机顶盒里面的数据流处理芯片会对不同物理属性的数据流进行切换、复用、加扰以及拷贝等处理。因为数据流的物理属性不同以及用户对数据流的处理需求不同，用户都需要设计不同的数据流处理芯片以配合数据流的物理属性以及用户对数据流的处理需求。
因此，现有的数据流处理芯片存在通用性不强的问题，并且因为针对数据流的物理属性不同以及用户对数据流的处理需求不同，用户需要更换不同的数据流处理芯片，由此还带来了产品消耗大以及开发周期长的问题。
发明内容
本发明实施例的目的在于提供一种数据流处理可编程逻辑芯片，旨在解决现有的数据流处理芯片存在通用性不强的问题。
本发明实施例是这样实现的，一种数据流处理可编程逻辑芯片，所述数据流处理可编程逻辑芯片包括：
输入模块，用于接收数据流；
数据流处理模块，用于对所述数据流进行处理；
输出模块，用于输出经过处理的数据流；
编程程序接口、数据流处理控制信息接口以及寄存器模块；
编程程序接口，用于接收对所述数据流处理可编程逻辑芯片进行编程的程序，并将所述数据流的物理属性包含的位宽信息寄存进所述寄存器模块；
数据流处理控制信息接口，用于接收控制所述数据流处理模块工作的数据流处理控制信息，并将所述数据流处理控制信息寄存进所述寄存器模块；
所述输入模块根据所述寄存器模块寄存的位宽信息，将输入引脚位宽调整为与所述位宽信息相对应的输入引脚位宽，所述输出模块根据所述寄存器模块寄存的位宽信息，将输出引脚位宽调整为与所述位宽信息相对应的输出引脚位宽，所述数据流处理模块从寄存器模块中读取位宽信息和数据流处理控制信息，将输入引脚位宽调整为与所述位宽信息相对应的输入引脚位宽，并根据数据流处理控制信息对数据流进行处理；
所述数据流处理模块包括：
信号切换模块、信号复用模块、信号加扰模块以及信号拷贝模块；
所述信号切换模块的输入端接所述输入模块的输出端，所述信号切换模块的输出端一路接所述信号复用模块的输入端，所述信号切换模块的输出端另一路接所述信号加扰模块的输入端，所述信号复用模块的输出端接所述信号加扰模块的输入端，所述信号加扰模块的输出端接所述信号拷贝模块的输入端，所述信号拷贝模块的输出端接所述输出模块，所述信号切换模块、信号复用模块、信号加扰模块以及信号拷贝模块的控制端分别接所述寄存器模块。
本发明实施例的另一目的在于提供一种包括上述的数据流处理可编程逻辑芯片的机顶盒。
在本发明实施例中，针对数据流的物理属性，输入模块和输出模块分别将输入引脚位宽和输出引脚位宽调整为与数据流物理属性中位宽信息相对应的输入引脚位宽和输出引脚位宽，并且针对数据流的物理属性和数据流处理控制信息，数据流处理模块将其输入引脚位宽调整为与位宽信息相对应的输入引脚位宽，并且数据流处理模块根据数据流处理控制信息对数据流进行处理，这样，数据流处理可编程逻辑芯片通用性很强，可以针对用户对数据流的处理需求，对不同物理属性的数据流进行处理。
附图说明
图1是本发明实施例提供的机顶盒的结构图；
图2是本发明实施例提供的寄存器模块的结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1示出了本发明实施例提供的机顶盒的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
机顶盒包括：
FLASH单元100，用于存储对数据流处理可编程逻辑芯片300进行编程的程序；
数据流处理控制单元200，用于生成数据流处理控制信息；
机顶盒还包括：
数据流处理可编程逻辑芯片300，数据流处理可编程逻辑芯片300包括：
输入模块301，用于接收数据流；
数据流处理模块302，用于对数据流进行处理；
输出模块303，用于输出经过处理的数据流；
与FLASH单元100连接的编程程序接口304、与数据流处理控制单元200连接的数据流处理控制信息接口305以及寄存器模块306；
编程程序接口304，用于接收对数据流处理可编程逻辑芯片300进行编程的程序，并将数据流的物理属性包含的位宽信息寄存进寄存器306模块；
数据流处理控制信息接口305，用于接收控制数据流处理模块302工作的数据流处理控制信息，并将数据流处理控制信息寄存进寄存器模块306，作为本发明一实施例，数据流处理控制信息接口305为I2C接口，或者数据流处理控制信息接口305为SPI接口。
输入模块301根据寄存器模块306寄存的位宽信息，将输入引脚位宽调整为与位宽信息相对应的输入引脚位宽，输出模块303根据寄存器模块306寄存的位宽信息，将输出引脚位宽调整为与位宽信息相对应的输出引脚位宽，数据流处理模块302从寄存器模块306中读取位宽信息和数据流处理控制信息，将输入引脚位宽调整为与位宽信息相对应的输入引脚位宽，并根据数据流处理控制信息对数据流进行处理。
作为本发明一实施例，数据流处理模块302包括：
信号切换模块3021、信号复用模块3022、信号加扰模块3023以及信号拷贝模块3024；
信号切换模块3021的输入端接输入模块301的输出端，信号切换模块3021的输出端一路接信号复用模块3022的输入端，信号切换模块3021的输出端另一路接信号加扰模块3023的输入端，信号复用模块3022的输出端接信号加扰模块3023的输入端，信号加扰模块3023的输出端接信号拷贝模块3024的输入端，信号拷贝模块3024的输出端接输出模块303，信号切换模块3021、信号复用模块3022、信号加扰模块3023以及信号拷贝模块3024的控制端分别接寄存器模块306。
图2示出了本发明实施例提供的寄存器模块的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
寄存器模块306包括寄存器寻号模块，寄存器模块306还包括输入模块寄存器域、输出模块寄存器域、信号切换模块寄存器域、信号复用模块寄存器域、信号加扰模块寄存器域以及信号拷贝模块寄存器域，这些寄存器域分别对应输入模块301、输出模块303、信号切换模块3021、信号复用模块3022、信号加扰模块3023以及信号拷贝模块3024，输编程程序接口304将数据流的物理属性包含的位宽信息寄存进输入模块寄存器域和输出模块寄存器域中，输入模块301和输出模块303根据对应的寄存器域中的寄存值，分别将输入引脚位宽和输出引脚位宽调整为与位宽信息相对应的输入引脚位宽和输出引脚位宽。
而信号切换模块寄存器域、信号复用模块寄存器域、信号加扰模块寄存器域以及信号拷贝模块寄存器域则同时包含位宽信息和数据流处理控制信息，信号切换模块3021、信号复用模块3022、信号加扰模块3023以及信号拷贝模块3024等数据流处理模块302分别去其对应的寄存器域里读取位宽信息和数据流处理控制信息，将其输入引脚位宽调整为与位宽信息相对应的输入引脚位宽，并且各个数据流处理模块302根据数据流处理控制信息对数据流进行处理。
作为本发明一实施例，数据流处理可编程逻辑芯片300还包括：
I/O总线位宽配置模块307，用于根据外部引脚配置，检查寄存器模块306寄存的位宽信息是否正确。
作为本发明一实施例，数据流处理可编程逻辑芯片300还包括：
分别与输入模块301、输出模块303、信号切换模块3021、信号复用模块3022、信号加扰模块3023以及信号拷贝模块3024连接的复位模块308，用于为各个模块提供复位。
该机顶盒的工作原理为：
机顶盒根据外部引脚配置了解数据流处理可编程逻辑芯片300要处理的数据流的物理属性，例如，了解数据流的位宽信息，机顶盒根据数据流的位宽信息从FLASH单元100中调用与数据流的位宽信息相对应的程序，机顶盒将该程序从编程程序接口304输入进数据流处理可编程逻辑芯片300，数据流处理可编程逻辑芯片300根据该程序进行编程形成数据流处理电路，编程程序接口304将数据流的物理属性包含的位宽信息寄存进寄存器模块306，同时，数据流处理控制信息接口305接收控制数据流处理模块302工作的数据流处理控制信息，并将数据流处理控制信息寄存进寄存器模块306，寄存器模块306包括输入模块寄存器域、输出模块寄存器域、信号切换模块寄存器域、信号复用模块寄存器域、信号加扰模块寄存器域以及信号拷贝模块寄存器域，其中，输入模块寄存器域和输出模块寄存器域包括位宽信息，输入模块301和输出模块303分别将输入引脚位宽和输出引脚位宽调整为与位宽信息相对应的输入引脚位宽和输出引脚位宽，而信号切换模块寄存器域、信号复用模块寄存器域、信号加扰模块寄存器域以及信号拷贝模块寄存器域则同时包含位宽信息和数据流处理控制信息，各个数据流处理模块根据其对应的寄存器包含的位宽信息和数据流处理控制信息，将其输入引脚位宽调整为与位宽信息相对应的输入引脚位宽，并且各个数据流处理模块根据数据流处理控制信息对数据流进行处理，例如，数据流处理控制信息包含内容为：对数据流进行切换、加扰处理，那么，从输入模块301输入的数据流经过信号切换模块3021和信号加扰模块3023处理后，再从输出模块303输出，而信号复用模块3022和信号拷贝模块3024在该数据流处理控制信息下不工作。
在本发明实施例中，针对数据流的物理属性，输入模块和输出模块分别将输入引脚位宽和输出引脚位宽调整为与数据流物理属性中位宽信息相对应的输入引脚位宽和输出引脚位宽，并且针对数据流的物理属性和数据流处理控制信息，数据流处理模块将其输入引脚位宽调整为与位宽信息相对应的输入引脚位宽，并且数据流处理模块根据数据流处理控制信息对数据流进行处理，这样，数据流处理可编程逻辑芯片通用性很强，可以针对用户对数据流的处理需求，对不同物理属性的数据流进行处理。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种数据流处理可编程逻辑芯片，其特征在于，所述数据流处理可编程逻辑芯片包括：
输入模块，用于接收数据流；
数据流处理模块，用于对所述数据流进行处理；
输出模块，用于输出经过处理的数据流；
编程程序接口、数据流处理控制信息接口以及寄存器模块；
编程程序接口，用于接收对所述数据流处理可编程逻辑芯片进行编程的程序，并将所述数据流的物理属性包含的位宽信息寄存进所述寄存器模块；
数据流处理控制信息接口，用于接收控制所述数据流处理模块工作的数据流处理控制信息，并将所述数据流处理控制信息寄存进所述寄存器模块；
所述输入模块根据所述寄存器模块寄存的位宽信息，将输入引脚位宽调整为与所述位宽信息相对应的输入引脚位宽，所述输出模块根据所述寄存器模块寄存的位宽信息，将输出引脚位宽调整为与所述位宽信息相对应的输出引脚位宽，所述数据流处理模块从寄存器模块中读取位宽信息和数据流处理控制信息，将输入引脚位宽调整为与所述位宽信息相对应的输入引脚位宽，并根据数据流处理控制信息对数据流进行处理；
所述数据流处理模块包括：
信号切换模块、信号复用模块、信号加扰模块以及信号拷贝模块；
所述信号切换模块的输入端接所述输入模块的输出端，所述信号切换模块的输出端一路接所述信号复用模块的输入端，所述信号切换模块的输出端另一路接所述信号加扰模块的输入端，所述信号复用模块的输出端接所述信号加扰模块的输入端，所述信号加扰模块的输出端接所述信号拷贝模块的输入端，所述信号拷贝模块的输出端接所述输出模块，所述信号切换模块、信号复用模块、信号加扰模块以及信号拷贝模块的控制端分别接所述寄存器模块。
2.如权利要求1所述的数据流处理可编程逻辑芯片，其特征在于，所述数据流处理可编程逻辑芯片还包括：
I/O总线位宽配置模块，用于根据外部引脚配置，检查所述寄存器模块寄存的位宽信息是否正确。
3.如权利要求2所述的数据流处理可编程逻辑芯片，其特征在于，所述数据流处理可编程逻辑芯片还包括：
分别与所述输入模块、输出模块、信号切换模块、信号复用模块、信号加扰模块以及信号拷贝模块连接的复位模块，用于为各个模块提供复位。
4.如权利要求1所述的数据流处理可编程逻辑芯片，其特征在于，所述数据流处理控制信息接口为I2C接口。
5.如权利要求1所述的数据流处理可编程逻辑芯片，其特征在于，所述数据流处理控制信息接口为SPI接口。
6.一种机顶盒，其特征在于，所述机顶盒包括如权利要求1-5任一项所述的数据流处理可编程逻辑芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010154602 CN101841640B (zh) | 2010-04-19 | 2010-04-19 | 一种数据流处理可编程逻辑芯片及机顶盒 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010154602 CN101841640B (zh) | 2010-04-19 | 2010-04-19 | 一种数据流处理可编程逻辑芯片及机顶盒 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101841640A CN101841640A (zh) | 2010-09-22 |
| CN101841640B true CN101841640B (zh) | 2012-01-11 |
Family
ID=42744734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010154602 Expired - Fee Related CN101841640B (zh) | 2010-04-19 | 2010-04-19 | 一种数据流处理可编程逻辑芯片及机顶盒 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101841640B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108519947A (zh) * | 2018-04-02 | 2018-09-11 | 郑州云海信息技术有限公司 | 一种Linux下读写寄存器的方法及工具 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070050835A1 (en) * | 2000-03-06 | 2007-03-01 | Juniper Networks, Inc. | Enhanced fiber nodes with cmts capability |
| CN1980107A (zh) * | 2006-12-11 | 2007-06-13 | 烽火通信科技股份有限公司 | 一种stm－256成帧器实现方法 |
| CN101296057A (zh) * | 2008-06-26 | 2008-10-29 | 清华大学 | 基于软件无线电的波形信号处理器 |
| CN101303708A (zh) * | 2008-06-12 | 2008-11-12 | 北京中星微电子有限公司 | 一种芯片引脚复用的代码编码的方法及装置 |
| CN101588461A (zh) * | 2008-05-20 | 2009-11-25 | 深圳市中兴集成电路设计有限责任公司 | 集成了cmmb接收模块的商用显示终端 |
-
2010
- 2010-04-19 CN CN 201010154602 patent/CN101841640B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070050835A1 (en) * | 2000-03-06 | 2007-03-01 | Juniper Networks, Inc. | Enhanced fiber nodes with cmts capability |
| CN1980107A (zh) * | 2006-12-11 | 2007-06-13 | 烽火通信科技股份有限公司 | 一种stm－256成帧器实现方法 |
| CN101588461A (zh) * | 2008-05-20 | 2009-11-25 | 深圳市中兴集成电路设计有限责任公司 | 集成了cmmb接收模块的商用显示终端 |
| CN101303708A (zh) * | 2008-06-12 | 2008-11-12 | 北京中星微电子有限公司 | 一种芯片引脚复用的代码编码的方法及装置 |
| CN101296057A (zh) * | 2008-06-26 | 2008-10-29 | 清华大学 | 基于软件无线电的波形信号处理器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101841640A (zh) | 2010-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105208275B (zh) | 一种支持流数据片内实时处理的系统 | |
| CN102625480A (zh) | 一种基于中高速传感器网络的开发平台 | |
| CN105512084A (zh) | 一种Zynq平台数据交互装置 | |
| CN102421022B (zh) | 一种多路数字电视解扰接口芯片及数字电视信号监测设备 | |
| CN101841640B (zh) | 一种数据流处理可编程逻辑芯片及机顶盒 | |
| CN103179367A (zh) | 显示器和视频数据处理方法 | |
| CN101783165A (zh) | 一种半导体存储器、半导体存储器系统及其对应编程方法 | |
| CN201662798U (zh) | 一种端口映射设备转换装置及控制系统 | |
| CN203311342U (zh) | 一种多鼠标监控系统 | |
| CN103729326A (zh) | 基于移位寄存器的gpio扩展方法 | |
| CN204178365U (zh) | Lbe总线与isa总线间的转换结构 | |
| CN107885690A (zh) | Spi交换系统及其控制方法 | |
| CN201974820U (zh) | 一种用于射频识别的基带处理装置及其读写器 | |
| CN104156907A (zh) | 一种基于fpga的红外预处理存储系统及存储方法 | |
| CN204096627U (zh) | 一种自动分料机构 | |
| CN203102274U (zh) | 一种高速数据传输连接器 | |
| CN202145308U (zh) | 抗恶劣环境计算机的多主模块管理接口模块 | |
| CN202584096U (zh) | 一种使用有限状态机控制fifo之间读写的装置 | |
| CN206441176U (zh) | 一种加密板卡 | |
| CN105159859A (zh) | 基于接口扩展的数据处理系统及方法 | |
| CN201114356Y (zh) | 一种数字机顶盒的按键和数码管控制装置 | |
| CN207039793U (zh) | 一种机器视觉系统 | |
| CN208028910U (zh) | 一种基于fpga芯片的加密装置 | |
| CN205945981U (zh) | 信号发生装置 | |
| CN203178791U (zh) | 基于通用控制总线的16路数字量输入、输出控制装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120111 Termination date: 20160419 |