基于软件无线电的波形信号处理器
技术领域
本发明涉及一种利用软件无线电技术构建用于无线通信的波形信号处理器.
背景技术
目前我军军事通信系统存在的主要问题是:电台品种繁多,技术体制各异,功能单一,应用场合受限;组网能力差,三军协同、互联互通困难;数据速率太低,不适合战术数据链建设;抗干扰能力差,在当前日益激烈的电子对抗环境中生存能力弱;装备普遍存在着体积大,功耗高的缺点,而且安全性能不高。类似的问题也存在于我国的民用通信系统,例如不同通信体制的互连互通,功耗和安全性等等。
利用软件定义无线电(SDR)技术是突破上述问题的一个非常好的途径。通过采用软件无线电技术构建专用信号处理器,并以此为核心构建通用无线通信终端,可以兼容目前多种通信体制,使其更加适应现代数字化通信的要求,同时也能为这类无线通信终端未来的更新换代留下充分的余地。
国内外在采用软件无线电技术构建具有一定通用性的无线通信设备方面,已经进行了一些相关的研究并取得了成果。美军研制了联合战术无线电系统(JTRS),目的是用一个通用可编程无线电台满足各军兵种战术通信需求,同时逐步取代其30个系列125种不同型号的电台。该电台工作在2MHz-2GHz的频率范围内,能在多个信道上同时收发话音、数据和视频信号,包括便携式、背负式、车载式、机载/舰载式和固定式等多种方式。一些国内外公司,正致力于将软件无线电技术引进民用移动通信终端的设计中。如,目前市场上已有GSM/WCDMA、GSM/CDMA2000、cdma20001x/1xEV-D0双模终端,TD-SCDMA/GSM/GPRS多模终端芯片、TD-SCDMA/WCDMA/GSM多模终端,也已经开发出了一些多模式、多频段的基带处理和射频模块,如GSM/WCDMA双频/双模、GSM/WCDMA/CDMA2000/IS-95三频/四模、GSM/WCDMA/TD-SCDMA三频/三模等。
目前,美国对于具有一定通用性的军用无线通信设备的研究,已经取得了较大的进展,但涉及军事机密问题,其研究成果不能直接被我国军事和民用通信采用;而国内外公司的研究成果大多基于现有的商用DSP和FPGA等芯片为核心构建,暂时还没有用于无线通信的基于软件无线电的波形信号处理器.如果采用市面上现有的商用DSP和FPGA等芯片为核心构建自己的通用电台,则不但解决不了数据速率低,抗干扰能力弱,体积大,功耗高等性能上的问题,而且安全性差,特别是对提升我军在现代战争激烈电子对抗环境中的生存能力极为不利。
发明内容
本发明的目的是为解决我国军事和民用通信系统中无线电台品种繁多,技术体制各异,功能单一;组网能力差,各单位协同、互联互通困难;数据速率低,不适合数字化战场需求;抗干扰能力差,在电子对抗环境中生存能力弱;通信装备普遍体积大,功耗高,安全性不高等问题。
本发明的特征在于,所述波形信号处理器是用数字集成电路芯片实现的,其中有波形组件库模块,可编程逻辑模块,控制器模块和片内缓存模块等,模块框图如说明书附图1所示,其中:
波形组件库模块,内部存储有:
待加载到可编程逻辑模块中数据处理子模块的波形组件,所述波形组件中至少会有:数字中频子组件、调制解调子组件、纠错编解码子组件、跳频控制子组件、接入与链路控制子组件、网络路由与传输控制子组件,每个子组件内部还有多个可选的模块实现不同模式的传输功能,各子组件之间通过预先定义的标准组件接口进行通信;
待加载到可编程逻辑模块中体制识别子模块的供通信体制识别用的配置文件
所述波形组件库模块内还存入待加载到可编程逻辑模块中数据流控制子模块的用于数据处理流程控制的配置文件。
所述波形组件库模块内还存入待加载到片内协处理核的配置文件。
可编程逻辑模块,是一种基于超长指令字和单指令多数据的矢量信号处理器,输入时待处理的信号,输出是处理后的波形,该可编程逻辑模块中会有:体制识别子模块、数据处理子模块、以及数据流控制子模块,其中:
体制识别子模块,加载有所述供通信体制识别用的配置文件;
数据子模块输入是所述待处理的信号,在所述数据流控制子模块的控制下,依次经过预先加载的所述波形组件处理后,再输出;
片内缓存模块,用于缓存输入信号,输出数据,以及中间运行数据,是一种先进先出存储器;
控制器模块,与所述片内缓存模块、可编程逻辑模块中的各个子模块、波形组件库模块通过片内高速数据总线互连,同时又通过控制总线控制所述各模块依次按照以下步骤实现波形处理:
步骤(1),控制片内缓存模块对输入数据进行缓存;
步骤(2),从所述波形组件库中调用所述供通信体制识别用的配置文件,加载到所述体制识别子模块中;
步骤(3),从所述片内缓存模块调入输入数据,送入所述体制识别子模块,进行通信体制识别,该体制识别子模块识别出通信体制后把结果送入所述控制器模块;
步骤(4),所述控制器模块根据通信体制识别结果,从所述波形组件库模块调用对应的波形组件送往所述数据处理子模块,再调用对应的用于数据处理流程控制的配置文件送入数据流控制子模块;
步骤(5),所述控制器模块通过总线再把所述输入数据送入所述数据处理子模块中的所述波形组件中,在所述数据流控制子模块的控制下进行数据处理;
步骤(6),所述数据处理单元在所述控制器模块控制下,把处理完的数据送给所述片内缓存模块,在所述控制器模块控制下,再送到片外。
所述控制器模块还通过高速数据总线和控制总线连接一个用于数字信号处理的片内协处理核模块,对在所述控制器模块控制下从所述数据处理器子模块输入的数字信号按设定的方式进行处理,再在该控制器模块控制下,把处理结果送往所述数据处理子模块或者片内缓存。所述片内协处理核模块对不同通信体制下信号处理所设定的处理方式,会由所述控制器模块在步骤(4)中,从所述波形组件库调用对应的配置文件进行配置,然后在步骤(5)中协处理核参与数据处理。
本发明中提出的基于软件无线电的波形信号处理器,不是传统的全硬件芯片,也不是普通商用DSP或FPGA或SDR可配置芯片,而是采用软件无线电技术自主开发,有自己独特结构,能灵活设置参数的高速信号处理器。针对我军现有多种战术电台并存,无法满足现代数字化战争需求的现状,该芯片通过其构造上的软件可加载性,结合辅助芯片的软件可控性和相关软件组件的配置灵活性等,使得所构建的通用无线通信终端能完成多频段多模式的通信功能,实现我军无线通信系统的更新换代。
附图说明
图1基于软件无线电的波形信号处理器模块连接关系
图2基于软件无线电的波形信号处理器工作流
图3以CDMA IS-95接收端为例具体实施方案
具体实施方式
本发明提出的一种利用软件无线电技术构建的用于无线通信的波形信号处理器,发明内容包括以下几个部分:
基于软件无线电的波形信号处理器模块类型:处理器分为四个模块,第一部分为可编程逻辑模块,第二部分为控制器模块,第三部分为波形组件库模块,第四部分为片内缓存模块,对于速度要求比较高的处理器,可以加入片内协处理器模块。各个模块之间的连接和通信由控制器模块来管理。
处理器的信号处理功能在可编程逻辑模块实现,在这里输入的是待处理的信号,输出的是处理后的波形。本发明中的可编程逻辑模块为一种基于超长指令字(VLIW)和单指令多数据(SIMD)的矢量信号处理器。这种处理器专门针对通信中所涉及的各种波形进行优化,对可能出现的波形有很强的波形处理能力。由于采用VLIW和SIMD,故其处理能力与商用DSP相比有质的飞跃,在非常低的功耗下就可以达到每秒儿十G指令的运算能力。同时,通信体制的识别,也在可编程逻辑模块内实现。可编程逻辑模块内有可配置的数据流控制器,用来控制已加载的波形组件间的数据处理流程。
控制器模块的主体要功能是,通过判断通信体制的类型,将对应的波形组件加载到可编程成逻辑模块中,同时管理片内总线及其他模块。在控制软件的分配调度下,基于超长指令字(VLIW)和单指令多数据(SIMD)的矢量信号处理器通过软件的加载,可以实现数字中频调整、帧结构配置、信道编译码和纠错、加密解密等一系列信号处理功能。
波形组件库模块内部存储的是待加载到可编程逻辑模块中的波形组件,相当于可编程逻辑的配置文件。控制器决定哪类波形组件将被加载入可编程逻辑模块内。同时波形组件库中也保存了加载到可编程逻辑模块中的通信体制识别的配置文件,用作数据处理流程控制的配置文件,以及加载到片内协处理核的配置文件。我们以软件无线电技术为基础开发多种通信体制的波形组件。每个波形组件又包括:数字中频子组件、调制解调子组件、纠错编译码子组件、跳频控制子组件、接入与链路控制子组件、网络路由与传输控制子组件等。每个子组件内部又有多个可选的模块实现不同模式的传输功能。子组件之间通过系统定义的标准组件接口进行通信。
不同波形组件的子组件有很多相似的部分,首先对通信波形进行需求分析,规划子组件,使其具有最大的可重用性和灵活性;然后把波形组件库中对应的子组件加载到相应的模块,使通用无线通信终端具有如下可配置功能:
(1)数字中频可调整
●可变中频
●可变带宽
●可变滚降系数
(2)波形可配置
●支持软件加载
●支持不同波形之间硬切换
●预存10种以上波形
(3)帧结构可配置
●按需设定帧长
●按需配置帧内结构
●按需确定保护开销
(4)信道编译码可配置
●相同调制波形下可任意设置信道编码方式
●可软件加载交织表
●可软件设定编码效率
片内缓存模块。用于缓存输入输出,以及中间运算的数据。缓存采用先进先出的模式,既符合通信数据的处理流程,又可以避免大规模的采用地址总线
片内协处理核模块(可选)。这一模块的功能类似于一个DSP,由于其具有良好的极高的数乘运算速度,并且支持高级语言编程,因此在调制解调,特定的编码方式下的编解码时,具有很好的特性。
处理器中的可编程逻辑模块,片内缓存模块和片内协处理核模块之间,通过高速的片内总线连接,实现数据的实时处理。芯片提供片外连接到片内缓存的输入输出接口,输入的是数据,输出的是波形。此外,芯片还提供连片外接到波形组件库的扩展接口,用于输入新添加的波形组件,实现波形组件库的升级。
基于软件无线电的波形信号处理器模块连接关系:波形信号处理器模块连接关系如图1所示,可编程逻辑模块,片内缓存模块,协处理核模块以及控制器之间的数据,通过高速的数据总线来连接,控制器和波形组件库之间也通过高速的数据总线来连接。数据总线由控制器模块来控制。同时控制器模块通过控制总线来控制其他模块的进程。
基于软件无线电的波形信号处理器模块间协作关系:波形信号处理器工作流程如说明书附图2所示,叙述下:
(1)输入数据存入缓存
(2)控制器从波形组件库中调用供通信体制识别用的配置文件,加载到可编程逻辑模块的体制识别子模块中
(3)控制器将数据通过总线送入可编程逻辑模块的体制识别子模块中
(4)体制识别子模块识别出通信体制,返回信息给控制器
(5)根据通信体制,控制器从波形组件库中选择相应的波形组件,加载到可编程逻辑模块的数据处理子模块,再加载用于数据处理流程控制的配置文件到数据流控制子模块,对于用到协处理核模块进行处理的通信体制,还需要加载相应的配置文件到协处理核模块
(6)数据处理子模块根据波形组件来处理数据
(7)在控制器的调度下,协处理核参与数据处理(可选)
(8)输出数据存入缓存,在控制器控制下,输出到片外
下面以CDMA IS-95接收端为例,描述该波形处理器的处理流程,具体实施流程如图3所示
接收到的基带信号首先输入到缓存中,在控制单元的调配下,先将现有的通信体制识别用的配置文件加载到体制识别子模块中,然后把基带信号输入到体制识别子模块中,由体制识别子模块通过现有的算法和技术识别出,该通信体制为CDMA IS-95。控制单元将波形组件库中与CDMA IS-95相关的波形组件加载到可编程逻辑模块中。这些波形组件包括:同步与信道均衡,QPSK解调,解扩,解交织,解码元重复。为了使可编程逻辑模块中的波形组件之间能够协同操作,控制模块必须向数据流控制模块加载用于数据处理流程控制的配置文件,再由数据流控制模块根据配置文件来控制波形组件之间的数据读写关系。为较快地完成维特比译码和CRC校验,控制器模块将这一任务分配给了协处理单元,并给协处理单元加载相关的配置文件。
完成了一系列的加载和配置之后,波形处理芯片开始信号的处理工作。输入的信号进入缓存中,在控制器模块的调度下,进入可编程逻辑模块的数据处理子模块。由于有数据流控制模块的控制,信号将依次经过同步与信道均衡,QPSK解调,解扩,解交织,解码元重复这一系列波形组件,然后数据流控制模块向控制器模块申请片内数据总线,将数据传给协处理核完成维特比译码和CRC校验,协处理核再向控制器模块申请片内总线将数传给输出缓存据保存到输出缓存中,再按一定的数率输出到片外,完成一个完整的处理流程。