CN202584096U - 一种使用有限状态机控制fifo之间读写的装置 - Google Patents
一种使用有限状态机控制fifo之间读写的装置 Download PDFInfo
- Publication number
- CN202584096U CN202584096U CN 201220245429 CN201220245429U CN202584096U CN 202584096 U CN202584096 U CN 202584096U CN 201220245429 CN201220245429 CN 201220245429 CN 201220245429 U CN201220245429 U CN 201220245429U CN 202584096 U CN202584096 U CN 202584096U
- Authority
- CN
- China
- Prior art keywords
- writing
- fsm
- reading
- fifos
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Input (AREA)
Abstract
本实用新型公开了一种使用有限状态机控制FIFO之间读写的装置,它包括依次连接的图像传感器、FPGA和DSP芯片,所述DSP芯片通过FPGA连接上位机,其特征在于:所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制,FSM有限状态机还控制1个用于写的FIFO的写、满信号。本实用新型的有益效果在于:利用FSM有限状态机方法把FIFO之间读写的控制转化为状态控制,简化了设计过程,缩短了设计周期,相比传统的FIFO之间读写的控制,状态机更加高效,稳定。
Description
技术领域
本实用新型涉及一种用于实时图像数据传输数据时的FIFO读写的控制,尤其涉及的是一种基于FPGA在高分辨率扫描成像中的使用3个数据宽度为8位的FIFO的读和一个数据宽度为8位的FIFO的写的控制。
背景技术
在高分辨率扫描成像系统中,FPGA中接受图像传感器的数据,经bayer2rgb模块完成初步的插值运算产生24位RGB图像数据后,再通过rgb2ycbcr模块转换为3个8位的YCbCr数据,传输至核心处理芯片如DSP以进行复杂的数字信号处理运算。DSP完成运算处理后把图像数据以相同的数据格式传输至FPGA,FPGA通过解交织和插值模块完成YCbCr4:2:2到4:4:4格式转换后,使用ycbcr2rgb模块把数据转换为3个8位的RGB图像数据,分别写入3个FIFO中,由于最终的传输通道接口由USB的控制器和上位机构成,而且USB控制器的传输数据宽度为8位。因此在最终的传输之前必需把3个FIFO中的图像数据按照一定的顺序,写入到一个数据宽度为8位的FIFO中进行缓冲,再由FPGA控制USB控制器最终传输数据至上位机。
实用新型内容
本实用新型的目的在于提供一种使用有限状态机控制FIFO之间读写的装置,利用FSM有限状态机方法把FIFO之间读写的控制转化为状态控制,简化了设计过程,缩短了设计周期,相比传统的FIFO之间读写的控制,状态机更加高效,稳定。
本实用新型所解决的技术问题可以采用以下技术方案来实现:
一种使用有限状态机控制FIFO之间读写的装置,它包括依次连接的图像传感器、FPGA和DSP芯片,所述DSP芯片通过FPGA连接上位机,其特征在于:所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制,FSM有限状态机还控制1个用于写的FIFO的写、满信号。
在本实用新型的一个实施例中,所述FIFO的数据宽度均为8位。
本实用新型的有益效果在于:利用FSM有限状态机方法把FIFO之间读写的控制转化为状态控制,简化了设计过程,缩短了设计周期,相比传统的FIFO之间读写的控制,状态机更加高效,稳定。
附图说明
图1为本实用新型所述装置的结构示意图。
具体实施方式
为使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体实施方式,进一步阐述本实用新型。
如图1所示,本实用新型所述的一种使用有限状态机控制FIFO之间读写的装置,它包括依次连接的图像传感器、FPGA和DSP芯片,所述DSP芯片通过FPGA连接上位机,其特征在于:所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制,FSM有限状态机还控制1个用于写的FIFO的写、满信号。
此成像系统将从图像传感器获取的2592*1944(像素/帧)的高分辨率bayer图像信号预处理成RGB彩色信号,通过rgb2ycbcr模块和输出时序控制模块,让DSP完成图像的核心数字信号处理运算,DSP处理完成后把图像数据传输回FPGA中,FPGA通过输入时序控制模块和yuv2rgb模块,把图像数据转换为24位的RGB数据,由于最终数据须由USB控制器的8位数据通道传输至上位机进行最后的拼接和处理,所以FPGA先把24位RGB数据存储到3个异步FIFO中,再由FSM有限状态机控制3个FIFO的读和最终连接USB控制器的FIFO的写,完成3个8位RGB数据按照BMP文件顺序(先8位B再8位G后8位R数据)的传输,直至按此顺序传输完成整幅图像数据。
以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解,本实用新型不受上述实施例的限制,上述实施例和说明书中描述的只是说明本实用新型的原理,在不脱离本实用新型精神和范围的前提下,本实用新型还会有各种变化和改进,这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。
Claims (2)
1.一种使用有限状态机控制FIFO之间读写的装置,它包括依次连接的图像传感器、FPGA和DSP芯片,所述DSP芯片通过FPGA连接上位机,其特征在于:所述FPGA中的3个FIFO的读、空信号均由FSM有限状态机控制,FSM有限状态机还控制1个用于写的FIFO的写、满信号。
2.根据权利要求1所述的一种使用有限状态机控制FIFO之间读写的装置,其特征在于,所述FIFO的数据宽度均为8位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220245429 CN202584096U (zh) | 2012-05-28 | 2012-05-28 | 一种使用有限状态机控制fifo之间读写的装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220245429 CN202584096U (zh) | 2012-05-28 | 2012-05-28 | 一种使用有限状态机控制fifo之间读写的装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202584096U true CN202584096U (zh) | 2012-12-05 |
Family
ID=47253487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201220245429 Expired - Fee Related CN202584096U (zh) | 2012-05-28 | 2012-05-28 | 一种使用有限状态机控制fifo之间读写的装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202584096U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106506961A (zh) * | 2016-11-29 | 2017-03-15 | 中国科学院长春光学精密机械与物理研究所 | 一种图像处理系统以及图像处理方法 |
CN107229924A (zh) * | 2017-06-29 | 2017-10-03 | 华中科技大学鄂州工业技术研究院 | 用于形态学腐蚀滤波的硬件电路 |
-
2012
- 2012-05-28 CN CN 201220245429 patent/CN202584096U/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106506961A (zh) * | 2016-11-29 | 2017-03-15 | 中国科学院长春光学精密机械与物理研究所 | 一种图像处理系统以及图像处理方法 |
CN106506961B (zh) * | 2016-11-29 | 2019-06-11 | 中国科学院长春光学精密机械与物理研究所 | 一种图像处理系统以及图像处理方法 |
CN107229924A (zh) * | 2017-06-29 | 2017-10-03 | 华中科技大学鄂州工业技术研究院 | 用于形态学腐蚀滤波的硬件电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3335107B1 (en) | Data reordering using buffers and memory | |
KR102459917B1 (ko) | 이미지 신호 프로세서와 이를 포함하는 장치들 | |
CN105208275B (zh) | 一种支持流数据片内实时处理的系统 | |
CN108388527B (zh) | 直接存储器存取引擎及其方法 | |
JP2006333361A5 (zh) | ||
US11314457B2 (en) | Data processing method for data format conversion, apparatus, device, and system, storage medium, and program product | |
CN102638649B (zh) | 一种usb3.0高速高清工业摄像机 | |
KR102248789B1 (ko) | 이미지 해상도에 따라 리소스를 공유할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들 | |
US8578071B2 (en) | Information processing apparatus and inter-processor communication control method | |
CN202584096U (zh) | 一种使用有限状态机控制fifo之间读写的装置 | |
CN102707919A (zh) | 一种使用有限状态机控制fifo之间读写的装置及方法 | |
CN114302087A (zh) | 一种mipi数据传输模式转换方法、装置及电子设备 | |
US10198219B2 (en) | Method and apparatus for en route translation in solid state graphics systems | |
CN104156907A (zh) | 一种基于fpga的红外预处理存储系统及存储方法 | |
CN102685439A (zh) | 一种使用fpga实现图像数据传输控制的装置及方法 | |
CN102576301B (zh) | 包括fifo存储器的接口连接电路 | |
CN114168503A (zh) | 一种接口ip核控制方法、接口ip核、装置及介质 | |
CN103500564B (zh) | 图像显示控制装置、方法和图像显示系统 | |
CN113259604A (zh) | 一种智能感知图像获取装置及方法 | |
CN102682735A (zh) | 视频处理芯片的多通道视频输出架构 | |
Qian et al. | AUSB3. 0-based design of high-speed data channel for Charge Coupled Devices system | |
CN202503611U (zh) | 基于差动工作的双缓存结构的图像数据传输装置 | |
JP7081477B2 (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム | |
Zhang et al. | Design of high-speed image processing system based on FPGA | |
CN202720661U (zh) | 一种姿势识别系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121205 Termination date: 20130528 |